JPH0683894A - 電気回路図表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 異なるブロックの電気回路間の接続関係をよ
り理解し易い形態で表示し、電気回路設計作業能率など
を向上する。 【構成】 回路図データ１０は、相互に接続される素子
等を組み合わせてブロック化し、階層的に表現される回
路図のデータである。ウィンドウサイズデータ１２は、
回路図を表示するウィンドウの大きさのデータである。
表示倍率入力部１４は、前記ウィンドウに表示する回路
図の倍率を入力する。比率算出部２０は、ウィンドウに
表示されるブロックのシンボルサイズＳＳと前記ウィン
ドウサイズＳＷとの比率Ｒを算出する。ブロック表示判
定部２２は、前記比率Ｒの大小に従って、該当ブロック
の表示をシンボル表示にするか、あるいは、スケマティ
ックの表示にするか決定する。ＣＲＴなどの解像度の条
件内でより下層のスケマティックまで同時に表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、相互に接続される素子
等を組み合わせてブロック化し、階層的に表現される電
気回路図を表示する電気回路図表示装置に係り、特に、
異なる前記ブロックの電気回路間の接続関係をより理解
し易い形態で表示し、電気回路設計作業能率などを向上
させることができる電気回路図表示装置に関する。

【０００２】

【従来の技術】ＬＳＩ（large scale integrated circu
it）に組み込む論理回路や種々の制御回路など様々な電
気回路の設計において、近年、非常に幅広くＣＡＤ（co
mputeraided design ）装置を用いて回路図設計が行わ
れている。又、前記ＬＳＩに組み込む論理回路など、比
較的大規模な電気回路図のＣＡＤ装置を用いた設計にお
いては、従来から、電気回路図を階層的に表現するよう
にしている。又、このようなＬＳＩに組み込む論理回路
のＣＡＤに関する様々な技術が開示されている。

【０００３】例えば、特開昭６３−３６３７６では、Ｌ
ＳＩのＣＡＤ装置などの階層構造の複数レベルの表示デ
ータを有するデータ処理装置のデータ表示方法に関する
技術が開示されている。該特開昭６３−３６３７６で
は、まず、階層構造の概略構造を記述した上位レベルか
ら、詳細構造を記載した下位レベルまでの複数レベルの
表示データを構成しておく。この後、上記表示データを
表示する表示画面上の表示領域を、所定の入力手段にて
指定する。又、上記表示画面上の指定された表示領域の
大きさに応じて適合したレベルの表示データを、所定の
データ選択手段により選択する。上記選択されたレベル
の表示データは、上記表示画面上の指定された表示領域
に表示されるというものである。該特開昭６３−３６３
７６で開示されている技術によれば、階層構造の特定レ
ベルの表示データを、表示領域の大きさを変えて処理効
率良く、且つより見易く表示することができる。

【０００４】又、特開平１−２３７８８０では、図面編
集用のコマンドを入力する文字入力手段と、座標入力手
段と、論理回路図の情報を記憶しておく記憶部と、入力
された情報を表示するための画面表示部と、入力された
情報をＣＡＤ用データに変換するＣＡＤ用データ出力部
とを備えた論理回路図入力装置に関する技術が開示され
ている。該特開平１−２３７８８０では、このような論
理回路図入力装置において、シンボルの形状と名称に関
する情報と、図面におけるシンボルの位置とシンボルの
名称に関する情報とを別々に記憶することにより、シン
ボルの入力後にそのシンボルを修正するときは、１回の
シンボルの修正入力で所望の数のシンボルを修正可能に
している。

【０００５】又、特開平２−２５９８０では、ＣＡＤ装
置の特に回路図エディタに関する技術が開示されてい
る。該特開平２−２５９８０では、まず、回路情報から
下位回路の外部入出力端子に関する名称、入出力属性な
どのデータを収集し、入出力属性に対応して左右に区分
した端子数に応じて階層シンボルの形状を決定すると共
に、各外部端子名に対応するピン名を昇順にソートし
て、該シンボル上に配置することによって該下位回路を
示す階層シンボルを作成する階層シンボル自動作成処理
手段を備える。又、該作成された階層シンボル又は既に
作成された回路における階層シンボルを、外部入力に応
じて修正するシンボル編集処理手段を備える。これら階
層シンボル自動作成処理手段とシンボル編集処理手段と
を備えることにより、該特開平２−２５９８０では、下
位回路を入力し、又は修正した際に自動的に階層シンボ
ルを作成することによって、階層シンボル作成の煩わし
さと入力ミスとをなくし、又、既に作成された回路を修
正した場合にも、階層シンボルへのフィードバックが自
動的に行われるようにしている。

【０００６】又、特開平３−２４２７６６では、論理回
路図を入力する入力システムにおいて、ブロックシンボ
ルを作成するブロックシンボル作成部と、この作成され
た複数のブロックシンボル間の接続回路図を作成するブ
ロックシンボル間接続回路図作成部とを備える。又、こ
の作成されたブロックシンボル間接続回路図から、ブロ
ックシンボルを選択するブロックシンボル選択部と、上
記選択されたブロックシンボル内の回路図を作成する条
件を設定するブロックシンボル内回路図作成条件設定部
と、上記選択されたブロックシンボルのシンボル情報と
ピン情報を抽出するシンボル・ピン情報抽出部を備え
る。又、上記ブロックシンボル内回路図作成条件と、シ
ンボル情報からブロックシンボルを拡大配置し、又ピン
情報をその拡大配置したブロックシンボルに配置するブ
ロックシンボル拡大配置・ピン情報配置処理部と、この
ブロックシンボル拡大配置・ピン情報配置処理部によっ
て、ブロックシンボルとピン情報を配置したブロックシ
ンボル内回路図を作成するブロックシンボル内回路図作
成部とを備える。この特開平３−２４２７６６のこのよ
うな構成によれば、ブロックシンボル内回路図を効率良
く作成できると共に、ブロックシンボルとそのブロック
シンボル内回路図との対応ミスを無くすために、ブロッ
クシンボルのピン情報に対応したピンをブロックシンボ
ル内回路図へ自動配置することができる。

【０００７】以下、従来の階層的に表現される電気回路
の設計作業を、具体例を用いて説明する。

【０００８】図６は、階層的に表現される電気回路図の
各階層の関係を示す線図である。

【０００９】この図６において、階層ブロックＳ０は、
あるユーザ電気回路図全体を示す。該階層ブロックＳ０
は、階層ブロックＳ１と階層ブロックＳ２とを有する。
又、前記階層ブロックＳ１は、更に、階層ブロックＳ１
１及び階層ブロックＳ１２を有する。又、前記階層ブロ
ックＳ２は、階層ブロックＳ２１及び階層ブロック２２
を有する。又、前記階層ブロックＳ１１は、階層ブロッ
クＳ１１１及び階層ブロックＳ１１２を有する。このよ
うに、相互に接続される素子等を組み合わせてブロック
化し、順次階層的に電気回路図が表現されている。

【００１０】図７は、従来の、階層的に表現される電気
回路図の第１の表示例である。

【００１１】この図７においては、ＣＡＤ装置などに用
いられる、階層的に表現されている電気回路図を表示す
る電気回路図表示装置において、その表示例が示されて
いる。この図７において、ウィンドウ３０には、前記図
６において階層構造が示されたある論理回路全体（前記
階層ブロックＳ０）が表示されている。前記階層ブロッ
クＳ０は、前記階層ブロックＳ１と、前記階層ブロック
Ｓ２と、更に、論理ゲートＧ１、Ｇ３、Ｇ４にて構成さ
れている。

【００１２】図８は、従来の階層的に表現される電気回
路図の第２の表示例を示す線図である。

【００１３】この図８においては、前記図６及び前記図
７において示される前述の階層ブロックＳ２の内容が表
示されている。この図８に示されるように、前記階層ブ
ロックＳ２は、前記階層ブロックＳ２１と、前記階層ブ
ロックＳ２２と、論理ゲートＧ６とにより構成されてい
る。

【００１４】図９は、従来の階層的に表現される電気回
路図を表示する電気回路図表示装置を有するＣＡＤ装置
における設計作業手順を示すフローチャートである。

【００１５】この図９のフローチャートにおいて、まず
ステップ１３０では、ある階層の回路設計を行う。該階
層の設計は、これより上位の階層で用いられるブロック
のスケマティックとなる。続いてステップ１３２では、
前記ステップ１３０での設計結果をブロック化し、シン
ボルを生成する。

【００１６】次にステップ１３４では、前記ステップ１
３０で設計した階層より１つ上位の階層の回路設計を行
う。該ステップ１３４での上位階層設計にあたっては、
まず、電気回路図表示装置の階層間の移動を行う。この
後、移動先の上位階層での設計を行う。次にステップ１
３６では、主として前記ステップ１３０及び前記ステッ
プ１３４で行った設計結果の検証を行う。続くステップ
１４０に示されるように、該検証結果に従って、誤りが
あれば次にステップ１４２へと進み、誤りがなければ全
ての設計作業を終了する。

【００１７】前記ステップ１４０で誤り有りとされた場
合、ステップ１４２では、再び１つ下位の階層へと階層
間の移動を行う。次にステップ１４４では、前記ステッ
プ１４２の階層間の移動の後、移動先の階層について設
計修正を行う。ステップ１４６では、前記ステップ１４
４での修正結果に基づいて、この階層の１つ上位の階層
で用いられるシンボルの生成を行う。

【００１８】このように、相互に接続される素子等を組
み合わせてブロック化し、階層的に表現することによ
り、例えば回路設計を系統的に能率良く行うことができ
る。

【００１９】

【発明が達成しようとする課題】しかしながら、前述の
ような従来の電気回路図表示装置において、階層的に表
現される異なるブロックの電気回路間の接続関係を理解
することが困難であった。例えば、前記図７において、
前記階層ブロックＳ０の表示中には前記階層ブロックＳ
１の内容や、前記階層ブロックＳ２の内容は表示され
ず、これら内容の回路の、周囲の他の論理ゲートや階層
ブロックとの接続関係が理解し難かった。例えば、この
図７において、前記ゲートＧ１の出力先が、前記階層ブ
ロックＳ１のどの素子に出力されるか不明であった。

【００２０】このため、前記図９のフローチャートを用
いて説明したように、例えば前記ステップ１３２から前
記ステップ１３４へ進むときや、前記ステップ１４２な
どにおいて、回路設計中に階層間の移動を行わなければ
ならなかった。従って、特に下位階層修正などを行うと
きには、設計作業が煩雑となってしまっていた。

【００２１】なお、前記特開昭６３−３６３７６で開示
されている技術は、特定レベル階層を見易く表示する点
では類似しているが、対象が設計中の回路の全体回路図
等に限定されたもので、具体的構造や着目点等は全く異
なる。

【００２２】本発明は、前記従来の問題点を解決するべ
く成されたもので、異なるブロックの電気回路間の接続
関係をより理解し易い形態で表示し、電気回路設計作業
能率などを向上させることができる電気回路図表示装置
を提供することを目的とする。

【００２３】

【課題を達成するための手段】本発明は、相互に接続さ
れる素子等を組み合わせてブロック化し、階層的に表現
される電気回路図を表示する電気回路図表示装置におい
て、前記電気回路図を、所定表示画面のウィンドウに所
望の倍率で表示可能な表示制御部と、少なくとも前記表
示画面に表示される前記ブロック毎に、それぞれのブロ
ックのシンボルサイズＳＳと、前記表示画面のウィンド
ウサイズＳＷとの比率Ｒを算出する比率算出部と、該比
率Ｒの大小に従って、該当ブロックの前記表示制御部に
よる表示を、シンボルの表示にするか、あるいは、スケ
マティックの表示にするか決定するブロック表示判定部
とを備えたことにより、前記課題を達成したものであ
る。

【００２４】又、前記電気回路図表示装置において、更
に、前記ブロックの少なくとも回路内容を、最上階層の
回路情報の部分情報として記憶する記憶手段を備えてい
ることにより、前記課題を達成すると共に、ブロック化
されたもののシンボルの生成や修正の作業を低減したも
のである。

【００２５】

【作用】前述のように、電気回路の階層化は種々の利点
を有しており、特に、大規模な電気回路の設計を行う際
の能率も向上させることができる。本発明は、このよう
な特徴を有する階層化を行いながら設計する際の、作業
内容を検討して成されたものである。即ち、本発明は、
階層的に表現される電気回路図を表示する際、単に同一
階層のもののみを表示するのではなく、表示する解像度
の範囲内で、より下層の回路をも表示することが、設計
者などの回路の理解を促進できる点に着目して成された
ものである。

【００２６】図１は、本発明の要旨を示すブロック図で
ある。

【００２７】この図１において、特に本発明の主要部
は、表示制御部２４と、比率算出部２０と、ブロック表
示判定部２２である。又、必要に応じて、回路図データ
１０を記憶する手段と、ウィンドウサイズデータ１２を
記憶する手段と、表示倍率入力部１４とを備える。

【００２８】前記回路図データ１０は、本発明はこれを
限定するものではないが、例えば、ユーザ回路データ
や、ブロックスケマティックデータなどである。前記ユ
ーザ回路データは、例えば、設計者が設計中の電気回路
や論理回路などのデータである。前記ブロックスケマテ
ィックデータは、相互に接続される素子等を組み合わせ
てブロック化され、シンボルとされたものの具体的な内
容を示すデータである。該ブロックスケマティックデー
タは、例えばそのブロックの作図に用いるシンボルに関
するデータも有しており、少なくとも、該シンボルの外
形に関するデータを備えている。

【００２９】前記ウィンドウサイズデータ１２は、前記
表示制御部２４にて表示を行う画面の表示エリア（以
降、ウィンドウと称する）の大きさのデータ、即ちウィ
ンドウサイズＳＷである。該ウィンドウサイズデータ１
２の値は、固定値であってもよい。あるいは後述する実
施例の如く、例えば、マルチウィンドウシステムなど、
前記表示エリアの大きさが随時変化する場合には、該ウ
ィンドウサイズＳＷはこれに従って設定される。

【００３０】前記表示倍率入力部１４は、前記ウィンド
ウに表示する回路図の表示倍率を入力する手段である。
当該電気回路図表示装置の利用者が設定された表示倍率
は、例えば、所定の記憶手段で保持されるようにしても
よい。

【００３１】前記比率算出部２０は、まず、前記シンボ
ル外形に関するデータと、前記表示貴倍率とに従って、
前記ウィンドウ上に表示されるブロックのシンボルの大
きさ（以降、シンボルサイズＳＳと称する）、即ちウィ
ンドウに表示されるシンボルの見掛け上の大きさを求め
る。次に、該比率算出部２０は、求められた前記シンボ
ルサイズＳＳと前記ウィンドウサイズＳＷとの比率Ｒを
算出する。該比率Ｒは、例えば、前記シンボルサイズＳ
Ｓと前記ウィンドウサイズＳＷとの比率（＝ＳＳ／Ｓ
Ｗ）である。

【００３２】前記ブロック表示判定部２２は、前記比率
算出部２０で求められた前記比率Ｒの大小に従って、該
当ブロックの前記表示制御部２４による表示を、シンボ
ルの表示にするか、あるいは、スケマティックの表示に
するか決定する。これは、前記ウィンドウに表示される
前記ブロックのシンボルの見掛け上の大きさが大きけれ
ば、単なるシンボルの表示とはせず、より具体的なスケ
マティックの表示とするというものである。一方、前記
ウィンドウにおける前記ブロックのシンボルの見掛け上
の大きさが小さければ、該ブロックの単なるシンボルの
表示、例えば該ブロックを表わす矩形の単純な表示にす
るというものである。該ブロック表示判定部２２のこの
ような判定を本発明は限定するものではなく、該判定
は、例えば前記比率Ｒと所定の定数とを比較するもので
あってもよい。あるいは、該判定は、前記比率Ｒと各ブ
ロックのシンボル毎に定められた定数とを比較するもの
であってもよい。

【００３３】前記表示制御部２４は、前記回路図データ
１０から所望の電気回路図、例えばユーザの設計中の論
理回路の例えば一部を所定の表示画面のウィンドウに所
望の倍率で表示可能なものである。該表示制御部２４
は、例えば、ＣＲＴ（cathoderay tube）やＣＲＴコン
トローラや該ＣＲＴコントローラを制御するプログラム
などによる。又、該表示制御部２４による電気回路図の
表示の際、相互に接続される素子等を組み合わせてブロ
ック化されたものの表示は、これを単なるシンボルの表
示にするか、あるいは、スケマティックの表示にするか
は、前記ブロック表示判定部２２の決定に従う。

【００３４】以上説明した通り、本発明によれば、ＣＲ
Ｔなどの電気回路図を表示する手段の解像度などの条件
の範囲で、より下層のスケマティックの表示をも行うこ
とができ、異なるブロックの電気回路間の接続関係をよ
り容易に理解することができる形態で表示することがで
きる。これにより、電気回路設計作業などの能率を向上
させることができる。

【００３５】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００３６】図２は、本発明が適用された実施例におけ
るウィンドウサイズとシンボルサイズとを示す線図であ
る。

【００３７】この図２において、ウィンドウ３０は、例
えば前記図６に示されるような階層構造の論理回路図を
表示する表示エリアである。本実施例では、該表示エリ
アはマルチウィンドウにて実現され、その大きさは可変
である。該ウィンドウ３０の大きさ、即ち前記ウィンド
ウサイズＳＷは、（Ｘ，Ｙ）となっている。又、この図
２において、シンボル４０は、前記ウィンドウ３０に表
示される、相互に接続される素子等を組み合わせてブロ
ック化された階層ブロックのシンボルである。該シンボ
ル４０の大きさは、（x ，y ）となっている。

【００３８】本実施例の構成は、前記図１で示した構成
と同一となっている。又、前記比率算出部２０は、次式
に示されるような比率Ｒx 及び比率Ｒy を算出する。

【００３９】Ｒx ＝x ／Ｘ …（１a ） Ｒy ＝y ／Ｙ …（１b ）

【００４０】又、本実施例における前記ブロック表示判
定部２２においては、次式に示されるような判定が行わ
れる。

【００４１】 （Ｒx ≧０．１）且つ（Ｒy ≧０．１） …（２）

【００４２】即ち、上記（２）式が成立する場合には、
本実施例の前記ブロック表示判定部２２においては、該
当ブロックの表示を単なるシンボル表示とせず、より詳
しいスケマティックの表示を行うと決定する。又、上記
（２）式が成立しない場合、該当ブロックの表示は、単
なるシンボルの表示となる。即ち、前記（２）式が不成
立の場合、該当するブロックの表示は黒く塗り潰された
矩形の表示（後述する図３及び図４では斜線で示す矩
形）となる。

【００４３】図３及び図４は、本実施例による表示例を
示す線図である。

【００４４】これら図３及び図４での表示例は、前記図
６を用いて説明した階層構成を有する論理回路（ユーザ
回路）の表示例であり、従来例と比較できるように前記
図７及び前記図８に該当する表示例となっている。即
ち、本実施例の前記図３に示される表示は、従来の前記
図７の表示に該当するものである。又、本実施例の前記
図４の表示例は、従来の前記図８の表示例に該当するも
のである。

【００４５】まず、本実施例の前記図３においては、ユ
ーザのある論理回路全体、即ち前記図６の階層ブロック
Ｓ０全体が表示されている。

【００４６】前記図３において、前記ウィンドウ３０の
前記ウィンドウサイズＳＷは、（１０００，８００）と
なっている。一方、前記階層ブロックＳ１の前記シンボ
ルサイズＳＳは（１００，８０）であり、前記階層ブロ
ックＳ２の前記シンボルサイズＳＳは（８０，５０）で
あり、前記階層ブロックＳ１１の前記シンボルサイズＳ
Ｓは（１５，１０）である。

【００４７】ここで、前記比率算出部２０で算出される
前記階層ブロックＳ１の前記比率Ｒx 及び前記比率Ｒy
は、次式の通りである。

【００４８】 Ｒx ＝１００／１０００＝０．１ …（３a ） Ｒy ＝８０／８００＝０．１ …（３b ）

【００４９】従って、前記階層ブロックＳ１について
は、その前記比率Ｒx 及び比率Ｒy はいずれも定数
“０．１”以上であるので、前記ブロック表示判定部２
２にてスケマティックの表示と判定される。

【００５０】次に、前記階層ブロックＳ２の前記比率Ｒ
x 及び前記比率Ｒy は、前記比率算出部２０にて次式の
ように求められる。

【００５１】 Ｒx ＝８０／１０００＝０．０８ …（４a ） Ｒy ＝５０／８００＝０．０６２５ …（４b ）

【００５２】従って、前記階層ブロックＳ２について
は、その比率Ｒx 及び比率Ｒy はいずれも“０．１”以
下であるので、その表示は単なるシンボル表示に決定さ
れる。

【００５３】又、前記階層ブロックＳ１１の前記比率Ｒ
x 及び前記比率Ｒy は、前記比率算出部２０にて次式の
ように求められる。

【００５４】 Ｒx ＝１５／１０００＝０．０１５ …（５a ） Ｒy ＝１０／８００＝０．０１２５ …（５b ）

【００５５】従って、前記階層ブロックＳ１１につい
て、その比率Ｒx 及び比率Ｒy はいずれも“０．１”以
下であるので、単なるシンボル表示に決定される。

【００５６】従って、この図３に示される通り、該表示
は、前記階層ブロックＳ０の１つ下層の階層ブロックＳ
１及び階層ブロックＳ２のみならず、該階層ブロックＳ
１の更に１つ下層の階層ブロックＳ１１をも示されてい
る。従って、本実施例によれば、従来の前記図７の表示
に比べ、論理回路の接続関係をより容易に理解すること
ができる。

【００５７】次に、本実施例の前記図４において、前記
図６に示される階層ブロックＳ２の内容が前記ウィンド
ウ３０に表示されている。

【００５８】前記図４において、前記ウィンドウ３０の
前記ウィンドウサイズＳＷは（１００，８０）である。
前記階層ブロックＳ２の前記シンボルサイズＳＳは（８
０，５０）であり、前記階層ブロックＳ２１の前記シン
ボルサイズＳＳは（４０，３０）であり、前記階層ブロ
ックＳ２２の前記シンボルサイズＳＳは（１５，７）で
ある。

【００５９】まず、前記階層ブロックＳ２の前記比率Ｒ
x 及び前記比率Ｒy は、前記比率算出部２０にて次式の
ように求められる。

【００６０】 Ｒx ＝８０／１００＝０．８ …（６a ） Ｒy ＝５０／８０＝０．６２５ …（６b ）

【００６１】従って、該階層ブロックＳ２については、
その比率Ｒx 及び比率Ｒy はいずれも“０．１”以上で
あるので、前記ブロック表示判定部２２にてスケマティ
ックの表示と決定される。

【００６２】次に前記階層ブロックＳ２１の前記比率Ｒ
x 及び前記比率Ｒy は、前記比率算出部２０にて次式の
ように求められる。

【００６３】 Ｒx ＝４０／１００＝０．４ …（７a ） Ｒy ＝３０／８０＝０．３７５ …（７b ）

【００６４】従って、該階層ブロックＳ２１について
は、その比率Ｒx 及び比率Ｒy はいずれも“０．１”以
上であるので、スケマティック表示と決定される。

【００６５】前記階層ブロックＳ２２の前記比率Ｒx 及
び前記比率Ｒy は、前記比率算出部２０において次式の
ように求められる。

【００６６】 Ｒx ＝１５／１００＝０．１５ …（８a ） Ｒy ＝７／８０＝０．０８７５ …（８b ）

【００６７】ここで、該階層ブロックＳ２２の前記比率
Ｒy は“０．１”以下であるので、該階層ブロックＳ２
２は、前記ブロック表示判定部２２にて単なるシンボル
表示と決定される。

【００６８】従って、この図４に示されるように、該表
示は、前記階層ブロックＳ２及びこれより１つ下層の前
記階層ブロックＳ２１及び前記階層ブロックＳ２２及び
論理ゲートＧ６が表示されている。更に、前記階層ブロ
ックＳ２１の内容、即ち論理ゲートＧ５をも表示されて
いる。この図４の本実施例の表示例と、前記図８の従来
の表示例とを比較して明らかな通り、本実施例によれ
ば、論理回路の接続関係をより容易に理解することがで
きる。即ち、同一の表示において、この図４に示される
如く、前記階層ブロックＳ２１の内容をも理解すること
ができる。

【００６９】図５は、本実施例を用いた回路設計手順を
示すフローチャートである。

【００７０】この図５のフローチャートにおいて、まず
ステップ１００では、所定の設計作業を行う。この際、
前記図９の従来の回路設計手順の如く、階層間の移動な
どの手順は不要であり、単純な表示倍率の入力のみを行
えばよい。続いてステップ１０２では、前記ステップ１
００で行われた設計作業による電気回路（論理回路）の
動作の検証を行う。次のステップ１０４において、前記
ステップ１０２の検証に誤り有りとされた場合には、ス
テップ１０６へと進む。該ステップ１０６では、前記検
証にて見付けられた誤りを改修する。この修正作業にお
いても、前記図９の従来の回路設計手順で説明したよう
な階層間の移動の操作は行う必要がなく、単純な表示倍
率の変更のみ行えばよい。

【００７１】以上説明した通り、本実施例の電気回路図
表示装置によれば、これを用いたＣＡＤではその設計作
業能率を向上させることができる。

【００７２】なお、本実施例の電気回路図表示装置にお
いては、前記図１を用いて説明した前述のようなブロッ
クスケマティックデータが、前述したシンボル外形に関
するデータのみとなっている。即ち、本実施例において
は、各階層ブロックＳ１、Ｓ２、Ｓ１１、Ｓ１２、Ｓ２
１、Ｓ２２、Ｓ１１１、Ｓ１１２の回路内容が、全て最
上位階層の前記階層ブロックＳ０に含まれている。即
ち、最上層階層の回路情報の部分情報となっている。こ
のため、表示倍率を変えながら回路修正を行うと、これ
は最上位階層の修正となり、従って、これに対応するシ
ンボルの内容も共に変更される。従って、本実施例によ
れば、シンボル修正などの作業も減少することができ、
又、全体的なデータ量をも低減することができる。

【００７３】

【発明の効果】以上説明した通り、本発明によれば、異
なるブロックの電気回路間の接続関係をより理解し易い
形態で表示し、電気回路設計作業能率などを向上させる
ことができるという優れた効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の要旨を示すブロック図

【図２】本発明が適用された実施例のウィンドウサイズ
とシンボルサイズとの関係を示す線図

【図３】前記実施例の第１表示例を示す線図

【図４】前記実施例の第２表示例を示す線図

【図５】前記実施例を用いた回路設計作業手順を示すフ
ローチャート

【図６】階層的に表現されるある電気回路図の階層構造
を示す線図

【図７】従来の電気回路図表示装置の第１表示例を示す
線図

【図８】前記従来の電気回路図表示装置の第２表示例を
示す線図

【図９】前記従来の電気回路図表示装置を用いた回路設
計作業手順を示すフローチャート

【符号の説明】

１０…回路図データ １２…ウィンドウサイズデータ １４…表示倍率入力部 ２０…比率算出部 ２２…ブロック表示判定部 ２４…表示制御部 ３０…ウィンドウ ４０…階層ブロックのシンボル Ｓ０〜Ｓ２、Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ１１
１、Ｓ１１２…階層ブロック Ｇ１〜Ｇ６…論理ゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】相互に接続される素子等を組み合わせてブ
   ロック化し、階層的に表現される電気回路図を表示する
   電気回路図表示装置において、 前記電気回路図を、所定表示画面のウィンドウに所望の
   倍率で表示可能な表示制御部と、 少なくとも前記表示画面に表示される前記ブロック毎
   に、それぞれのブロックのシンボルサイズＳＳと、前記
   表示画面のウィンドウサイズＳＷとの比率Ｒを算出する
   比率算出部と、 該比率Ｒの大小に従って、該当ブロックの前記表示制御
   部による表示を、シンボルの表示にするか、あるいは、
   スケマティックの表示にするか決定するブロック表示判
   定部とを備えたことを特徴とする電気回路図表示装置。
2. 【請求項２】請求項１において、更に、 前記ブロックの少なくとも回路内容を、最上層階層の回
   路情報の部分情報として記憶する記憶手段を備えている
   ことを特徴とする電気回路図表示装置。