JPH02179184A - 画像信号伝送装置 - Google Patents
画像信号伝送装置Info
- Publication number
- JPH02179184A JPH02179184A JP33118488A JP33118488A JPH02179184A JP H02179184 A JPH02179184 A JP H02179184A JP 33118488 A JP33118488 A JP 33118488A JP 33118488 A JP33118488 A JP 33118488A JP H02179184 A JPH02179184 A JP H02179184A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel data
- interpolation
- block
- interpolated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は画像信号を伝送する画像信号伝送装置に関する
ものである。
ものである。
[従来の技術]
従来より、テレビジョン信号等の画像信号を伝送する場
合、特に、情報量の多い画像信号を狭帯域の伝送路にて
伝送する場合には、画像信号を何らかの方法により狭帯
域化して伝送する必要がある。
合、特に、情報量の多い画像信号を狭帯域の伝送路にて
伝送する場合には、画像信号を何らかの方法により狭帯
域化して伝送する必要がある。
画像信号を狭帯域化して伝送する方法として、例えば特
開昭61−140289号に記載されているような方法
がある。
開昭61−140289号に記載されているような方法
がある。
第5図は上述の伝送方法を説明するための図で、同図中
Oあるいはx印は画像信号を所定の周期にてサンプリン
グすることにより得られる画素データのサンプル位置を
示したもので、ざらに○印は伝送される画素データ、x
印は伝送されない画素データを表わしている。
Oあるいはx印は画像信号を所定の周期にてサンプリン
グすることにより得られる画素データのサンプル位置を
示したもので、ざらに○印は伝送される画素データ、x
印は伝送されない画素データを表わしている。
この伝送方法では第5図に○印で示した画素データを伝
送路にて伝送し、受信側で伝送された画素データを用い
て、伝送されなかった画素データを補間することにより
、画像信号を復元するもので、送信側では○印で示した
画素データを送出すると共に、X印で示した画素データ
が受信側でどの画素データを用いて補間すれば、もとの
画像信号に近似した画像信号が復元できるかを判別し、
その情報を伝送する。
送路にて伝送し、受信側で伝送された画素データを用い
て、伝送されなかった画素データを補間することにより
、画像信号を復元するもので、送信側では○印で示した
画素データを送出すると共に、X印で示した画素データ
が受信側でどの画素データを用いて補間すれば、もとの
画像信号に近似した画像信号が復元できるかを判別し、
その情報を伝送する。
すなわち、受信側でX印で示した画素データを2つの○
印で示した画素データの平均値にて補間する場合、例え
ば第5図中の画素データSを受信側で補間するために前
記画素データSの周囲の画素データA−Hのうちの2つ
の画素データの組み合せ(AとH,BとG、CとF、D
とE)のうち、最も該画素データSの補間に適した組み
合せを送信側で選択し、選択された画素データの組み合
せを表わす情報を補間データとして伝送する。
印で示した画素データの平均値にて補間する場合、例え
ば第5図中の画素データSを受信側で補間するために前
記画素データSの周囲の画素データA−Hのうちの2つ
の画素データの組み合せ(AとH,BとG、CとF、D
とE)のうち、最も該画素データSの補間に適した組み
合せを送信側で選択し、選択された画素データの組み合
せを表わす情報を補間データとして伝送する。
なお、該補間データを伝送する際には、x印で表わされ
た各画素データ毎に補間データを伝送するか、画素デー
タを所定数毎にブロック化し、各ブロック内のx印で表
わされる画素データが示す補間データの多数決を取り、
各ブロック毎に1つの補間データ伝送する場合がある。
た各画素データ毎に補間データを伝送するか、画素デー
タを所定数毎にブロック化し、各ブロック内のx印で表
わされる画素データが示す補間データの多数決を取り、
各ブロック毎に1つの補間データ伝送する場合がある。
[発明が解決しようとする課題]
しかしながら、従来の伝送方法において、補間データを
X印で表わされた各画素データ毎に伝送する場合は受信
側における画像信号の再現性は良くなるが、各補間点毎
に補間データを伝送するため、伝送情報量が増大してし
まい、また、所定数の画素データにより、構成されるブ
ロック毎に1つの補間データを伝送する場合は、伝送情
報量は減少させることができるが、ブロック内のX印の
画素データが示す補間データの多数決を取り、最も多い
補間データを代表させているため、特にブロック内の画
素データが細かい画像を表わしている場合には画像信号
の再現性が悪くなってしまうという問題があった。
X印で表わされた各画素データ毎に伝送する場合は受信
側における画像信号の再現性は良くなるが、各補間点毎
に補間データを伝送するため、伝送情報量が増大してし
まい、また、所定数の画素データにより、構成されるブ
ロック毎に1つの補間データを伝送する場合は、伝送情
報量は減少させることができるが、ブロック内のX印の
画素データが示す補間データの多数決を取り、最も多い
補間データを代表させているため、特にブロック内の画
素データが細かい画像を表わしている場合には画像信号
の再現性が悪くなってしまうという問題があった。
そこで、本発明の目的は、上述の問題点を解決し、画質
の劣化を伴うことなく、画像信号を狭帯域化して伝送す
ることができる画像信号伝送装置を提供することを目的
とする。
の劣化を伴うことなく、画像信号を狭帯域化して伝送す
ることができる画像信号伝送装置を提供することを目的
とする。
[課題を解決するための手段]
本発明の画像信号伝送装置は画像信号を所定の周期にて
サンプリングすることにより得られる画素データを、所
定数の画素データにより構成されるブロック単位で入力
し、当該ブロック内のサンプリングにより得られる画素
データを用いて、当該ブロック内のサンプリングにより
得られない画素データを補間する際の補間方向を選定す
る選定手段と、前記選定手段の当該ブロック内における
同一選定結果数に応じて、当該ブロック当り、1種類あ
るいは2種類の補間方向を決定し、補間方向データを出
力する補間方向データ発生手段と、前記サンプリングに
より得られる画素データと、補間方向データ発生手段よ
り出力される補間方向データとを当該ブロック毎に伝送
路に送出する送出手段とを備えたものである。
サンプリングすることにより得られる画素データを、所
定数の画素データにより構成されるブロック単位で入力
し、当該ブロック内のサンプリングにより得られる画素
データを用いて、当該ブロック内のサンプリングにより
得られない画素データを補間する際の補間方向を選定す
る選定手段と、前記選定手段の当該ブロック内における
同一選定結果数に応じて、当該ブロック当り、1種類あ
るいは2種類の補間方向を決定し、補間方向データを出
力する補間方向データ発生手段と、前記サンプリングに
より得られる画素データと、補間方向データ発生手段よ
り出力される補間方向データとを当該ブロック毎に伝送
路に送出する送出手段とを備えたものである。
[作 用]
上述の構成により、画像信号を劣化させずに狭帯域化し
て伝送することができるようになる。
て伝送することができるようになる。
[実施例]
以下、本発明を実施例を用いて説明する。
まず、本発明の実施例の概要について説明する。
本発明の実施例としての画像信号伝送装置においては所
定の周期にてサンプリングすることにより得られる画素
データ(1画素当り8bit)を2次元的に並べ、1画
面分の画素データを8個×8個の画素データにより構成
されるブロックに分割する。
定の周期にてサンプリングすることにより得られる画素
データ(1画素当り8bit)を2次元的に並べ、1画
面分の画素データを8個×8個の画素データにより構成
されるブロックに分割する。
第1図は上述のようにして形成されるブロックを示した
図で、図中のO印は伝送される画素データ、x印は伝送
されない画素データ、すなわち、伝送後に受信側で補間
される画素データの位置を表わしている。
図で、図中のO印は伝送される画素データ、x印は伝送
されない画素データ、すなわち、伝送後に受信側で補間
される画素データの位置を表わしている。
第1図中の、例えば(d、5)の座標に位置する画素デ
ータは同図中の矢印で示す4方向に位置する画素データ
の平均値のいずれかにより補間される。
ータは同図中の矢印で示す4方向に位置する画素データ
の平均値のいずれかにより補間される。
そして、各x印により表わされる画素データ毎にどの方
向に位置する画素データにより補間すればよいかを後述
するエンコーダにおいて判別し、その画素データの位置
を示す方向をそれぞれ2bitの補間データにより表わ
す。
向に位置する画素データにより補間すればよいかを後述
するエンコーダにおいて判別し、その画素データの位置
を示す方向をそれぞれ2bitの補間データにより表わ
す。
そして、さらに伝送データの冗長度を減らすため、後述
する多数決回路によりブロック内で補間データの多数決
を行い、最も多い補間データを代表補間データとして送
信する。
する多数決回路によりブロック内で補間データの多数決
を行い、最も多い補間データを代表補間データとして送
信する。
また、該多数決回路において代表補間データを確定し難
い場合には2種類の代表補間データを送信し、さらにブ
ロック内のX印により表わされる画素データ毎に1bi
tの識別データを伝送し、該2種類の代表補間データの
いずれにより補間を行うかを判別できるようにする。
い場合には2種類の代表補間データを送信し、さらにブ
ロック内のX印により表わされる画素データ毎に1bi
tの識別データを伝送し、該2種類の代表補間データの
いずれにより補間を行うかを判別できるようにする。
以下、上述の実施例におけるエンコーダの一部の構成を
第2図に示し、詳細に説明する。
第2図に示し、詳細に説明する。
第2図において、入力端子1にはサンプリング周期τに
てサンプリングされ形成されたディジタル画像データが
供給される。
てサンプリングされ形成されたディジタル画像データが
供給される。
第2図中、2.3は1水平周期期間遅延線、8,9゜l
Oはτ期間遅延線、4,5,6.7は2τ期間遅延線、
11j2.13.14は加算器、15は補間データ発生
回路である。
Oはτ期間遅延線、4,5,6.7は2τ期間遅延線、
11j2.13.14は加算器、15は補間データ発生
回路である。
そして、上述の構成により、図中の補間データ発生回路
15の入力端子17に第1図の座標(d、5)の画素デ
ータが供給される時には入力端子16.1B。
15の入力端子17に第1図の座標(d、5)の画素デ
ータが供給される時には入力端子16.1B。
19.20には下記の値のデータが供給される。
そして、補間データ発生回路15では入力端子16より
人力された画素データを入力端子16.18.19゜2
0より入力されるデータのそれぞれと比較し、上記のよ
うに入力端子16.18,19.20に対応するように
割当てられた補間データ(0,0) 、 (0,1)
、 (1,0) 。
人力された画素データを入力端子16.18.19゜2
0より入力されるデータのそれぞれと比較し、上記のよ
うに入力端子16.18,19.20に対応するように
割当てられた補間データ(0,0) 、 (0,1)
、 (1,0) 。
(1,1)のうち、前記入力端子17より入力された画
素データに最も近い値を示すデータが供給されている入
力端子に対応した補間データを出力端子21より出力す
る。
素データに最も近い値を示すデータが供給されている入
力端子に対応した補間データを出力端子21より出力す
る。
また、入力端子16に第1図のO印で示されている画素
データが供給される時には補間データ発生回路15は上
述のようなデータ値の比較を行わず、入力端子16より
人力された画素データをそのまま出力端子22より出力
する。
データが供給される時には補間データ発生回路15は上
述のようなデータ値の比較を行わず、入力端子16より
人力された画素データをそのまま出力端子22より出力
する。
以上のようにして補間データ発生回路15より出力され
た補間データは後述する多数決回路に入力される。
た補間データは後述する多数決回路に入力される。
第3図は多数決回路およびその周辺回路の接続図を示し
たものである。
たものである。
第3図において、23は画素データの入力端子、24は
補間データの入力端子、25〜31は1水平周期期間遅
延線、32〜55は2τ期間遅延線で、入力端子25か
ら人力される補間データは前記各遅延線により遅延され
、1ブロツク内のX印で示される画素データに対応する
各補間データは多数決回路56に同時に供給される。
補間データの入力端子、25〜31は1水平周期期間遅
延線、32〜55は2τ期間遅延線で、入力端子25か
ら人力される補間データは前記各遅延線により遅延され
、1ブロツク内のX印で示される画素データに対応する
各補間データは多数決回路56に同時に供給される。
そして、多数決回路56では、同時に入力される補間デ
ータの中から多数決論理に従って代表補間データを選出
し、選出された代表補間データは出力端子58より補間
データバッファメモリ60に供給され、−旦記憶される
。また、該多数決回路56において代表補間データが確
定できない場合は出力端子58からは上位2種類の補間
データが出力され、さらに出力端子59からは1ブロツ
ク内のx印にて示される画素データに対応する補間デー
タが前記Z ffi類の補間データのうちのいずれかを
示す1bHの識別データを出力し、補間データバッファ
メモリ60に供給され、−旦記憶される。
ータの中から多数決論理に従って代表補間データを選出
し、選出された代表補間データは出力端子58より補間
データバッファメモリ60に供給され、−旦記憶される
。また、該多数決回路56において代表補間データが確
定できない場合は出力端子58からは上位2種類の補間
データが出力され、さらに出力端子59からは1ブロツ
ク内のx印にて示される画素データに対応する補間デー
タが前記Z ffi類の補間データのうちのいずれかを
示す1bHの識別データを出力し、補間データバッファ
メモリ60に供給され、−旦記憶される。
一方、入力端子23より入力される画素データは画素デ
ータバッファメモリ57に供給され、−旦記憶される。
ータバッファメモリ57に供給され、−旦記憶される。
そして、バッファメモリ57.80に記憶された画素デ
ータ、代表補間データあるいは補間データおよび識別デ
ータはそれぞれ読み出され、マルチプレクサ(MIX)
61に供給される。そしてマルチプレクサ61では各
ブロック毎に伝送データ列を形成する。該伝送データ列
の順序は各画素データ、代表補間データ、あるいは各画
素データ、補間データ、識別データのいずれかにて並べ
られ出力端子62より出力される。
ータ、代表補間データあるいは補間データおよび識別デ
ータはそれぞれ読み出され、マルチプレクサ(MIX)
61に供給される。そしてマルチプレクサ61では各
ブロック毎に伝送データ列を形成する。該伝送データ列
の順序は各画素データ、代表補間データ、あるいは各画
素データ、補間データ、識別データのいずれかにて並べ
られ出力端子62より出力される。
次に、第3図に示した多数決回路56の具体的な構成を
第4図に示し、詳細に説明する。
第4図に示し、詳細に説明する。
第4図において、63は第3図に示した各遅延線により
遅延されることにより同時に供給される1ブロツク内の
x印で示される画素データに対応する各補間データを入
力する入力端子で、該入力端子63より入力された補間
データはパラレルシリアル変換回路δ4に供給される。
遅延されることにより同時に供給される1ブロツク内の
x印で示される画素データに対応する各補間データを入
力する入力端子で、該入力端子63より入力された補間
データはパラレルシリアル変換回路δ4に供給される。
そして、パラレルシリアル変換回路64では32X 2
bitのパラレルデータをシリアルデータに変換し、出
力端子64aからは各補間データの下位ビットのデータ
を出力する。
bitのパラレルデータをシリアルデータに変換し、出
力端子64aからは各補間データの下位ビットのデータ
を出力する。
そして、パラレルシリアル変換回路64から出力された
補間データはNOTゲート65,66 、ANDゲート
67.68.69.70により構成されている論理回路
に供給され、ここで、補間データの内容が識別される。
補間データはNOTゲート65,66 、ANDゲート
67.68.69.70により構成されている論理回路
に供給され、ここで、補間データの内容が識別される。
すなわち、パラレルシリアル変換回路64から補間デー
タ(0,0)が出力されるとANDゲート67からはハ
イ(11)レベルのフラグがカウンタ71に出力され、
補間データ(0,1)が出力されるとANDゲート68
からHレベルのフラグがカウンタ72に出力され、補間
データ(1、1)が出力されるとANDゲート69から
Hレベルのフラグがカウンタ73に出力され、補間デー
タ(1,0)が出力されるとANDゲート70からHレ
ベルのフラグがカウンタ74に出力される。
タ(0,0)が出力されるとANDゲート67からはハ
イ(11)レベルのフラグがカウンタ71に出力され、
補間データ(0,1)が出力されるとANDゲート68
からHレベルのフラグがカウンタ72に出力され、補間
データ(1、1)が出力されるとANDゲート69から
Hレベルのフラグがカウンタ73に出力され、補間デー
タ(1,0)が出力されるとANDゲート70からHレ
ベルのフラグがカウンタ74に出力される。
なお、カウンタ71は補間データ(0,0)に対応し、
カラタン72は補間データ(0,1) に対応し、カ
ウンタ73は補間データ(1,,1) に対応し、さら
にカウンタ74は補間データ(1,0)に対応している
。
カラタン72は補間データ(0,1) に対応し、カ
ウンタ73は補間データ(1,,1) に対応し、さら
にカウンタ74は補間データ(1,0)に対応している
。
そ′して、カウンタ71’−74はそれぞれ、Hレベル
のフラグが供給される回数をカウントし、そのカウント
値に対応したカウント値データを比較回路75に供給す
る。
のフラグが供給される回数をカウントし、そのカウント
値に対応したカウント値データを比較回路75に供給す
る。
そして、比較回路75では各カウンタ71〜74より出
力されるカウント値データを比較し、最も大きいカウン
ト値データと、その次に大きいカウント値データとを出
力しているカウンタに対応している2種類の補間データ
を出力端子58より出力する。
力されるカウント値データを比較し、最も大きいカウン
ト値データと、その次に大きいカウント値データとを出
力しているカウンタに対応している2種類の補間データ
を出力端子58より出力する。
一方、比較回路75より出力される2種類の補間データ
は識別データ発生回路76にも供給される。
は識別データ発生回路76にも供給される。
また、識別データ発生回路76にはANDゲート67〜
70から出力される信号が供給されており、識別データ
発生回路76では前記ANDゲート67〜70カ)ら出
力されている信号により識別される補間データが、前記
比較回路75より供給されている2種類の補間データの
うち、1ブロツク中最も多い補間データである場合は“
0“を示す1bitの識別データを出力端子59より出
力し、1ブロツク中、2番目に多い補間データである場
合は“1”を示す1bitの識別データを出力端子59
より出力し、さらに前記2種類の補間データのどちらで
もない場合は“0”を示す1bitの識別データを出力
する。
70から出力される信号が供給されており、識別データ
発生回路76では前記ANDゲート67〜70カ)ら出
力されている信号により識別される補間データが、前記
比較回路75より供給されている2種類の補間データの
うち、1ブロツク中最も多い補間データである場合は“
0“を示す1bitの識別データを出力端子59より出
力し、1ブロツク中、2番目に多い補間データである場
合は“1”を示す1bitの識別データを出力端子59
より出力し、さらに前記2種類の補間データのどちらで
もない場合は“0”を示す1bitの識別データを出力
する。
なお、比較回路75では、1ブロツク中のX印で表わさ
れる全画素データ(8x4=32個)のうちの%、すな
わち、24個以上の画素データが同じ補間データを示し
ている場合、つまり、カウンタ71〜74のうちいずれ
かのカウント値が“24”以上であった場合には該“2
4”以上のカウント値を出力しているカウンタに対応し
た補間データのみを出力端子58より出力すると共に前
記識別データ発生回路76に識別データ出力禁止指示信
号(図中のC0NT)を出力し、該識別データ発生回路
76における識別データの出力を禁止させる。
れる全画素データ(8x4=32個)のうちの%、すな
わち、24個以上の画素データが同じ補間データを示し
ている場合、つまり、カウンタ71〜74のうちいずれ
かのカウント値が“24”以上であった場合には該“2
4”以上のカウント値を出力しているカウンタに対応し
た補間データのみを出力端子58より出力すると共に前
記識別データ発生回路76に識別データ出力禁止指示信
号(図中のC0NT)を出力し、該識別データ発生回路
76における識別データの出力を禁止させる。
以上のようにして、1ブロツク中のx印で示される画素
データに対応した補間データ(合計8×4 X 2 =
64bit)は、2種類の補間データ(合計2x 2
=4bit)と1ブロツク中のX印で示される画素デー
タに対応した識別データ(合計8X4X 1=32bi
t)か、あるいは1ブロツク中のX印で表わされる全画
素データのうちの%が示した補間データ(2bit)か
のいずれかの変換された後、第3図に示すマルチプレク
サ61において1ブロツク中の○印で示される画素デー
タ(合計8X4X8=256bit)に付加され、伝送
路に伝送される。なお、上述の装置における伝送データ
の圧縮率は2種類の補間データを伝送する場合には1ブ
ロック当り、’(8x4x8+8x4xl+2x2)/
(8x8x8)=0.570となり、また、l fff
l類の補間データを伝送する場合には1ブロック当り、
(8X4X8+8X2)/(8X8X8)=0.574
となる。
データに対応した補間データ(合計8×4 X 2 =
64bit)は、2種類の補間データ(合計2x 2
=4bit)と1ブロツク中のX印で示される画素デー
タに対応した識別データ(合計8X4X 1=32bi
t)か、あるいは1ブロツク中のX印で表わされる全画
素データのうちの%が示した補間データ(2bit)か
のいずれかの変換された後、第3図に示すマルチプレク
サ61において1ブロツク中の○印で示される画素デー
タ(合計8X4X8=256bit)に付加され、伝送
路に伝送される。なお、上述の装置における伝送データ
の圧縮率は2種類の補間データを伝送する場合には1ブ
ロック当り、’(8x4x8+8x4xl+2x2)/
(8x8x8)=0.570となり、また、l fff
l類の補間データを伝送する場合には1ブロック当り、
(8X4X8+8X2)/(8X8X8)=0.574
となる。
以下、前記第1図〜第4図を用いて説明して来た画像信
号伝送装置のエンコーダに対応するデコーダについて第
6図および第7図を用いて説明する。
号伝送装置のエンコーダに対応するデコーダについて第
6図および第7図を用いて説明する。
第6図において、伝送路にて伝送された伝送データは入
力端子101より人力され、レジスタ102.103に
供給される。
力端子101より人力され、レジスタ102.103に
供給される。
前記レジスタ102は供給される伝送データのうち、画
素データの所定のタイミングで取り込み、取り込まれた
画素データは画素データバッファメモリ104に供給さ
れ、−旦記憶される。
素データの所定のタイミングで取り込み、取り込まれた
画素データは画素データバッファメモリ104に供給さ
れ、−旦記憶される。
また、前記レジスタ103は供給される伝送データのう
ち、補間データおよび識別データを所定のタイミングで
取り込み、取り込まれた補間データおよび識別データは
補間データバッファメモリ105に一旦記憶される。
ち、補間データおよび識別データを所定のタイミングで
取り込み、取り込まれた補間データおよび識別データは
補間データバッファメモリ105に一旦記憶される。
そして、画素データバッファメモリ104より読み出さ
れた画素データは出力端子106を介して、第7図に示
す1水平開期期間遅延線108,109.2で期間遅延
線110〜114より構成される遅延回路に供給され、
補間データバッファメモリ105より読み出された補間
データおよび識別データは出力端子107を介して第7
図に示す補間データ発生回路115に供給される。
れた画素データは出力端子106を介して、第7図に示
す1水平開期期間遅延線108,109.2で期間遅延
線110〜114より構成される遅延回路に供給され、
補間データバッファメモリ105より読み出された補間
データおよび識別データは出力端子107を介して第7
図に示す補間データ発生回路115に供給される。
そして、前記各遅延線108〜114により構成される
遅延回路は供給される画素データを遅延し、第1図にお
いてX印で表わされる画素データ、すなわち、伝送路に
て伝送されなかった画素データを補間するのに用いられ
る計8画素分の画素データを4画素分ずつ同時にマルチ
プレクサ117,118に供給する。
遅延回路は供給される画素データを遅延し、第1図にお
いてX印で表わされる画素データ、すなわち、伝送路に
て伝送されなかった画素データを補間するのに用いられ
る計8画素分の画素データを4画素分ずつ同時にマルチ
プレクサ117,118に供給する。
例えば、第1図の座標(d、5)の画素データの補間を
行う時にはマルチプレクサ117には座標(c、3)
、 (c、5) 、 (c、7) 、 (d、4)の画
素データbぜ供給され、マルチプレクサ118には座標
(d、6) 、 (e、3) 。
行う時にはマルチプレクサ117には座標(c、3)
、 (c、5) 、 (c、7) 、 (d、4)の画
素データbぜ供給され、マルチプレクサ118には座標
(d、6) 、 (e、3) 。
(e、5) 、 (e、7)の画素データが供給される
。
。
一方、補間データ発生回路115は第1図のように1ブ
ロツク中のx印で示されている画素データ、すなわち伝
送されなかった画素データそれぞれに対応した補間デー
タを発生するもので、1ブロック当りi fffi類の
補間データのみが供給される場合には1ブロツク中の伝
送されなかった画素データを補間する際にその1種類の
補間データを繰返し出力し、2で期間遅延線116によ
り遅延した後マルチプレクサ117,118に供給し、
また、1ブロック当り2種類の補間データが供給される
場合には、続いて供給される識別データに対応する方の
補間データを1ブロツク中の伝送されなかった画素デー
タを補間する際に出力し、2τ期間遅延線116により
遅延した後マルチプレクサ117゜118に供給する。
ロツク中のx印で示されている画素データ、すなわち伝
送されなかった画素データそれぞれに対応した補間デー
タを発生するもので、1ブロック当りi fffi類の
補間データのみが供給される場合には1ブロツク中の伝
送されなかった画素データを補間する際にその1種類の
補間データを繰返し出力し、2で期間遅延線116によ
り遅延した後マルチプレクサ117,118に供給し、
また、1ブロック当り2種類の補間データが供給される
場合には、続いて供給される識別データに対応する方の
補間データを1ブロツク中の伝送されなかった画素デー
タを補間する際に出力し、2τ期間遅延線116により
遅延した後マルチプレクサ117゜118に供給する。
そして、マルチプレクサ117,118はそれぞれ、供
給されている画素データのうち、補間データ発生回路1
15より2τ期間遅延線116を介して供給される補間
データにより指定される2つの画素データの組み合せを
選択し、加算器119に供給する。そして、加算器11
9では供給される2つの画素データの平均値を示す画素
データを算出し、マルチプレクサ120の入力端子12
0aに供給する。
給されている画素データのうち、補間データ発生回路1
15より2τ期間遅延線116を介して供給される補間
データにより指定される2つの画素データの組み合せを
選択し、加算器119に供給する。そして、加算器11
9では供給される2つの画素データの平均値を示す画素
データを算出し、マルチプレクサ120の入力端子12
0aに供給する。
また、マルチプレクサ120の入力端子120bには前
記遅延回路より第1図においてQ印で表わされる画素デ
ータ、すなわち、伝送路にて伝送された画素データが供
給されており、該マルチプレクサ120は入力端子12
0aと120bに供給されている画素データを交互に出
力することにより、送信前の画像データが復元され出力
される。
記遅延回路より第1図においてQ印で表わされる画素デ
ータ、すなわち、伝送路にて伝送された画素データが供
給されており、該マルチプレクサ120は入力端子12
0aと120bに供給されている画素データを交互に出
力することにより、送信前の画像データが復元され出力
される。
以上説明してきたように木実流側においてはlブロック
中においてX印により表わされる画素データに対応する
補正データの発生状態に応じて適応的にデータの伝送形
態を変化させるようにしたことにより、画質の劣化を抑
えた状態で画像信号を狭帯域化し、伝送することができ
るようになる。
中においてX印により表わされる画素データに対応する
補正データの発生状態に応じて適応的にデータの伝送形
態を変化させるようにしたことにより、画質の劣化を抑
えた状態で画像信号を狭帯域化し、伝送することができ
るようになる。
[発明の効果]
以上説明してきたように、本発明によれば、画質の劣化
を伴うことなく、画像信号を狭帯域化して伝送すること
ができる画像信号伝送装置を提供することができるよう
になる。
を伴うことなく、画像信号を狭帯域化して伝送すること
ができる画像信号伝送装置を提供することができるよう
になる。
第1図は本発明の実施例における画素データのブロック
の構成を示した図、 第2図は本発明の実施例におけるエンコーダの一部の構
成を示した図、 第3図は多数決回路およびその周辺回路の接続関係を示
した図、 第4図は第3図に示した多数決回路の具体的な構成を示
した図、 第5図は従来の画像信号の伝送方法を説明するための図
、 第6図は本発明の実施例におけるデコーダの一部の構成
を示した図、 第7図は本発明の実施例におけるデコーダの他の部分の
構成を示した図である。 15・・・補間データ発生回路、 56・・・多数決回路、 75・・・比較回路、 76・・・識別データ発生回路。 0−−−イ云送1ろデ”−タ ×−m= 間引いたテーク 第2図 一一一伝送するテ゛−タ 一一一間引いにテ゛−タ 第 5図 +02 第 +04 図 第 図
の構成を示した図、 第2図は本発明の実施例におけるエンコーダの一部の構
成を示した図、 第3図は多数決回路およびその周辺回路の接続関係を示
した図、 第4図は第3図に示した多数決回路の具体的な構成を示
した図、 第5図は従来の画像信号の伝送方法を説明するための図
、 第6図は本発明の実施例におけるデコーダの一部の構成
を示した図、 第7図は本発明の実施例におけるデコーダの他の部分の
構成を示した図である。 15・・・補間データ発生回路、 56・・・多数決回路、 75・・・比較回路、 76・・・識別データ発生回路。 0−−−イ云送1ろデ”−タ ×−m= 間引いたテーク 第2図 一一一伝送するテ゛−タ 一一一間引いにテ゛−タ 第 5図 +02 第 +04 図 第 図
Claims (1)
- 【特許請求の範囲】 1)画像信号を所定の周期にてサンプリングすることに
より得られる画素データを、所定数の画素データにより
構成されるブロック単位で入力し、当該ブロック内のサ
ンプリングにより得られる画素データを用いて、当該ブ
ロック内のサンプリングにより得られない画素データを
補間する際の補間方向を選定する選定手段と、 前記選定手段の当該ブロック内における同一選定結果数
に応じて、当該ブロック当り、1種類あるいは2種類の
補間方向を決定し、補間方向データを出力する補間方向
データ発生手段と、 前記サンプリングにより得られる画素データと、補間方
向データ発生手段より出力される補間方向データとを当
該ブロック毎に伝送路に送出する送出手段とを備えたこ
とを特徴とする画像信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33118488A JPH02179184A (ja) | 1988-12-29 | 1988-12-29 | 画像信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33118488A JPH02179184A (ja) | 1988-12-29 | 1988-12-29 | 画像信号伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02179184A true JPH02179184A (ja) | 1990-07-12 |
Family
ID=18240830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33118488A Pending JPH02179184A (ja) | 1988-12-29 | 1988-12-29 | 画像信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02179184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0529903A3 (en) * | 1991-08-23 | 1995-03-22 | Mitsubishi Electric Corp | Image processing system |
-
1988
- 1988-12-29 JP JP33118488A patent/JPH02179184A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0529903A3 (en) * | 1991-08-23 | 1995-03-22 | Mitsubishi Electric Corp | Image processing system |
| US5550936A (en) * | 1991-08-23 | 1996-08-27 | Mitsubishi Denki Kabushiki Kaisha | Image processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0811950A1 (en) | Picture processing apparatus and method for enlarging or reducing a picture at any enlarging or reducing ratio | |
| JP2592378B2 (ja) | フォーマット変換器 | |
| JPH05207460A (ja) | 画像信号の多重化伝送装置及びシステム | |
| JPS6096964A (ja) | 画像データを適応予測する装置とその方法 | |
| JPH04185074A (ja) | 画像の解像度変換方法 | |
| US6873366B2 (en) | Timing generator for solid-state imaging device | |
| US4710823A (en) | Density conversion in image reproduction | |
| US4220971A (en) | Reciprocating dropout compensator | |
| JP4827213B2 (ja) | 画像補正装置および画像補正方法 | |
| JPH02179184A (ja) | 画像信号伝送装置 | |
| JPS6243589B2 (ja) | ||
| JPS60182876A (ja) | イメ−ジデ−タ処理システム | |
| US5745700A (en) | Multi media video matrix address decoder | |
| US20060072840A1 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
| JP2861089B2 (ja) | 画線付加装置 | |
| KR900008807B1 (ko) | 의사중간조 화상데이터의 최적화 코딩을 위한 비트단위의 화소 위치 변환회로 | |
| JPS63105572A (ja) | 解像度変換装置 | |
| JP2817167B2 (ja) | 画情報処理回路 | |
| JPS59172891A (ja) | 静止画伝送装置 | |
| JPH0413883Y2 (ja) | ||
| JPH02107061A (ja) | 画像信号処理方法 | |
| JPS6226223B2 (ja) | ||
| JPS628984B2 (ja) | ||
| JPS6087570A (ja) | 画信号内插方式 | |
| JPH0244969A (ja) | 画像データ処理装置 |