JPH0217968B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は負荷制御回路に関し、特に照明灯など
の負荷のスイツチを遮断した後に予め定めた時間
だけその電力付勢状態を保ち、その後自動的に電
力消勢する負荷制御回路に関する。

第１図を参照して先行技術を説明する。先行技
術では、押釦スイツチ１を押圧操作することによ
り、照明灯２が交流電源３によつて電力付勢され
て点灯する。この際、交流器４の１次コイル４ａ
に負荷電流が流れることにより、２次コイル４ｂ
には交流電圧が誘起される。この交流電圧はダイ
オード５によつて整流され、コンデンサ６に充電
される。このコンデンサ６の充電レベルはツエナ
ーダイオード７によつて制限される。この状態で
電界効果トランジスタ（Field Effect
Transistor以下FETと言う）８のゲートおよび
ソース間に作用する電圧はマイナスバイアスとな
り、FET８のドレンおよびソース間は遮断状態
となる。そのため、サイリスタ１０のゲートに接
続された抵抗１７に、交流電源３から全波整流回
路９を介して流れる電流は、サイリスタ１０のゲ
ートに流入し、サイリスタ１０が点弧する。それ
に応じてトライアツク１１の両端には第２図１で
示すような波形の電圧V1が作用する。この電圧
V1は、抵抗１７の抵抗値Ｒ１とサイリスタ１０
のゲートに流入する電流値IGとの積（V1＝R1・
IG）である。

押釦スイツチ１から手を離して遮断すると、コ
ンデンサ６に充電されていた電荷は放電用抵抗１
２を介して放電される。そのためFET８のゲー
トおよびソース間に作用していたマイナスバイア
スが時間経過に応じて零に近づき、第３図に示す
FET８の特性によつて、FET８のドレンおよび
ソース間に流れるドレン電流IDSが増加する。こ
の状態におけるトライアツク１１の両端の電圧
V2は第２図２に示される。この電圧V2は、電流
値IG、IDSの和と、抵抗値R1との積で表わされ
る。すなわちV2＝R1・（IG＋IDS）である。

前記電圧V2は電流値IDSの増加に応じて増大
していく。第２図３で示すように、トライアツク
１１の両端の電圧V3が交流電源電圧のピーク値
たとえば141Vに達したとき、すなわちゲート電
流IGが零となり、電流値IDSと抵抗値R1との積
（R1・IDS＝V3）が前記ピーク値に達したとき、
サイリスタ１０が遮断する。それに応じてトライ
アツク１１がOFFとなつて照明灯２が消灯する。

このような先行技術によれば、押釦スイツチ１
の遮断時に照明灯２が徐々に暗くなつて不快であ
る。また消灯時に位相制御状態となるので端子雑
音電圧が高くなり、したがつて第１図に示すよう
に雑音防止のためのコイル１３やコンデンサ１４
を設けなければならない。さらに遅れ時間のばら
つきが非常に大きくかつ不安定である。

本発明は、負荷の電力消勢時における雑音の発
生を極力防止ししかも遅れ時間を安定させて、上
述の技術的課題を解決した負荷の制御回路を提供
することを目的とする。

本発明は、電界効果トランジスタのゲートに接
続されたコンデンサを、押釦スイツチの導通によ
る負荷電流に応じて予め定めた一定のレベルで充
電して電界効果トランジスタを遮断し、押釦スイ
ツチと並列に接続されたトライアツクのゲート
に、前記電界効果トランジスタの遮断時に点弧し
てトライアツクを点弧するサイリスタを接続し、
前記押釦スイツチの遮断時に前記コンデンサの放
電電流によつて電界効果トランジスタが導通する
ことによりサイリスタを遮断し、これによつてト
ライアツクを遮断するようにした負荷制御回路に
おいて、 電界効果トランジスタのドレンに直列に抵抗３
０を接続し、この抵抗３０の前記ドレンとは反対
側の端子と、電界効果トランジスタのゲートとの
間に、逆方向性結合したツエナダイオード３２を
接続し、サイリスタのゲートを前記ドレンに接続
し、ツエナ電圧は、前記コンデンサの放電中にお
ける予め定めるドレン電流IDSと前記抵抗３０の
抵抗値との積に等しく定められ、これによつて前
記コンデンサの放電開始後予め定めた時間が経過
したときにツエナダイオードがブレークダウンし
て電界効果トランジスタが導通するように正帰還
をかけることを特徴とする負荷制御回路である。

また本発明は、電界効果トランジスタのゲート
に接続されたコンデンサを、押釦スイツチの導通
による負荷電流に応じて予め定めた一定のレベル
で充電して電界効果トランジスタを遮断し、押釦
スイツチと並列に接続されたトライアツクのゲー
トに、前記電界効果トランジスタの遮断時に点弧
してトライアツクを点弧するサイリスタを接続
し、前記押釦スイツチの遮断時に前記コンデンサ
の放電電流によつて電界効果トランジスタが導通
することによりサイリスタを遮断し、これによつ
てトライアツクを遮断するようにした負荷制御回
路において、 電界効果トランジスタのドレンに直列に抵抗３
０を接続し、この抵抗３０の前記ドレンとは反対
側の端子と、電界効果トランジスタのゲートとの
間に、逆方向性結合したツエナダイオード３２を
接続し、ツエナ電圧は、前記コンデンサの放電中
における予め定めるドレン電流IDSと前記抵抗３
０の抵抗値との積に等しく定められ、トランジス
タ３７のベースを、電界効果トランジスタのソー
スに接続し、このトランジスタ３７の出力をサイ
リスタのゲートに与え、これによつて前記コンデ
ンサの放電開始後予め定めた時間が経過したとき
にツエナダイオードがブレークダウンして電界効
果トランジスタが導通するように正帰還をかける
ことを特徴とする負荷制御回路である。

以下、図面によつて本発明の実施例を説明す
る。第４図は本発明の基礎となる構成を示す電気
回路図であり、第１図に示した先行技術に対応す
る部分には同一の参照符を付す。商用交流電源３
と、白熱電球や放電灯などの照明灯２とから成る
直列回路には、押釦スイツチ１および交流器４の
１次コイル４ａから成る直列回路、およびトライ
アツク１１が並例に接続される。

交流器４の２次コイル４ｂの一端部は、ダイオ
ード５を備えるライン１５を介して、全波整流回
路９におけるダイオード２５，２６の接続点に接
続される。前記２次コイル４ｂの他端部はライン
１６を介してFET８のゲート８Ｇに接続される。
２次コイル４ｂの出力はダイオード５を介してコ
ンデンサ６で充電される。このコンデンサ６はラ
イン１５，１６間に接続されており、そのコンデ
ンサ６と並列に、放電用抵抗１２と、コンデンサ
６の充電レベルを制限するためのツエナーダイオ
ード７とが接続される。

全波整流回路９におけるダイオード２７，２８
の接続点に接続されたライン１８と、前記ライン
１５との間には、抵抗２０，２１およびFET８
から成る直列回路、ならびに抵抗２２、サイリス
タ１０およびそのサイリスタ１０に順方向に接続
されたダイオード２３から成る直列回路が並列に
接続される。トライアツク１１のゲート１１Ｇは
全波整流回路９におけるダイオード２６，２８の
接続点に接続され、照明灯２およびトライアツク
１１間は全波整流回路９におけるダイオード２
５，２７の接続点に接続される。

なお、前記抵抗２０，２１の抵抗値の和は、サ
イリスタ１０が遮断状態にありしかもFET８が
導通状態にあるときに、前記FET８および全波
整流回路９を介してトライアツク１１のゲート１
１Ｇに流れる電流がトライアツク１１をONさせ
ないだけの小さな値となるように、比較的大に選
ばれる。また抵抗２２の抵抗値は、サイリスタ１
０が導通したときにサイリスタ１０および全波整
流回路９を介してトライアツク１１のゲート１１
Ｇに流れる電流が、トライアツク１１をONさせ
るに充分なだけの大きな値となるように比較的小
に選ばれる。

FET８に関連して正帰還回路２９が設けられ
る。この正帰還回路２９は、PNP型トランジス
タ１９のエミツタ１９Ｅを抵抗２０，２１の接続
点２４に接続し、コレクタ１９Ｃをライン１６に
接続し、ベース１９Ｂを抵抗２１およびFET８
のドレン８Ｄ間に接続して構成される。なお、サ
イリスタ１０のゲート１０Ｇは前記接続点２４に
接続される。

このような負荷制御回路において、押釦スイツ
チ１が遮断しているときには、FET８のゲート
８Ｇおよびソース８Ｓ間の電圧は零であり、その
ためFET８は導通している。この状態でサイリ
スタ１０は遮断しており、したがつてトライアツ
ク１１は遮断している。

第５図を参照して、時刻ｔ１において押釦スイ
ツチ１を押圧操作すると、照明灯２が点灯すると
ともに、２次コイル４ｂに誘起された交流電圧が
ダイオード５によつて整流され、時刻ｔ１からｔ
２までの時間Ｔ１においてコンデンサ６が充電さ
れる。この時間Ｔ１において、FET８のゲート
電圧VGSはツエナーダイオード７のツエナー電
圧VZに達する。したがつて、第１図の先行技術
で説明したように、FET８のドレン８Ｄおよび
ソース８Ｓ間は遮断状態となり、サイリスタ１０
が点弧する。それに応じてトライアツク１１が点
弧する。

時刻ｔ１から時間Ｔ２だけ経過した時刻ｔ３に
おいて、押釦スイツチ１から手を離して遮断する
と、コンデンサ６に蓄えられていた電荷が放電を
開始し、ゲート電圧VGSは次第に零に近付く。
それによつてFET８のドレン電流IDSが徐々に増
大する。このドレン電流IDSの増大に応じてトラ
ンジスタ１９のエミツタ１９Ｅおよびベース１９
Ｂ間の電圧VBEが増大し、ベース電流が流れ始
める。それによつてコレクタ電流が流れ、FET
８のゲート電圧VGSがさらに零に近付く。そう
なると、FET８のドレン電流IDSがさらに増大
し、それに応じて前記ベース電圧VBEが増大し
て、コレクタ電流が急激に増大する。そのため、
時刻ｔ４においてFET８のゲート電圧VGSが瞬
時的に零となつて正帰還がかけられる。

したがつて、時刻ｔ４においてFET８が導通
するとともに、サイリスタ１０が遮断し、それに
応じてトライアツク１１が遮断する。すなわち、
第６図を参照して、押釦スイツチ１から手を離し
た時刻ｔ３から時間Ｔ３だけ経過した時刻ｔ４に
おいて、トライアツク１１が遮断し、照明灯２が
消灯する。しかもトライアツク１１の消灯時にお
けるトリガ電圧V4は比較的低い状態に保たれた
ままであるので、消灯時にトライアツク１１の点
弧動作による高周波雑音の発生が極力防止され
る。したがつて、雑音防止のために、第１図の先
行技術で示したコイルやコンデンサを設ける必要
がない。

なお、時刻ｔ４において、FET８のゲート８
Ｇおよびソース８Ｓ間にはツエナーダイオード７
の順方向電圧に相当する電圧V5が作用し、それ
に応じてサイリスタ１０のゲート１０Ｇおよびカ
ソード１０Ｋ間に前記電圧V5が作用するおそれ
がある。しかしライン１５およびサイリスタ１０
のカソード１０Ｋ間にはダイオード２３が設けら
れているので、前記電圧V5がダイオード２３に
よつて補償され、サイリスタ１０のゲート１０Ｇ
およびカソード１０Ｋ間の電圧値は零に保たれ
る。

またトランジスタ１９のコレクタ電流が流れ始
める時刻は抵抗２１の抵抗値によつて定まり、し
たがつて抵抗２１の抵抗値を選定することによ
り、押釦スイツチ１から手を離して照明灯２が消
灯するまでの時間Ｔ３を任意にかつ安定的に定め
ることができる。

第７図は本発明の一実施例の電気回路図であ
り、第４図〜第６図の構成に対応する部分には同
一の参照符を付す。この実施例では、FET８の
ドレン８Ｄに抵抗３０が直列に接続される。また
ライン１８における前記抵抗３０との接続点、な
らびにサイリスタ１０に直列に接続された抵抗２
２との接続点間には、抵抗３３が介装される。さ
らに本発明に従つてFET８に関連して設けられ
る正帰還回路３１は、前記抵抗３３，３０の接続
点およびライン１６間にツエナーダイオード３２
を接続して構成される。

この実施例によれば、押釦スイツチ１から手を
離して遮断したときに、FET８のコンデンサ６
の放電中における予め定めるドレン電流IDSと抵
抗３０の抵抗値との積が、ツエナーダイオード３
２のツエナー電圧を超えたときにツエナーダイオ
ード３２がブレークダウンする。それによつて、
FET８のゲート電圧VGSが急速に零となり、前
述の実施例と同様にサイリスタ１０が遮断して、
トライアツク１１が遮断する。したがつて押釦ス
イツチ１から手を離して一定の時間Ｔ３が経過し
たときに照明灯２を消灯することができる。

第８図は本発明の他の実施例の電気回路図であ
り、第７図の実施例に対応する部分には同一の参
照符を付す。この実施例では、FET８のソース
８Ｓとライン１５との間に抵抗３８が介装され、
前記ソース８Ｓと抵抗３８との接続点にNPN型
トランジスタ３７のベース３７Ｂが接続される。
またライン１８およびライン１５の間には、抵抗
３６およびトランジスタ３７から成る直列回路、
ならびに抵抗２２およびサイリスタ１０から成る
直列回路が並列に設けられ、サイリスタ１０のゲ
ート１０Ｇは抵抗３６およびトランジスタ３７の
接続点に接続される。またライン１８における抵
抗３６，２２との各接続点間には抵抗３５が介装
される。

この実施例によれば、消灯操作時において、
FET８が急激に導通することにより、トランジ
スタ３７が導通し、それに応じてサイリスタ１０
が遮断する。したがつて第７図の実施例と同様
に、押釦スイツチ１から手を離して時間Ｔ３が経
過したときに、照明灯２を消灯することができ
る。

上述のごとく本発明によれば、押釦スイツチの
遮断後予め定めた時間が経過したときに電界効果
トランジスタに正帰還がかけられるので、その正
帰還動作時にトライアツクが瞬時的に遮断する。
したがつて、押釦スイツチの遮断時にトライアツ
クのトリガ電圧を低く抑えることができ、先行技
術のようにコンデンサやコイルを設けることが不
要であり、雑音の発生を極力防止することができ
る。しかも、負荷を前記押釦スイツチの遮断後予
め定めた時間が経過したときに、安定して消勢す
ることができるので、先行技術のような不快感が
解消される。

特に本発明よれば、ツエナダイオード３２を用
いることによつて、前述の第４図に示されるトラ
ンジスタ１９を用いる構成に比べて、構成の簡略
化を図ることができる。このツエナダイオード３
２は２つの接続端子を有しているだけであり、こ
れに対して第４図のトランジスタ１９は合計３の
端子を有し、したがつてツエナダイオード３２の
使用によつて、構成が簡略化されるのである。

しかも本発明によれば、サイリスタのゲート
は、電界効果トランジスタのドレンに直接に接続
されているので、電界効果トランジスタの導通に
よるサイリスタ１０の遮断、したがつてトライア
ツク１１の遮断を確実に行うことができるように
なる。これに対して第４図の構成では、サイリス
タ１０のゲートは、抵抗２１とトランジスタ１９
のエミツタ１９Ｅとの接続点２４に接続されてお
り、抵抗２０，２１の分圧によつて、動作が不安
定になるおそれがある。本発明では、この問題を
解決し、サイリスタ１０の動作を安定に、確実に
行わせることができる。

さらにまた本発明では、電界効果トランジスタ
のソースに、トランジスタ３７を接続し、このト
ランジスタ３７によつてサイリスタ１０のゲート
に大きなゲート電流を与えるようにしたので、電
界効果トランジスタ８を小形化して、その電界効
果トランジスタ８に流れる電流がわずかであつて
も、サイリスタ１０の動作を確実に行うことがで
きるようになる。

【図面の簡単な説明】

第１図は先行技術を示す電気回路図、第２図は
先行技術におけるトライアツクのトリガ電圧波形
を示す図、第３図は電界効果トランジスタ８の特
性を示す図、第４図は本発明の基礎となる構成を
示す電気回路図、第５図は電界効果トランジスタ
８のゲート電圧の時間経過を示す図、第６図はト
ライアツクのトリガ電圧波形を示す図、第７図お
よび第８図は本発明の各実施例をそれぞれ示す電
気回路図である。 １……押釦スイツチ、２……照明灯、６……コ
ンデンサ、７，３２……ツエナーダイオード、８
……電界効果トランジスタ、１０……サイリス
タ、１１……トライアツク、２１，３０……抵
抗。

Claims (1)

1. 【特許請求の範囲】 １ 電界効果トランジスタのゲートに接続された
   コンデンサを、押釦スイツチの導通による負荷電
   流に応じて予め定めた一定のレベルで充電して電
   界効果トランジスタを遮断し、押釦スイツチと並
   列に接続されたトライアツクのゲートに、前記電
   界効果トランジスタの遮断時に点弧してトライア
   ツクを点弧するサイリスタを接続し、前記押釦ス
   イツチの遮断時に前記コンデンサの放電電流によ
   つて電界効果トランジスタが導通することにより
   サイリスタを遮断し、これによつてトライアツク
   を遮断するようにした負荷制御回路において、 電界効果トランジスタのドレンに直列に抵抗３
   ０を接続し、この抵抗３０の前記ドレンとは反対
   側の端子と、電界効果トランジスタのゲートとの
   間に、逆方向性結合したツエナダイオード３２を
   接続し、サイリスタのゲートを前記ドレンに接続
   し、ツエナ電圧は、前記コンデンサの放電中にお
   ける予め定めるドレン電流IDSと前記抵抗３０の
   抵抗値との積に等しく定められ、これによつて前
   記コンデンサの放電開始後予め定めた時間が経過
   したときにツエナダイオードがブレークダウンし
   て電界効果トランジスタが導通するように正帰還
   をかけることを特徴とする負荷制御回路。 ２ 電界効果トランジスタのゲートに接続された
   コンデンサを、押釦スイツチの導通による負荷電
   流に応じて予め定めた一定のレベルで充電して電
   界効果トランジスタを遮断し、押釦スイツチと並
   列に接続されたトライアツクのゲートに、前記電
   界効果トランジスタの遮断時に点弧してトライア
   ツクを点弧するサイリスタを接続し、前記押釦ス
   イツチの遮断時に前記コンデンサの放電電流によ
   つて電界効果トランジスタが導通することにより
   サイリスタを遮断し、これによつてトライアツク
   を遮断するようにした負荷制御回路において、 電界効果トランジスタのドレンに直列に抵抗３
   ０を接続し、この抵抗３０の前記ドレンとは反対
   側の端子と、電界効果トランジスタのゲートとの
   間に、逆方向性結合したツエナダイオード３２を
   接続し、ツエナ電圧は、前記コンデンサの放電中
   における予め定めるドレン電流IDSと前記抵抗３
   ０の抵抗値との積に等しく定められ、トランジス
   タ３７のベースを、電界効果トランジスタのソー
   スに接続し、このトランジスタ３７の出力をサイ
   リスタのゲートに与え、これによつて前記コンデ
   ンサの放電開始後予め定めた時間が経過したとき
   にツエナダイオードがブレークダウンして電界効
   果トランジスタが導通するように正帰還をかける
   ことを特徴とする負荷制御回路。