JPH0217986B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ほぼ１フイールド周期の遅延時間を
有する遅延回路と、該遅延回路の出力信号を入力
信号と合成する手段を有する合成回路とを具える
ビデオ信号用雑音抑圧回路に関するものである。

米国特許第4058836号明細書には上述した種類
の雑音抑圧回路が記載されている。ここに、ほぼ
１フイールド周期とは１フイールド周期から１ラ
イン周期の1/2を引いた期間或いは１フイールド
周期に１ライン周期の1/2を加えた期間を意味す
るものである。この雑音抑圧回路では１フレーム
周期の遅延時間を有する遅延回路を具える高価な
雑音抑圧回路に比べて殆ど同じ雑音の改善で、回
路構成が可成り簡単となる。しかしこの米国特許
明細書に記載されているような雑音抑圧回路は表
示装置上に目ざわりな移動（トラベリング）雑音
パターンを正ぜしめるおそれがある。その理由は
以下の通りである。遅延回路の遅延時間は前述し
たように１フイールド周期から１ライン周期の1/
２を引いた期間或いは１フイールド周期に１ライ
ン周期の1/2を加えた期間である。従つて合成回
路で合成される２つの信号は表示画面上の縦方向
で互いに一致する情報を有さず、雑音はこの合成
回路で完全には抑圧されず、雑音の誤差成分が残
存する。前記の遅延時間が１フイールド周期から
１ライン周期の1/2を引いた固定の期間である場
合には、雑音の誤差成分が順次のフイールドで表
示画面上で順次上方に移動し、前記の遅延時間が
１フイールド周期に１ライン周期の1/2を加えた
固定の期間である場合には、雑音の誤差成分が順
次のフイールドで順次下方に移動する。かかる移
動雑音パターンは遅延時間を１フレーム周期に等
しくした場合には生じないこと明らかである。し
かし、１フレーム周期の遅延を行なう遅延回路は
ほぼ１フイールド周期の遅延を行なう遅延回路よ
りも高価になる。

本発明の目的は上述した移動雑音パターンを殆
んど無くすか或いは少くとも可成り減少せしめる
ことにある。

本発明は、ほぼ１フイールド周期に遅延時間を
有する遅延回路と、該遅延回路の出力信号を入力
信号と合成する手段を有する合成回路とを具える
ビデオ信号用雑音抑圧回路において、前記の遅延
回路の実際の遅延時間を、１つ置きのフイールド
走査期間に対する遅延時間である１フイールド周
期から２分の１ライン周期を引いた期間と、これ
ら１つ置きのフイールド走査期間の中間のフイー
ルド走査期間に対する遅延時間である１フイール
ド周期に２分の１ライン周期を加えた時間との間
で切換えうるようにしたことを特徴とする。

上述したように遅延時間を交互に変えるように
した遅延回路を用いることにより、画像中に移動
雑音パターンが殆んど生じないようになり、一方
雑音抑圧は１フレーム周期の遅延時間を有する遅
延回路を具える雑音抑圧回路により達成される雑
音抑圧に殆ど等しくなる。

以下図面につき本発明を説明するも、本発明は
以下の実施例に限定されるものではない。

第１図はモノクロ（単色）ビデオ信号或いは色
差信号に対する本発明による雑音抑圧回路の一例
を示すブロツク線図である。この第１図において
ビデオ信号を分離回路３の入力端子１に供給す
る。この分離回路３はこのビデオ信号を、例えば
モノクロ信号に対して約1MHzまでの、或いは色
差信号に対して約500KHzまでの低周波成分（こ
の低周波成分は出力端子５に得られるようにな
る）と、出力端子７に得られるようになる高周波
成分とに分割する。

低周波成分は分離回路３の出力端子５から合成
回路１１の入力端子９に供給する。この合成回路
１１には遅延回路１７の出力端子１５に接続した
他の入力端子１３を設ける。遅延回路１７の入力
端子１９は合成回路１１の出力端子２１に接続
し、この出力端子２１は更に加算回路２５の入力
端子２３に接続する。

遅延回路１７は合成回路１１と相俟つて雑音抑
圧回路を構成し、この雑音抑圧回路は本例の場合
ビデオ信号の低周波成分に対してのみ作動する。
例えばテレビジヨン受像機に用いるにはこのよう
な雑音抑圧回路で通常充分である。その理由は、
テレビジヨン受像機では低周波雑音が最も妨害と
なる為である。

合成回路１１においては、入力端子９からの非
遅延低周波成分と、入力端子１３からの遅延低周
波成分とが減算回路３１の入力端子２７および２
９にそれぞれ供給される。この減算回路の出力端
子３３は可変伝達定数を有する回路（可変伝達定
数回路と称する）３７の入力端子３５に接続す
る。この可変伝達定数回路３７は、小さな振幅の
信号を大きな振幅の信号よりも高い減衰率で通す
非直線回路とすることができ、または例えば移動
検出器によりビデオ信号から或いはこのビデオ信
号の成分の１つから得る制御信号により制御され
る減衰率を有する回路とすることができる。

可変伝達定数回路の出力端子３９は加算回路４
３の入力端子４１に接続し、この加算回路４３に
は合成回路１１の入力端子１３に接続した他の入
力端子４５と、合成回路１１の出力端子２１に接
続した出力端子４７とを設ける。この合成回路１
１の作動は例えば米国特許第4058836号明細書に
記載されており既知である為、その説明は省略す
る。

遅延回路１７においては、入力端子１９に供給
された信号がアナログ−デジタル変換器４９によ
りデジタル信号に変換され、一方では直接、他方
では１ライン（１水平走査）周期（Ｌ）の遅延時
間を有する遅延線５１を経て切換スイツチ５３に
供給される。この切換スイツチ５３はフイールド
周波数の２分の１の周波数（1/2fV）の信号によ
り作動させ、この切換スイツチ５３が１フイール
ド走査期間の間図示の位置にあり、次のフイール
ド走査期間の間他の位置にあるようにする。この
切換スイツチ５３を通つた信号は１フイールド周
期から１ライン周期の1/2を引いた期間（Ｒ−1/2
Ｌ）の遅延時間を有する遅延線５５を通り、更に
デジタル−アナログ変換器５７を経て出力端子１
５に供給される。従つて遅延回路１７は１フイー
ルドの間１フイールド周期から１ライン周期の1/
２を引いた期間（Ｒ−1/2Ｌ）の遅延時間を有し、
次のフイールドの間１フイールド周期に１ライン
周期の1/2を加えた期間（Ｒ＋1/2Ｌ）の遅延時間
を有し、これらの期間が交互に繰返され、これに
より、ビデオ信号で表示すべき画像中に移動雑音
パターンが生じないようになり、しかも雑音抑圧
は例えば２フイールド期間の遅延時間を有する遅
延回路によつて得られるであろう雑音抑圧よりも
殆んど低下せず、回路構成が可成り簡単となる。

雑音が抑圧されたビデオ信号の低周波成分は加
算回路２５の入力端子２３に現われる。分離回路
３の出力端子７から生じる高周波成分は加算回路
２５の他の入力端子５９に供給され、従つて低周
波雑音が抑圧された完全なビデオ信号が加算回路
２５の出力端子６１に生じる。

低周波成分においてのみ雑音を抑圧する上述し
た回路においては回路構成を更に簡単化すること
ができる。すなわち、アナログ−デジタル変換器
４９を比較的低い周波数でサンプリングするよう
にすることができ、また遅延線５１および５５
が、ビデオ信号全体を通過せしめるようにする必
要がある場合よりも少ない個数の記憶素子を有す
るようにすることができる。

雑音抑圧は所望に応じビデオ信号全体に行なう
ようにすることができること明らかである。しか
し高周波成分をも処理するのに適した回路素子は
高価である。

更に、上述した巡回型雑音抑圧回路の代りに所
望に応じトランスバース型の雑音抑圧回路を用い
ることができること明らかである。

第２図はNTSC方式の複合ビデオ信号に対る本
発明による雑音抑圧回路の一例を示すブロツク線
図であり、この第２図において第１図の素子と対
応する素子には第１図と同じ符号を付した。これ
らの素子の説明に対して第１図の説明を参照す
る。本例ではアナログからデジタルへのおよびそ
の逆のいかなる信号変換も用いない。

第２図においては雑音抑圧回路の入力端子１を
合成回路の入力端子９に直接接続する。この入力
端子１には輝度信号Ｙおよび色度信号CHR_NTSCを
有するNTSC方式の複合ビデオ信号を供給する。

遅延回路１７はこの信号の処理に適合させる。
この遅延回路１７は、１フイールド周期から１ラ
イン周期の２分の１を引いた期間（Ｒ−1/2Ｌ）
を有し入力端子１９に接続した遅延線６３を具え
る。この遅延線６３の出力端子６５は一方では直
線、他方では色度信号の位相を調整する回路６９
を経て切換スイツチ６７の端子に接続する。この
場合、遅延線６３の出力端子６５は分離回路７３
の入力端子７１に接続し、この分離回路によりそ
の出力端子７５に入力端子７１における信号の低
周波成分を生ぜしめるとともに出力端子７７に高
周波成分を生ぜしめる。

低周波成分は交互に１ライン周期Ｌの遅延時間
を有する遅延線４９を経ておよび直接に加算回路
８３の入力端子８１に供給する。

色度信号をも含む高周波成分は分離回路７３の
出力端子７７から、加算回路８７の入力端子８５
への直接信号路と、２ライン周期（2L）の遅延
時間の遅延線８９を有し加算回路８７の他の入力
端子９１に至る信号路とを具える補間回路に供給
する。この補間回路は色度信号の位相を遅延線６
３の入力端子１９における位相に等しく保持する
もその遅延に関しては補間により低周波信号に殆
んど相当する信号を生ぜしめる。

加算回路８７の出力端子９３はスイツチ９４を
経て加算回路８３の入力端子９５に接続し、この
加算回路８３により入力端子９５における信号の
振幅を半分にし、この半分の振幅の信号を入力端
子８１における信号に加算する。切換スイツチ６
７は最初の３フイールド期間中常に図示の位置に
あり、第４フイールド期間中常に図示とは異なる
位置になる。また切換スイツチ７８は第１および
第３フイールド期間中常に図示とは異なる位置に
なり、第２および第４期間中常に図示の位置とな
る。切換スイツチ９４は第１および第２フイール
ド期間中常に図示とは異なる位置になり、第３お
よび第４フイールド期間中常に図示の位置にな
る。このサイクルは４フイールド期間毎に繰返さ
れ、これにより色度信号は常に正しい位相を有す
るようになる。

従つてこの雑音抑圧回路における雑音抑圧はビ
デオ信号全体に対して有効となる。雑音が抑圧さ
れ信号は合成回路１１の出力端子２１から雑音抑
圧回路の出力端子６１に供給される。

色度信号の位相を調整する回路６９は他の構成
にすることもできる。例えば切換スイツチ６７の
代りに加算回路を用い、この加算回路により、遅
延線７９の入出力間を切換えるスイツチと遅延線
８９の入出力間を切換えるスイツチとの２つの切
換スイツチの出力信号を互いに加算し、遅延線８
９の入出力間を切換える上記のスイツチを例えば
フイールド周波数の２分の１の周波数で切換え、
従つてフイールド毎に異なる位置にし、一方他の
スイツチは順次の４フイールドのうち１フイール
ドの間一方の位置に、残りの３フイールドの間他
の位置になるようにし、これら２つのスイツチに
より遅延線７９，８９の出力端子を４フイールド
のうちの上記の１フイールド中加算回路に接続す
るようにすることができる。

第３図はPAL方式の複合ビデオ信号に対する
本発明の雑音抑圧回路の一例を示すブロツク線図
でありこの第３図において前述した例と対応する
素子には同一の符号を付した。

本例の場合、輝度信号ＹおよびPAL方式の色
度信号CHR_PALを入力端子１に供給する。

遅延回路１７においては、分離回路７３の入力
端子７１が入力端子１９から、１フイールド周期
から2.5ライン周期を引いた期間（Ｒ−２1/2Ｌ）
の遅延時間を有する遅延線９９を経て到来する信
号を受ける。この遅延線９９の出力端子１０１は
一方では直接、他方では１ライン周期（Ｌ）の遅
延時間を有する遅延線１０５を経て切換スイツチ
１０３に接続し、このスイツチ１０３はフイール
ド周波数の２分の１の周波数で切換える。この切
換スイツチ１０３を分離回路７３の入力端子７１
に接続する。

ビデオ信号の低周波成分は分離回路７３の出力
端子７５に生じ、高周波成分は出力端子７７に生
じ、これらの成分は１フイールド周期から2.5ラ
イン周期を引いた期間および１フイールド周期か
ら1.5ライン周期を引いた期間の時間遅延を交互
に受けて生じる。出力端子７５は２ライン周期
（2L）の遅延時間を有する遅延線１０６を経て加
算回路１０９の入力端子１０７に接続し、この加
算回路の出力端子１１１を遅延回路１７の出力端
子１５に接続する。従つて、低周波成分は遅延回
路１７により１フイールド周期から２分の１ライ
ン周期を引いた期間および１フイールド周期に２
分の１ライン周期を加えた期間交互に遅延され
る。

出力端子７７から生じる高周波成分は、各々が
２ライン周期の遅延時間を有する２つの遅延線１
１３，１１５と、２つの加算回路１１７，１１９
とを具える２つのくし型フイルタにより、加算回
路１１７の出力端子１２１に生じる色度信号
CHRと加算回路１１９の出力端子１２３に生じ
る高周波輝度信号Y_Hとに分割する。これらの２
つの信号は、分離回路７３の出力端子７７におけ
る信号に対し２ライン周期遅延された対応する信
号に相当する。加算回路１１７の出力端子１２１
における色度信号の位相はスイツチ１０３が図示
とは異なる位置にある各第２フイールド中モデイ
フアイア１２５により反転される。このモデイフ
アイアは、もとの信号をこのもとの信号の搬送波
を周波数２倍することにより得た搬送波と混合す
る混合器である。PAL方式の色度信号はライン
毎に位相反転された信号である。偶数のライン期
間の使用差で生じるラインの色度信号は互いに位
相反転されず、奇数のライン期間の時間差で生じ
るラインの色度信号が位相反転される。従つて、
モデイフアイア１２５はスイツチ１０３が図示と
は異なる位置にある期間中のみ位相反転を行う必
要がある。この位相反転された色度信号CHR^*は
帯域通過フイルタ１２７を経てもとの周波数の成
分のみを取出して加算回路１０９の入力端子１２
９に供給し、高周波輝度信号Y_Hはこの加算回路
の入力端子１３１に供給する。従つて加算回路１
０９の出力端子１１１には、遅延回路１７の入力
端子１９に供給された信号に対し、１フイールド
周期から２分の１ライン周期を引いた期間および
１フイールド周期に２分の１ライン周期を加えた
期間交互に遅延された色度信号の位相が補正され
た信号に相当する信号が生じ、従つてこの信号を
合成回路１１において入力端子１における非遅延
信号に加算することができる。

この場合、遅延回路１７は所望に応じ、１フイ
ールド周期から２1/2ライン周期を引いた期間
（Ｒ−２1/2Ｌ）の遅延時間を有する遅延線であ
り、その後段に、順次のフイールドで４ライン周
期、４ライン周期、０ライン周期、４ライン周
期、０ライン周期（4L、4L、０、4L、０）の順
次の繰返しサイクルで切換自在の遅延を行なう高
周波信号通路と、順次のフイールドで２ライン周
期および３ライン周期（2L、3L）の繰返しサイ
クルで切換自在の遅延を行なう低周波信号通路と
の並列回路を設けたものと置き換えることができ
る。

第４図は第１図に示す雑音抑圧回路の変形例を
示し、この第４図では第１図と対応する素子に同
一符号を付した。本例では第１図と比べて種々の
素子を異なるように配置し、これにより、例えば
色度信号成分と輝度信号成分とに分離するPAL
方式信号用くし型フイルタ回路の場合のように、
例えば１フイールド周期から２分の１ライン周期
を引いた期間の遅延を必要とする他の信号処理作
動に適するように雑音抑圧回路を形成する。

本例の場合、分離回路３を減算回路３１の出力
端子３３の後に設ける。雑音抑圧回路の入力端子
１は合成回路１１の入力端子９に接続する。

分離回路３の低周波出力端子５は可変伝達定数
を有する回路３７の入力端子３５に接続する。

更に、加算回路２５は合成回路１１の出力端子
２１の前に設ける。この加算回路の入力端子２３
は加算回路４３の出力端子４７に接続するだけで
あり、加算回路２５の出力端子６１は合成回路１
１の出力端子２１に接続する。

１フイールド周期から２分の１ライン周期を引
いた期間の遅延時間を有する遅延線５５の入力端
子および出力端子はそれぞれ雑音抑圧回路の出力
端子１３５および１３７に接続し、これらの出力
端子は例えば、PAL方式信号が入力端子１に供
給される場合にこのPAL方式信号を色度信号成
分と輝度信号成分とに分離する為のくし型フイル
タ回路の入力端子に接続することができる。

この場合、遅延回路１７はPAL方式信号の全
周波数範囲に亘つて信号を通すようにする必要が
ある。

入力端子１における信号の高周波部分は減算回
路３１、分離回路３の出力端子７および加算回路
２５を経て遅延回路１７の入力端子１９に供給さ
れる。この高周波部分は実際に遅延回路１７を経
て合成回路の入力端子１３に達するも、この高周
波部分は減算回路３１、加算回路４３および加算
回路２５を経て逆符号で合成回路１１の出力端子
２１に供給される為、この遅延された高周波部分
は出力端子２１で零となる。その理由は、遅延回
路１７の遅延高周波部分は減算回路３１で反転さ
れて加算回路２５の入力端子５９に供給されると
ともに、加算回路４３の入力端子４５から加算回
路２５の入力端子２３に供給されるためである。
従つて、遅延されない高周波信号部分のみが出力
端子２１に生じる。

入力端子１における信号の低周波部分は減算回
路３１、可変伝達定数を有する回路３７、加算回
路４３および加算回路２５を経て遅延回路１７の
入力端子１９に供給され、合成回路１１の入力端
子１３に遅延されて現われる。この低周波信号部
分はこの入力端子１３から直接、且つ減算回路３
１および可変伝達定数を有する回路３７を経て加
算回路４３に供給され、従つてこの低周波信号部
分は回路３７の伝達定数に依存する振幅で遅延回
路１７の入力端子１９に到達する。従つて、低周
波信号部分において雑音抑圧が行なわれる。

従つて、遅延回路１７の出力端子１３５および
１３７に、１フイールド周期から２分の１ライン
周期を引いた期間（Ｒ−1/2Ｌ）だけ互いに遅延
されたPAL方式信号が現われ、これらの信号の
低周波部分において雑音が抑圧されている。色度
信号および輝度信号における妨害成分は上記の遅
延回路が一部分を成すくし型フイルタによつて抑
圧することができる。

デジタル信号の他の処理を出力端子１３５およ
び１３７で行なうものとすると出力端子１３５を
アナログ−デジタル変換器４９の入力端子に接続
し、出力端子１３７をデジタル−アナログ変換器
を経て遅延線５５の出力端子に接続することによ
り上述した他の処理をアナログ信号で行なうこと
ができる。

第４図の回路はほぼ１フイールド周期から２分
の１ライン周期を引いた期間の遅延を必要とする
処理作動を行なう必要のある他の信号に対しても
適していることが明らかである。

【図面の簡単な説明】

第１図は、モノクロビデオ信号或いは色差信号
に対する本発明による雑音抑圧回路の一例を示す
ブロツク線図、第２図は、NTSC方式の複合ビデ
オ信号に対する本発明による雑音抑圧回路の一例
を示すブロツク線図、第３図は、PAL方式の複
合ビデオ信号に対する本発明による雑音抑圧回路
の一例を示すブロツク線図、第４図は、第１図の
変形例であつて１フイールド周期の間遅延させて
他の処理に適したものとする必要のある信号に対
する雑音抑圧回路の一例を示すブロツク線図であ
る。 １…入力端子、３，７３…分離回路、１１…合
成回路、１７…遅延回路、２５，４３，８３，８
７，１０９，１１７，１１９…加算回路、３１…
減算回路、３７…可変伝達定数回路、４９…アナ
ログ−デジタル変換器、５１，５５，６３，７
９，８９，９９，１０５，１０６，１１３，１１
５…遅延線、５３，７８，９４，１０３…切換ス
イツチ、５７…デジタル−アナログ変換器、６１
…出力端子、６９…色度信号位相調整回路、１２
５…モデイフアイア、１２７…帯域通過フイル
タ。

Claims (1)

1. 【特許請求の範囲】 １ ほぼ１フイールド周期の遅延時間を有する遅
   延回路と、該遅延回路の出力信号を入力信号と合
   成する手段を有する合成回路とを具えるビデオ信
   号用雑音抑圧回路において、 前記の遅延回路の実際の遅延時間を、１つ置き
   のフイールド走査期間に対する遅延時間である１
   フイールド周期から２分の１ライン周期を引いた
   期間と、これら１つ置きのフイールド走査期間の
   中間のフイールド走査期間に対する遅延時間であ
   る１フイールド周期に２分の１ライン周期を加え
   た期間との間で切換えうるようにしたことを特徴
   とする雑音抑圧回路。 ２ 特許請求の範囲第１項に記載の雑音抑圧回路
   において、分離回路を設け、この分離回路の入力
   端子に供給されるビデオ信号を低周波雑音抑圧の
   ために高周波成分と低周波成分とに分離するよう
   にしたことを特徴とする雑音抑圧回路。 ３ PAL方式のテレビジヨン信号に対する特許
   請求の範囲第２項に記載の雑音抑圧回路におい
   て、前記の分離回路を前記の遅延回路の一部分と
   して構成し、この分離回路の入力端子を、１フイ
   ールド周期から２ 1/2ライン周期を引いた期間と
   １フイールド周期から１ 1/2ライン周期を引いた
   期間との間でフイールド毎に切換えうる遅延時間
   を有する遅延装置を経て前記の遅延回路の入力端
   子に結合したことを特徴とする雑音抑圧回路。 ４ 特許請求の範囲第２項に記載の雑音抑圧回路
   において、前記の分離回路の入力端子を減算回路
   の出力端子に結合し、この減算回路の一方の入力
   端子を合成回路の入力端子に結合し、この減算回
   路の他方の入力端子を前記の遅延回路の出力端子
   に結合し、前記の分離回路の高周波出力端子を加
   算器の一方の入力端子に結合し、この加算器の出
   力端子は前記の遅延回路の入力端子に結合し、こ
   の加算器の他方の入力端子を他の加算器の出力端
   子に結合し、この他の加算器の一方の入力端子を
   可変伝達定数を有する回路を経て前記の分離回路
   の低周波出力端子に結合し、この他の加算器の他
   方の入力端子を前記の遅延回路の前記の出力端子
   に結合したことを特徴とする雑音抑圧回路。