JPH02180022A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02180022A JPH02180022A JP63335421A JP33542188A JPH02180022A JP H02180022 A JPH02180022 A JP H02180022A JP 63335421 A JP63335421 A JP 63335421A JP 33542188 A JP33542188 A JP 33542188A JP H02180022 A JPH02180022 A JP H02180022A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- base
- layer
- semiconductor layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
縦型構造のバイポーラトランジスタ、すなわち、コレク
タ、ヘース、エミッタが縦方向に積層して形成され、ベ
ースが横方向に引き出されている構造のバイポーラトラ
ンジスタの改良に関し、ベース引き出し領域形成用マス
クを不要にして位置合わせ余裕をなくすことによって集
積度を向上し、さらに、ベース抵抗を小さくして高速化
を可能にする半導体装置の製造方法を提供することを目
的とし、 この目的は、一導電型の第１の半導体層の表面に選択的
に酸化膜を形成し、つ＼いて、全面に前記の一導電型の
半導体層を成長し、前記の第１の半導体層上には単結晶
の第２の半導体層を、前記の酸化膜上には多結晶の第３
の半導体層をそれぞれ、形成する工程と、前記の一導電
型の第２及び第３の半導体層上に反対導電型の不純物を
含む酸化膜を形成し、この反対導電型の不純物を含む酸
化膜上に酸化ストッパ層を形成し、前記の第２の半導体
層上の前記の酸化ストッパ層を除去して開口を形成する
工程と、酸素ガス中で熱処理して、前記の反対導電型の
不純物を含む酸化膜中の反対導電型不純物を前記の一導
電型の第３の半導体層中に固相拡散してベース引き出し
領域を形成するとともに、前記の開口に対応する右頁域
の前記の一導電型の第２の半導体層と前記の反対導電型
の不純物を含む酸化膜との界面に二酸化シリコン層より
なる拡散防止層を形成する工程と、前記の開口に対応す
る領域の前記の反対導電型の不純物を含む酸化膜と前記
の拡散防止層とを除去し、反対導電型不純物を導入して
真性ベースを形成した後、この真性ベース中に一導電型
不純物を導入して、一導電型のエミッタを形成する工程
とによって達成される。
タ、ヘース、エミッタが縦方向に積層して形成され、ベ
ースが横方向に引き出されている構造のバイポーラトラ
ンジスタの改良に関し、ベース引き出し領域形成用マス
クを不要にして位置合わせ余裕をなくすことによって集
積度を向上し、さらに、ベース抵抗を小さくして高速化
を可能にする半導体装置の製造方法を提供することを目
的とし、 この目的は、一導電型の第１の半導体層の表面に選択的
に酸化膜を形成し、つ＼いて、全面に前記の一導電型の
半導体層を成長し、前記の第１の半導体層上には単結晶
の第２の半導体層を、前記の酸化膜上には多結晶の第３
の半導体層をそれぞれ、形成する工程と、前記の一導電
型の第２及び第３の半導体層上に反対導電型の不純物を
含む酸化膜を形成し、この反対導電型の不純物を含む酸
化膜上に酸化ストッパ層を形成し、前記の第２の半導体
層上の前記の酸化ストッパ層を除去して開口を形成する
工程と、酸素ガス中で熱処理して、前記の反対導電型の
不純物を含む酸化膜中の反対導電型不純物を前記の一導
電型の第３の半導体層中に固相拡散してベース引き出し
領域を形成するとともに、前記の開口に対応する右頁域
の前記の一導電型の第２の半導体層と前記の反対導電型
の不純物を含む酸化膜との界面に二酸化シリコン層より
なる拡散防止層を形成する工程と、前記の開口に対応す
る領域の前記の反対導電型の不純物を含む酸化膜と前記
の拡散防止層とを除去し、反対導電型不純物を導入して
真性ベースを形成した後、この真性ベース中に一導電型
不純物を導入して、一導電型のエミッタを形成する工程
とによって達成される。
本発明は、縦型構造のバイポーラトランジスタ、すなわ
ち、コレクタ、ベース、エミッタが縮方向に積層して形
成され、ベースが横方向に引き出されている構造のバイ
ポーラトランジスタの製造工程を短縮化し、必要マスク
数を減少する改良に関する。
ち、コレクタ、ベース、エミッタが縮方向に積層して形
成され、ベースが横方向に引き出されている構造のバイ
ポーラトランジスタの製造工程を短縮化し、必要マスク
数を減少する改良に関する。
従来技術に係る縦型構造のバイポーラトランジスタの製
造工程の１例について説明する。
造工程の１例について説明する。
第２図参照
例えばＰ型シリコン基板１に周知の方法を使用してｎ゛
型埋込み層２を形成した後、ＣＶＤ法等を使用してｎ型
９９３７層３を形成し、全面に窒化シリコン膜６を形成
し、これをパターニングしてエミッタ・ベース形成領域
とコレクタ電極コンタクト領域５とを除く領域から除去
し、この窒化シリコン膜６をマスクとして酸化し、二酸
化シリコン膜７を形成する。
型埋込み層２を形成した後、ＣＶＤ法等を使用してｎ型
９９３７層３を形成し、全面に窒化シリコン膜６を形成
し、これをパターニングしてエミッタ・ベース形成領域
とコレクタ電極コンタクト領域５とを除く領域から除去
し、この窒化シリコン膜６をマスクとして酸化し、二酸
化シリコン膜７を形成する。
第３図参照
窒化シリコン膜６を除去し、コレクタ電極コンタクト領
域形成領域に開口を有するレジストマスク４を形成して
リン等のｎ型不純物をイオン注入してコレクタ電極コン
タクト領域５を形成する。
域形成領域に開口を有するレジストマスク４を形成して
リン等のｎ型不純物をイオン注入してコレクタ電極コン
タクト領域５を形成する。
第４図参照
ＣＶＤ法等を使用してｎ型シリ３７層８を形成する。こ
のときｎ型９９３７層３上には単結晶シリコン層８１が
形成され、二酸化シリコン膜７上には多結晶シリコン層
８２が形成される。
のときｎ型９９３７層３上には単結晶シリコン層８１が
形成され、二酸化シリコン膜７上には多結晶シリコン層
８２が形成される。
第５図参照
窒化シリコン膜９を形成し、これを、パターニングして
コレクタ電極コンタクト領域５とベース引き出し領域形
成領域とを分離する領域及び素子分離領域から除去して
酸化し、ｎ型シリコンＮ８に二酸化シリコン膜１０を形
成する。
コレクタ電極コンタクト領域５とベース引き出し領域形
成領域とを分離する領域及び素子分離領域から除去して
酸化し、ｎ型シリコンＮ８に二酸化シリコン膜１０を形
成する。
第１０図参照
窒化シリコン膜９を除去し、レジスト膜２６を形成し、
これをパターニングしてベース引き出し領域形成領域か
ら除去し、ポロン等のｐ型不純物をイオン注入してベー
ス引き出し領域１６を形成する。
これをパターニングしてベース引き出し領域形成領域か
ら除去し、ポロン等のｐ型不純物をイオン注入してベー
ス引き出し領域１６を形成する。
第１１図参照
レジスト膜２６を除去し、ＣＶＤ法等を使用して二酸化
シリコン膜２７を形成し、これをパターニングして真性
ベース形成領域から除去して開口１４を形成し、開口１
４に露出する単結晶シリコン層８の表面に薄い酸化膜（
図示せず）を形成した後、ボロン等のｐ型不純物をイオ
ン注入して真性ベース１８を形成する。
シリコン膜２７を形成し、これをパターニングして真性
ベース形成領域から除去して開口１４を形成し、開口１
４に露出する単結晶シリコン層８の表面に薄い酸化膜（
図示せず）を形成した後、ボロン等のｐ型不純物をイオ
ン注入して真性ベース１８を形成する。
第１２図参照
ＣＶＤ法等を使用して全面に二酸化シリコン膜を形成し
、異方性エツチングをなして開口１４の側壁にへぼ状の
二酸化シリコン膜１９を形成し、リン等のｎ型不純物を
含む多結晶シリコン層２０を形成してエミッタ電極形成
領域以外の領域から多結晶シリコン層２０を除去し、二
酸化シリコン膜２７のベース電極形成領域とコレクタ電
極形成領域とに開口を形成した後、熱処理をなし、ｎ型
不純物を真性ベース１８の上層に固相拡散してエミッタ
２１を形成する。なお、この熱処理工程において、真性
ベース１８とベース引き出し領域１６との間にｎ型不純
物が固相拡散されて導通される。
、異方性エツチングをなして開口１４の側壁にへぼ状の
二酸化シリコン膜１９を形成し、リン等のｎ型不純物を
含む多結晶シリコン層２０を形成してエミッタ電極形成
領域以外の領域から多結晶シリコン層２０を除去し、二
酸化シリコン膜２７のベース電極形成領域とコレクタ電
極形成領域とに開口を形成した後、熱処理をなし、ｎ型
不純物を真性ベース１８の上層に固相拡散してエミッタ
２１を形成する。なお、この熱処理工程において、真性
ベース１８とベース引き出し領域１６との間にｎ型不純
物が固相拡散されて導通される。
第１３回参照
アルミニウム膜を形成して、これをバターニングし、エ
ミッタ電極２２とベース電極２３とコレクタ電極２４と
を形成する。
ミッタ電極２２とベース電極２３とコレクタ電極２４と
を形成する。
ベース引き出し領域１６を形成するときに使用するレジ
スト膜２６をバターニングするのに使用するマスク（第
１０図参照）と、真性ベース１８を形成するときに使用
する二酸化シリコン１ｌ１２７をバターニングするのに
使用するマスク（第１１図参照）との間で位置合わせ余
裕を考慮する必要があり、そのため集積度が低下する。
スト膜２６をバターニングするのに使用するマスク（第
１０図参照）と、真性ベース１８を形成するときに使用
する二酸化シリコン１ｌ１２７をバターニングするのに
使用するマスク（第１１図参照）との間で位置合わせ余
裕を考慮する必要があり、そのため集積度が低下する。
また、位置合わせ余裕をみるために、真性ベース１８と
ベース引き出し領域１６との間に不純物が導入されない
領域ができるので、この領域を熱処理による固相拡散を
もって導通させているが、拡散が十分にはできず抵抗が
大きくなり、トランジスタの高速化の障害となる。
ベース引き出し領域１６との間に不純物が導入されない
領域ができるので、この領域を熱処理による固相拡散を
もって導通させているが、拡散が十分にはできず抵抗が
大きくなり、トランジスタの高速化の障害となる。
本発明の目的は、この欠点を解消することにあり、ベー
ス引き出し領域形成用マスクを不要にして位置合わせ余
裕をなくすことによって集積度を向上し、さらに、ベー
ス抵抗を小さくして高速化を可能にする半導体装置の製
造方法を提供することにある。
ス引き出し領域形成用マスクを不要にして位置合わせ余
裕をなくすことによって集積度を向上し、さらに、ベー
ス抵抗を小さくして高速化を可能にする半導体装置の製
造方法を提供することにある。
上記の目的は、一導電型の第１の半導体層（３）の表面
に選択的に酸化膜（７）を形成し、つ−いで、全面に前
記の一導電型の半導体層（８）を成長し、前記の第１の
半導体層（３）上には単結晶の第２の半導体層（８１）
を、前記の酸化膜（７）上には多結晶の第３の半導体Ｊ
’！ （１１！２）をそれぞれ、形成する工程と、前記
の一導電型の第２及び第３の半導体層（８１）・ （８
２）上に反対導電型の不純物を含む酸化膜（１１）を形
成し、この反対導電型の不純物を含む酸化膜（１１）上
に酸化ストッパ層（１２）を形成し、前記の第２の半導
体層（８１）上の前記の酸化ストッパ層（１２）を除去
して開口（１４）を形成する工程と、酸素ガス中で熱処
理して、前記の反対導電型の不純物を含む酸化膜（１１
）中の反対導電型不純物を前記の一導電型の第３の半導
体層（８２）中に固相拡散してベース引き出し領域（１
６）を形成するとともに、前記の開口（１４）に対応す
る領域の前記の一導電型の第２の半導体層（８１）と前
記の反対導電型の不純物を含む酸化膜（１１）との界面
に二酸化シリコン層よりなる拡散防止層（１７）を形成
する工程と、前記の開口（１４）に対応する領域の前記
の反対導電型の不純物を含む酸化膜（１１）と前記の拡
散防止層（１７）とを除去し、反対導電型不純物を導入
して真性ベース（１８）を形成した後、この真性ベース
（１８）中に一導電型不純物を導入して、一導電型のエ
ミッタ（２１）を形成する工程とによって達成される。
に選択的に酸化膜（７）を形成し、つ−いで、全面に前
記の一導電型の半導体層（８）を成長し、前記の第１の
半導体層（３）上には単結晶の第２の半導体層（８１）
を、前記の酸化膜（７）上には多結晶の第３の半導体Ｊ
’！ （１１！２）をそれぞれ、形成する工程と、前記
の一導電型の第２及び第３の半導体層（８１）・ （８
２）上に反対導電型の不純物を含む酸化膜（１１）を形
成し、この反対導電型の不純物を含む酸化膜（１１）上
に酸化ストッパ層（１２）を形成し、前記の第２の半導
体層（８１）上の前記の酸化ストッパ層（１２）を除去
して開口（１４）を形成する工程と、酸素ガス中で熱処
理して、前記の反対導電型の不純物を含む酸化膜（１１
）中の反対導電型不純物を前記の一導電型の第３の半導
体層（８２）中に固相拡散してベース引き出し領域（１
６）を形成するとともに、前記の開口（１４）に対応す
る領域の前記の一導電型の第２の半導体層（８１）と前
記の反対導電型の不純物を含む酸化膜（１１）との界面
に二酸化シリコン層よりなる拡散防止層（１７）を形成
する工程と、前記の開口（１４）に対応する領域の前記
の反対導電型の不純物を含む酸化膜（１１）と前記の拡
散防止層（１７）とを除去し、反対導電型不純物を導入
して真性ベース（１８）を形成した後、この真性ベース
（１８）中に一導電型不純物を導入して、一導電型のエ
ミッタ（２１）を形成する工程とによって達成される。
一導電型半導体層８上に反対導電型の不純物を含む酸化
膜１１を形成し、真性ベース形成領域に開口を有する窒
化シリコンまたは炭化シリコンよりなる酸化ストッパ層
１２を形成し、熱処理をなしてベース引き出し領域形成
領域のみに反対導電型不純物を固相拡散してベース引き
出し領域１６を形成し、同じ酸化ストッパ層１２をマス
クとしてイオン注入をなし、真性ベース１８を形成する
ので、真性ベース１８とベース引き出し領域１６とはセ
ルフアラインで形成されるためベース引き出し領域形成
用マスクが不要となり、マスク位置合わせ余裕を考慮す
る必要がなくなって集積度が向上するとともに、真性ベ
ース１８とベース引き出し領域１６とは連接して形成さ
れるのでベース抵抗が減少する。
膜１１を形成し、真性ベース形成領域に開口を有する窒
化シリコンまたは炭化シリコンよりなる酸化ストッパ層
１２を形成し、熱処理をなしてベース引き出し領域形成
領域のみに反対導電型不純物を固相拡散してベース引き
出し領域１６を形成し、同じ酸化ストッパ層１２をマス
クとしてイオン注入をなし、真性ベース１８を形成する
ので、真性ベース１８とベース引き出し領域１６とはセ
ルフアラインで形成されるためベース引き出し領域形成
用マスクが不要となり、マスク位置合わせ余裕を考慮す
る必要がなくなって集積度が向上するとともに、真性ベ
ース１８とベース引き出し領域１６とは連接して形成さ
れるのでベース抵抗が減少する。
以下、図面を参照しつ＼、本発明に係る縦型構造のバイ
ポーラトランジスタの製造方法について説明する。
ポーラトランジスタの製造方法について説明する。
第２図参照
例えばｐ型シリコン基板１に周知の方法を使用してｎ型
埋め込み層２を形成し、ＣＶＤ法等を使用してｎ型９９
３７層３を形成し、窒化シリコン膜６を形成し、これを
パターニングしてエミッタ・ベース形成領域とコレクタ
電極コンタクト領域５とを除く領域から除去し、この窒
化シリコン膜６をマスクとして酸化し、約６，０００人
厚０二酸化シリコン膜７を形成する。
埋め込み層２を形成し、ＣＶＤ法等を使用してｎ型９９
３７層３を形成し、窒化シリコン膜６を形成し、これを
パターニングしてエミッタ・ベース形成領域とコレクタ
電極コンタクト領域５とを除く領域から除去し、この窒
化シリコン膜６をマスクとして酸化し、約６，０００人
厚０二酸化シリコン膜７を形成する。
第３図参照
窒化シリコン膜６を除去し、コレクタ電極コンタクト領
域形成領域に開口を有するレジストマスク４を使用して
リン等のｎ型不純物をイオン注入してコレクタ電極コン
タクト領域５を形成する。
域形成領域に開口を有するレジストマスク４を使用して
リン等のｎ型不純物をイオン注入してコレクタ電極コン
タクト領域５を形成する。
第４図参照
ＣＶＤ法等を使用してｎ型９９３７層８を約３．０００
人厚０二成する。このとき、ｎ型９９３２層３上には単
結晶シリコン層８１が形成され、二酸化シリコン膜７上
には多結晶シリコン層８２が形成される。
人厚０二成する。このとき、ｎ型９９３２層３上には単
結晶シリコン層８１が形成され、二酸化シリコン膜７上
には多結晶シリコン層８２が形成される。
第５図参照
窒化シリコン膜９を形成し、これをパターニングしてコ
レクタ電極コンタクト領域５とベース弓き出し領域形成
領域とを絶縁する領域及び素子分離領域から除去して酸
化し、ｎ型シリコンＮ８に二酸化シリコン膜１０を形成
する。
レクタ電極コンタクト領域５とベース弓き出し領域形成
領域とを絶縁する領域及び素子分離領域から除去して酸
化し、ｎ型シリコンＮ８に二酸化シリコン膜１０を形成
する。
第１図参照
窒化シリコン膜９を除去し、ＣＶＤ法を使用して約３，
０００人厚０二ＳＧ膜１１と約１，０００人厚０二化シ
リコン膜１２と約２，０００人厚０二酸化シリコン膜１
３とを順次形成し、ドライエツチングをなして真性ベー
ス形成領域から二酸化シリコン膜１３と窒化シリコン膜
１２とを除去して開口１４を形成し、酸素ガス中におい
て熱処理をなし、ＢＳＣ，膜１１中のｎ型不純物ボロン
をｎ型９９３７層８中に固相拡散してｐ型のベース引き
出し領域１６を形成する。
０００人厚０二ＳＧ膜１１と約１，０００人厚０二化シ
リコン膜１２と約２，０００人厚０二酸化シリコン膜１
３とを順次形成し、ドライエツチングをなして真性ベー
ス形成領域から二酸化シリコン膜１３と窒化シリコン膜
１２とを除去して開口１４を形成し、酸素ガス中におい
て熱処理をなし、ＢＳＣ，膜１１中のｎ型不純物ボロン
をｎ型９９３７層８中に固相拡散してｐ型のベース引き
出し領域１６を形成する。
このとき、開口１４に露出する領域のＢＳＧ膜１膜中１
中酸素が拡散し、開口１４に対応するシリコン層８とＢ
ＳＧ膜１１との界面に二酸化シリコン膜１７が形成され
、この領域のシリコン層８にはＢＳＧ膜１１から不純物
ボロンが僅かに拡散されるだけである。
中酸素が拡散し、開口１４に対応するシリコン層８とＢ
ＳＧ膜１１との界面に二酸化シリコン膜１７が形成され
、この領域のシリコン層８にはＢＳＧ膜１１から不純物
ボロンが僅かに拡散されるだけである。
第６図参照
窒化シリコン膜１２をマスクとしてドライエツチングを
なし、二酸化シリコン膜１３と、開口１４に露出するＢ
ＳＧ膜１１と、その下に形成されている二酸化シリコン
膜１７とを除去し、ポロン等のｎ型不純物をイオン注入
し、真性ベース１８を形成する。
なし、二酸化シリコン膜１３と、開口１４に露出するＢ
ＳＧ膜１１と、その下に形成されている二酸化シリコン
膜１７とを除去し、ポロン等のｎ型不純物をイオン注入
し、真性ベース１８を形成する。
第７図、第８図参照
ＣＶＤ法を使用して全面に二酸化シリコン膜を形成した
後、異方性ドライエツチングをなして開口１４の側壁の
みにへぼ状の二酸化シリコン膜１９を形成し、リン等の
ｎ型不純物を含む多結晶シリコン層２０を形成し、この
多結晶シリコン層２０をパターニングしてエミッタ電極
形成領域以外の領域から除去する。次いで、ベース電極
コンタクト領域の窒化シリコン膜１２とＢＳＧ膜１１と
に開口を形成して熱処理をなし、ｎ型不純物を真性ベー
ス１８の上層に固相拡散するか、または、ノンドープの
多結晶シリコン層を形成してｎ型不純物をイオン注入し
てエミッタ２１を形成する。
後、異方性ドライエツチングをなして開口１４の側壁の
みにへぼ状の二酸化シリコン膜１９を形成し、リン等の
ｎ型不純物を含む多結晶シリコン層２０を形成し、この
多結晶シリコン層２０をパターニングしてエミッタ電極
形成領域以外の領域から除去する。次いで、ベース電極
コンタクト領域の窒化シリコン膜１２とＢＳＧ膜１１と
に開口を形成して熱処理をなし、ｎ型不純物を真性ベー
ス１８の上層に固相拡散するか、または、ノンドープの
多結晶シリコン層を形成してｎ型不純物をイオン注入し
てエミッタ２１を形成する。
第８図再参照、第９図参照
第９図は第８図の矢印Ａ−Ａ方向から見た平面図である
。
。
全面にアルミニウム膜を形成してパターニングし、エミ
ック電極２２とベース電極２３とコレクタ電極２４とを
形成する。
ック電極２２とベース電極２３とコレクタ電極２４とを
形成する。
なお、窒化シリコン膜１２に代えて炭化シリコン膜を形
成してもよく、また、第１図に示す酸素ガス中における
熱処理工程において、二酸化シリコン膜１７を介してシ
リコン層８に固相拡散されるＢＳＧ膜中のｐ型不純物が
、真性ベースを形成するのに十分な量である場合には、
第６図に示す真性ベース形成のためのイオン注入工程を
省略することができる。
成してもよく、また、第１図に示す酸素ガス中における
熱処理工程において、二酸化シリコン膜１７を介してシ
リコン層８に固相拡散されるＢＳＧ膜中のｐ型不純物が
、真性ベースを形成するのに十分な量である場合には、
第６図に示す真性ベース形成のためのイオン注入工程を
省略することができる。
以上説明せるとおり、本発明に係るバイポーラトランジ
スタの製造方法においては、一導電型半導体層上に反対
導電型の不純物を含む酸化膜を形成し、真性ベース形成
領域に開口を有する窒化シリコンまたは炭化シリコンよ
りなる酸化ストッパ層を形成して熱処理をなし、ベース
引き出し領域形成領域の一導電型半導体層のみに反対導
電型不純物を固相拡散してベース引き出し領域を形成し
、同じ酸化ストッパ層をマスクとして反対導電型不純物
を含む酸化膜に開口を形成し、一導電型半導体層にイオ
ン注入をなして真性ベースを形成するので、ベース引き
出し領域形成用マスクが不要となり、マスク位置合わせ
余裕を考慮する必要がなくなるの、で集積度が向上し、
また、真性ベースとベース引き出し領域とがセルファラ
インで連接して形成されるのでベース抵抗が小さくなり
、高速化が可能となる。
スタの製造方法においては、一導電型半導体層上に反対
導電型の不純物を含む酸化膜を形成し、真性ベース形成
領域に開口を有する窒化シリコンまたは炭化シリコンよ
りなる酸化ストッパ層を形成して熱処理をなし、ベース
引き出し領域形成領域の一導電型半導体層のみに反対導
電型不純物を固相拡散してベース引き出し領域を形成し
、同じ酸化ストッパ層をマスクとして反対導電型不純物
を含む酸化膜に開口を形成し、一導電型半導体層にイオ
ン注入をなして真性ベースを形成するので、ベース引き
出し領域形成用マスクが不要となり、マスク位置合わせ
余裕を考慮する必要がなくなるの、で集積度が向上し、
また、真性ベースとベース引き出し領域とがセルファラ
インで連接して形成されるのでベース抵抗が小さくなり
、高速化が可能となる。
第１図〜第９図は、本発明の一実施例に係る半導体装置
の製造方法の工程図である。 第１０図〜第１３図は、従来技術に係る半導体装置の製
造方法の工程図である。 １・・・ｐ型シリコン基板、 ２・・・ｎ型埋め込み層、 ３・・・一導電型の第１の半導体層（ｎ型シリコン層）
、 ４・・・レジストマスク、 ５・・・コレクタ電極コンタクト領域、６・・・窒化シ
リコン膜、 ７・・・酸化膜（二酸化シリコン膜）、・・一導電型の
半導体層（ｎ型シリコン層）、・・第２の半導体Ｎ（単
結晶シリコンＮ）、・・第３の半導体層（多結晶シリコ
ン層）、・・窒化シリコン膜、 ・・二酸化シリコン膜、 ・・反対導電型不純物を含む酸化膜（ＢＳＧ膜）、 １２・・・酸化ストッパ層（窒化シリコン膜）、１３・
・・絶縁膜（二酸化シリコン膜）、１４・・・開口、 １６・・・ベース引き出し領域、 １７・・・拡散防止層（二酸化シリコン層）、１８・・
・真性ベース、 １９・・・へぼ状絶縁膜（二酸化シリコン膜）、２０・
・・一導電型の半導体層（ｎ型多結晶シリコン層）、 ２１・・・エミッタ、 ２２・・・エミッタ電極、 ２３・・・ベース電極、 ２４・・・コレクタ電極、 ２６・・・レジスト膜、 ２７・・・二酸化シリコン膜。
の製造方法の工程図である。 第１０図〜第１３図は、従来技術に係る半導体装置の製
造方法の工程図である。 １・・・ｐ型シリコン基板、 ２・・・ｎ型埋め込み層、 ３・・・一導電型の第１の半導体層（ｎ型シリコン層）
、 ４・・・レジストマスク、 ５・・・コレクタ電極コンタクト領域、６・・・窒化シ
リコン膜、 ７・・・酸化膜（二酸化シリコン膜）、・・一導電型の
半導体層（ｎ型シリコン層）、・・第２の半導体Ｎ（単
結晶シリコンＮ）、・・第３の半導体層（多結晶シリコ
ン層）、・・窒化シリコン膜、 ・・二酸化シリコン膜、 ・・反対導電型不純物を含む酸化膜（ＢＳＧ膜）、 １２・・・酸化ストッパ層（窒化シリコン膜）、１３・
・・絶縁膜（二酸化シリコン膜）、１４・・・開口、 １６・・・ベース引き出し領域、 １７・・・拡散防止層（二酸化シリコン層）、１８・・
・真性ベース、 １９・・・へぼ状絶縁膜（二酸化シリコン膜）、２０・
・・一導電型の半導体層（ｎ型多結晶シリコン層）、 ２１・・・エミッタ、 ２２・・・エミッタ電極、 ２３・・・ベース電極、 ２４・・・コレクタ電極、 ２６・・・レジスト膜、 ２７・・・二酸化シリコン膜。
Claims (1)
- 【特許請求の範囲】 一導電型の第１の半導体層（３）の表面に選択的に酸化
膜（７）を形成し、つゞいて、全面に前記一導電型の半
導体層（８）を成長し、前記第１の半導体層（３）上に
は単結晶の第２の半導体層（８１）を、前記酸化膜（７
）上には多結晶の第３の半導体層（８２）をそれぞれ、
形成する工程と、前記一導電型の第２及び第３の半導体
層（８１）（８２）上に反対導電型の不純物を含む酸化
膜（１１）を形成し、 該反対導電型の不純物を含む酸化膜（１１）上に酸化ス
トッパ層（１２）を形成し、 前記第２の半導体層（８１）上の前記酸化ストッパ層（
１２）を除去して開口（１４）を形成する工程と、 酸素ガス中で熱処理して、前記反対導電型の不純物を含
む酸化膜（１１）中の反対導電型不純物を前記一導電型
の第３の半導体層（８２）中に固相拡散してベース引き
出し領域（１６）を形成するとともに、前記開口（１４
）に対応する領域の前記一導電型の第２の半導体層（８
１）と前記反対導電型の不純物を含む酸化膜（１１）と
の界面に二酸化シリコン層よりなる拡散防止層（１７）
を形成する工程と、 前記開口（１４）に対応する領域の前記反対導電型の不
純物を含む酸化膜（１１）と前記拡散防止層（１７）と
を除去し、 反対導電型不純物を導入して真性ベース（１８）を形成
した後、該真性ベース（１８）中に一導電型不純物を導
入して、一導電型のエミッタ（２１）を形成する工程と を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335421A JPH02180022A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335421A JPH02180022A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02180022A true JPH02180022A (ja) | 1990-07-12 |
Family
ID=18288370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63335421A Pending JPH02180022A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02180022A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115099A (ja) * | 1993-10-14 | 1995-05-02 | Nec Corp | バイポーラ型半導体装置およびその製造方法 |
-
1988
- 1988-12-29 JP JP63335421A patent/JPH02180022A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115099A (ja) * | 1993-10-14 | 1995-05-02 | Nec Corp | バイポーラ型半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02180022A (ja) | 半導体装置の製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP2926854B2 (ja) | 半導体装置 | |
| JPH0239091B2 (ja) | ||
| JP2809662B2 (ja) | 二重拡散型ｍｏｓｆｅｔ装置の製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JPS61269374A (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63226065A (ja) | 半導体装置の製造方法 | |
| JPH04105325A (ja) | 半導体集積回路装置 | |
| JPH03196641A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH0233932A (ja) | 半導体装置の製造方法 | |
| JPH0234935A (ja) | バイポーラトランジスタ | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPS61198674A (ja) | 半導体装置の製造方法 | |
| JPH0479334A (ja) | 半導体装置およびその製造方法 | |
| JPH02312242A (ja) | 半導体装置及びその製造方法 | |
| JPS63138764A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 | |
| JPS621260A (ja) | 半導体装置およびその製造方法 | |
| JPH05160058A (ja) | 半導体装置の製造方法 | |
| JPH01144679A (ja) | 半導体装置の製造方法 | |
| JPH02246223A (ja) | 半導体装置の製造方法 | |
| JPS62209859A (ja) | 半導体装置の製造方法 |