JPH02180412A - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JPH02180412A JPH02180412A JP33396988A JP33396988A JPH02180412A JP H02180412 A JPH02180412 A JP H02180412A JP 33396988 A JP33396988 A JP 33396988A JP 33396988 A JP33396988 A JP 33396988A JP H02180412 A JPH02180412 A JP H02180412A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- amplifier
- gain
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮！上皇肌里公立
本発明は広帯域増幅器に間するものであり、特に電界効
果トランジスタを用いた広帯域増幅器に関する。
果トランジスタを用いた広帯域増幅器に関する。
従来皇伎歪
電界効果トランジスタ（以下、ｒＦＥＴＪともいう）を
用いた従来の広帯域増幅器の回路構成を、第４図に示す
０図中（１）はＦＥＴでソース接地として用いている。
用いた従来の広帯域増幅器の回路構成を、第４図に示す
０図中（１）はＦＥＴでソース接地として用いている。
（２）は直流阻止用コンデンサ、（３）はＦＥＴのドレ
インバイアス抵抗、（４）はＦＥＴのゲートバイアス抵
抗、（５）、 （６）と（７）はＦＥＴの出力端子から
入力端子へ帰還を施すための抵抗、（８）は増幅器の入
力端子、（９）は増幅器の出力端子である。広帯域増幅
器では、広帯域にわたる利得平坦性と低ＶＳＷＲ（電圧
定在波比）が重要である。そのため、帰還抵抗（５）、
（６）、 （７）を用いて並列負帰還回路を構成して
ＦＥＴの入出力インピーダンスを下げ、利得の平坦化を
実現している。それらの抵抗値の設計にはＦＥＴの等価
回路がよく用いられている。ＦＥＴの等価回路を第５図
に示す、ここでＲｇ、Ｒｓ、Ｒｄは、それぞれゲート抵
抗、ソース抵抗、ドレイン抵抗で、Ｃｇｓ、Ｃｇｄ、Ｃ
ｄｓは、それぞれゲートとソース間容量、ゲートとドレ
イン間容量、ドレインとソース間容量で、Ｒｉは入力抵
抗、Ｇｄはドレインコンダクタンス、ＶはＣｇｓにかか
る電圧で、ｇｍは相互コンダクタンスである。第４図に
おけるすべてのＦ Ｅ Ｔ （１）のゲート幅を８００
μｍ、ゲ−ト長を０．６μｍ、また、Ｆ Ｅ Ｔ （１
）のドレイン端子にかかる電圧を３Ｖ、各ＦＥＴのドレ
イン電流を３０＋＊Ａとすると、第４図の増幅器の利得
と人出力ＶＳＷＲの周波数特性は第６図のようになる。
インバイアス抵抗、（４）はＦＥＴのゲートバイアス抵
抗、（５）、 （６）と（７）はＦＥＴの出力端子から
入力端子へ帰還を施すための抵抗、（８）は増幅器の入
力端子、（９）は増幅器の出力端子である。広帯域増幅
器では、広帯域にわたる利得平坦性と低ＶＳＷＲ（電圧
定在波比）が重要である。そのため、帰還抵抗（５）、
（６）、 （７）を用いて並列負帰還回路を構成して
ＦＥＴの入出力インピーダンスを下げ、利得の平坦化を
実現している。それらの抵抗値の設計にはＦＥＴの等価
回路がよく用いられている。ＦＥＴの等価回路を第５図
に示す、ここでＲｇ、Ｒｓ、Ｒｄは、それぞれゲート抵
抗、ソース抵抗、ドレイン抵抗で、Ｃｇｓ、Ｃｇｄ、Ｃ
ｄｓは、それぞれゲートとソース間容量、ゲートとドレ
イン間容量、ドレインとソース間容量で、Ｒｉは入力抵
抗、Ｇｄはドレインコンダクタンス、ＶはＣｇｓにかか
る電圧で、ｇｍは相互コンダクタンスである。第４図に
おけるすべてのＦ Ｅ Ｔ （１）のゲート幅を８００
μｍ、ゲ−ト長を０．６μｍ、また、Ｆ Ｅ Ｔ （１
）のドレイン端子にかかる電圧を３Ｖ、各ＦＥＴのドレ
イン電流を３０＋＊Ａとすると、第４図の増幅器の利得
と人出力ＶＳＷＲの周波数特性は第６図のようになる。
ここで用いた値は、Ｒｇ＝１．５Ω、Ｒｓ＝１．５Ω。
Ｒｄ＝Ｌ、ＯΩ、 Ｃｇ ｓ ＝ ０．７ｐＦ、
Ｃｇ ｄ ＝０．０７ｐＦＣｄｓ＝ ０．１ｐＦ、Ｒｉ
＝ １．５Ω＋ Ｇ ｄ 工４ ｍｓ＋ ｇｍ−９０
ｏ＋Ｓで、また、帰還抵抗（５）、 （６）と（７）は
、それぞれ１８０Ω、２２０Ω、３５０Ωで、抵抗（３
Ｌ （４）は３５０Ωと３にΩである。また、コンデン
サ（２）は１０ｐＦとした。なお、帰還抵抗値は低周波
における整合条件より計算したものである。
Ｃｇ ｄ ＝０．０７ｐＦＣｄｓ＝ ０．１ｐＦ、Ｒｉ
＝ １．５Ω＋ Ｇ ｄ 工４ ｍｓ＋ ｇｍ−９０
ｏ＋Ｓで、また、帰還抵抗（５）、 （６）と（７）は
、それぞれ１８０Ω、２２０Ω、３５０Ωで、抵抗（３
Ｌ （４）は３５０Ωと３にΩである。また、コンデン
サ（２）は１０ｐＦとした。なお、帰還抵抗値は低周波
における整合条件より計算したものである。
この従来例では、周波数が高くなるにつれて利得は低下
し、利得が３ｄＢ低下する周波数は約３．５６１（ｚ、
６ｄＢ低下するそれは約５．Ｑ（Ｊｚである。一方
、入出力ＶＳＷＲは５．０ＧＨｚまでほぼ２以下を実現
している。
し、利得が３ｄＢ低下する周波数は約３．５６１（ｚ、
６ｄＢ低下するそれは約５．Ｑ（Ｊｚである。一方
、入出力ＶＳＷＲは５．０ＧＨｚまでほぼ２以下を実現
している。
日が ゛ しようとする量。
広帯域増幅器の利得特性は周波数に対して平坦であるこ
とが望ましい。しかし、上記従来例では利得は周波数が
高くなるにつれて低下している。
とが望ましい。しかし、上記従来例では利得は周波数が
高くなるにつれて低下している。
増幅器の使用限界を利得が３ｄＢ低下する周波数（以下
、この周波数をＦｃとする）とすると、従来例では約３
．５ＧＨ２が限界である。
、この周波数をＦｃとする）とすると、従来例では約３
．５ＧＨ２が限界である。
本発明はこのような点に鑑み増幅器の使用限界を大幅に
改善した増幅器を提供することを目的とする。
改善した増幅器を提供することを目的とする。
課 を解゛するための
上記の目的を達成するため本発明では、１個以上の電界
効果トランジスタを多段接続し、前記電界効果トランジ
スタの出力端子と入力端子の間に負帰還回路を接続した
広帯域増幅器において、前記帰還回路とは別に１８０°
位相差のある入出力間にドレイン接地電界効果トランジ
スタを用いて形成した帰還回路を設けた構成としている
。
効果トランジスタを多段接続し、前記電界効果トランジ
スタの出力端子と入力端子の間に負帰還回路を接続した
広帯域増幅器において、前記帰還回路とは別に１８０°
位相差のある入出力間にドレイン接地電界効果トランジ
スタを用いて形成した帰還回路を設けた構成としている
。
作−月一
このような構成によると、ドレイン接地ＦＥＴを用いた
帰還回路により帰還量は周波数の増加に伴い、逆に減少
する。この結果、増幅器全体の利得は周波数に対して平
坦になる。
帰還回路により帰還量は周波数の増加に伴い、逆に減少
する。この結果、増幅器全体の利得は周波数に対して平
坦になる。
実−施工ガ
以下に本発明を実施例を用いて詳細に説明する。
本発明の一実施例を第１図に示す。図中（１）〜（９）
は第４図と同じである。（２０）は広帯域増幅器の出力
端子（９）から入力端子（８）への帰還回路を構成する
ＦＥＴで、ドレイン接地で動作する。ここでドレイン接
地としているのは反転なしで帰還をかけるためであり、
且つドレイン接地は入力インピーダンスが高く帰還電圧
取り出し点に影響を与えないからである。（２１）、
（２２）、 （２３）はそれぞれＦＥ Ｔ （２０）の
ゲート、ソース、ドレイン端子である。
は第４図と同じである。（２０）は広帯域増幅器の出力
端子（９）から入力端子（８）への帰還回路を構成する
ＦＥＴで、ドレイン接地で動作する。ここでドレイン接
地としているのは反転なしで帰還をかけるためであり、
且つドレイン接地は入力インピーダンスが高く帰還電圧
取り出し点に影響を与えないからである。（２１）、
（２２）、 （２３）はそれぞれＦＥ Ｔ （２０）の
ゲート、ソース、ドレイン端子である。
また、（２４）はＦ Ｅ Ｔ （２０）のソースバイア
ス抵抗、（２５）はゲートバイアス抵抗で、（３０）は
第４図の従来例と同じ回路で、広帯域増幅器の増幅部で
あ名。
ス抵抗、（２５）はゲートバイアス抵抗で、（３０）は
第４図の従来例と同じ回路で、広帯域増幅器の増幅部で
あ名。
ＦＥＴの等価回路パラメータ（Ｒｇやｇｍ等）や、（２
）〜（７）の回路バ）メータの値は従来例と同じ値を用
いている。ここで、Ｆ Ｅ Ｔ （２０）は出力端子（
９）から入力端子（８）への帰還量を制御する。その帰
還量は、増幅器（３０）の利得（すなわち、第４図の増
幅回路）とＦ Ｅ Ｔ （２０）の利得によって決まる
。増幅部（３０）の利得とＦ Ｅ Ｔ （２０）の利得
は共に、周波数が高くなるにつれて低下するので、ＦＥ
Ｔ（２０）による帰還量は周波数が高くなるにつれ低下
する。第１図の増幅器全体の利得を第４図のそれとほぼ
等しくするためには、Ｆ Ｅ Ｔ （２０）による利得
を大幅に小さくしなければならない。また、増幅器全体
の入出力ＶＳＷＲを大きくしないために、Ｆ Ｅ Ｔ
（２０）による帰還回路の入出力インピーダンスは増幅
部（３０）の入出力インピーダンスに比べて十分大きく
する必要がある。そこで、ＦＥＴの構造は（１）と（２
０）で等しいとし、Ｆ Ｅ Ｔ （２０）のゲート幅を
７μ＋ｉ 、（２４）と（２５）の抵抗値を３にΩとし
たときの、広帯域増幅器の利得と入出力ＶＳＷＲの周波
数特性の計算結果を第２図に示す。
）〜（７）の回路バ）メータの値は従来例と同じ値を用
いている。ここで、Ｆ Ｅ Ｔ （２０）は出力端子（
９）から入力端子（８）への帰還量を制御する。その帰
還量は、増幅器（３０）の利得（すなわち、第４図の増
幅回路）とＦ Ｅ Ｔ （２０）の利得によって決まる
。増幅部（３０）の利得とＦ Ｅ Ｔ （２０）の利得
は共に、周波数が高くなるにつれて低下するので、ＦＥ
Ｔ（２０）による帰還量は周波数が高くなるにつれ低下
する。第１図の増幅器全体の利得を第４図のそれとほぼ
等しくするためには、Ｆ Ｅ Ｔ （２０）による利得
を大幅に小さくしなければならない。また、増幅器全体
の入出力ＶＳＷＲを大きくしないために、Ｆ Ｅ Ｔ
（２０）による帰還回路の入出力インピーダンスは増幅
部（３０）の入出力インピーダンスに比べて十分大きく
する必要がある。そこで、ＦＥＴの構造は（１）と（２
０）で等しいとし、Ｆ Ｅ Ｔ （２０）のゲート幅を
７μ＋ｉ 、（２４）と（２５）の抵抗値を３にΩとし
たときの、広帯域増幅器の利得と入出力ＶＳＷＲの周波
数特性の計算結果を第２図に示す。
第２図の利得特性から分かるように、本発明によれば増
幅器の利得は周波数に対してほぼ平坦であるため、使用
限界が大幅に改善される。第４図の従来例の特性では、
帯域は３．５ＧＨｚであったのに対し、第１図の本発明
の実施例では５．５ＧＨｚにまで改善されている。また
、広帯域増幅器として重要なＶＳＷＲは、第２図から分
かるように、本実施例においてもほぼ２以下を実現して
いる。従って、本実施例によれば増幅器の入出力ＶＳＷ
Ｒをあまり犠牲にすることなく、利得の周波数特性を大
幅に改善することができる。
幅器の利得は周波数に対してほぼ平坦であるため、使用
限界が大幅に改善される。第４図の従来例の特性では、
帯域は３．５ＧＨｚであったのに対し、第１図の本発明
の実施例では５．５ＧＨｚにまで改善されている。また
、広帯域増幅器として重要なＶＳＷＲは、第２図から分
かるように、本実施例においてもほぼ２以下を実現して
いる。従って、本実施例によれば増幅器の入出力ＶＳＷ
Ｒをあまり犠牲にすることなく、利得の周波数特性を大
幅に改善することができる。
このように、ＶＳＷＲを大幅に犠牲にすることなく、利
得の周波数特性を改善できるのはＦＥＴ（２０）による
帰還回路が存在するためである。従って、帰還量を制御
するＦ Ｅ Ｔ （２０）のゲート幅の選択が重要であ
る。第１図の実施例を用いて、ＦＥＴ （２０）のゲー
ト幅の関数として、帯域：Ｆｃ、入出力ＶＳＷＲの帯域
内最大値（それぞれ、Ｖｍ ｔ。
得の周波数特性を改善できるのはＦＥＴ（２０）による
帰還回路が存在するためである。従って、帰還量を制御
するＦ Ｅ Ｔ （２０）のゲート幅の選択が重要であ
る。第１図の実施例を用いて、ＦＥＴ （２０）のゲー
ト幅の関数として、帯域：Ｆｃ、入出力ＶＳＷＲの帯域
内最大値（それぞれ、Ｖｍ ｔ。
Ｖｍｏ）を計算したのが第３図である。同図で増幅器の
利得は（ｉ ） ８１域ｌでは周波数に対して単調減少
し、（ｉｉ ） ｆｉＩ域２では最大値を持ち、かつそ
の最大値と低周波での利得の差は３ｄＢ以下であり、（
ｉｎ）８１域３では領域２と同様最大値を持つが、低周
波の利得との差が３ｄＢ以上の特性を示す。
利得は（ｉ ） ８１域ｌでは周波数に対して単調減少
し、（ｉｉ ） ｆｉＩ域２では最大値を持ち、かつそ
の最大値と低周波での利得の差は３ｄＢ以下であり、（
ｉｎ）８１域３では領域２と同様最大値を持つが、低周
波の利得との差が３ｄＢ以上の特性を示す。
それゆえ、同図のＦｃは低周波から利得が３ｄＢ変化す
る周波数で定義した。広帯域増幅器として許容される人
出力ＶＳＷＲは、−船釣に３程度であるので、第３図か
らそれを満たすＦ Ｅ Ｔ （２０）のゲート幅を読み
取ると、２〜１５ａ−程度となる。ＦＥ Ｔ （２０）
のゲート幅を前記範囲に設定することにより、増幅器の
入出力ＶＳＷＲを許容範囲内に抑えて、使用可能周波数
帯域を大幅に広げることが可能となる。
る周波数で定義した。広帯域増幅器として許容される人
出力ＶＳＷＲは、−船釣に３程度であるので、第３図か
らそれを満たすＦ Ｅ Ｔ （２０）のゲート幅を読み
取ると、２〜１５ａ−程度となる。ＦＥ Ｔ （２０）
のゲート幅を前記範囲に設定することにより、増幅器の
入出力ＶＳＷＲを許容範囲内に抑えて、使用可能周波数
帯域を大幅に広げることが可能となる。
以上説明したように、本発明によれば増幅器の入出力Ｖ
ＳＷＲを大きく劣化させることなく、利得の周波数特性
を大幅に改善することができる。
ＳＷＲを大きく劣化させることなく、利得の周波数特性
を大幅に改善することができる。
なお、本発明は第１図の実施例に限定されるものではな
い、帰還量を制御するＦ Ｅ Ｔ （２０）による帰還
回路は、マイクロ波電圧の位相が１８０°異なる端子間
であれば使用することが可能である。また、第１図実施
例中の帰還抵抗（５） （６） （７）による並列負帰
還回路はすべてのＦＥＴに必要なわけではなく、例えば
帰還抵抗（６）を除くことが可能である。
い、帰還量を制御するＦ Ｅ Ｔ （２０）による帰還
回路は、マイクロ波電圧の位相が１８０°異なる端子間
であれば使用することが可能である。また、第１図実施
例中の帰還抵抗（５） （６） （７）による並列負帰
還回路はすべてのＦＥＴに必要なわけではなく、例えば
帰還抵抗（６）を除くことが可能である。
ＦＥＴの段数も３段に固定されるわけではなく、そのゲ
ート幅も任意に選択できる０例えば、すべてのＦＥＴの
ゲート幅を等しくしてもよいし、後段になるほどゲート
幅を広くすることも可能である。また、ＦＥＴの材料と
してはＳ ｔ、ＧａＡｓやＩｎＰなどの半導体が利用で
き、る０回路の構成はハイブリッド、モノリシックのい
ずれでも可能である。
ート幅も任意に選択できる０例えば、すべてのＦＥＴの
ゲート幅を等しくしてもよいし、後段になるほどゲート
幅を広くすることも可能である。また、ＦＥＴの材料と
してはＳ ｔ、ＧａＡｓやＩｎＰなどの半導体が利用で
き、る０回路の構成はハイブリッド、モノリシックのい
ずれでも可能である。
光里■四来
以上説明したように、本発明ではドレイン接地ＦＥＴを
用いた帰還回路を付加しているので、広帯域増幅器の入
出力ＶＳＷＲを許容範囲内に抑えて、使用可能周波数帯
域を大幅に広げることが可能になる。
用いた帰還回路を付加しているので、広帯域増幅器の入
出力ＶＳＷＲを許容範囲内に抑えて、使用可能周波数帯
域を大幅に広げることが可能になる。
第１図は本発明を実施した広帯域増幅器の回路図であり
、第２図はその利得と入出力ＶＳＷＲの周波数特性を示
す図、第３図は第１図のドレイン接地ＦＥＴのゲート幅
に対する増幅器の帯域と入出力ＶＳＷＲを示す図である
。第４図は従来例の回路図である。第５図はＦＥＴの等
価回ＩＩＩ図である。第６図は従来例の利得と入出力Ｖ
ＳＷＲの周波数特性を示す図である。 （１）−・Ｆ Ｅ Ｔ、 （２） −・直流阻止用コン
デンサ。 （３） −ドレインバイアス抵抗。 （４）・−ゲートバイアス抵抗。 （５） （６） （７）・−帰還抵抗、（８）−・−入
力端子。 （９）・−出力端子、 （２０）−・・ドレイン接地Ｆ
ＥＴ。 （２４）−−−ソースバイアス抵抗。 （２５）・−・ゲートバイアス抵抗。 （３０）・・−増幅部。
、第２図はその利得と入出力ＶＳＷＲの周波数特性を示
す図、第３図は第１図のドレイン接地ＦＥＴのゲート幅
に対する増幅器の帯域と入出力ＶＳＷＲを示す図である
。第４図は従来例の回路図である。第５図はＦＥＴの等
価回ＩＩＩ図である。第６図は従来例の利得と入出力Ｖ
ＳＷＲの周波数特性を示す図である。 （１）−・Ｆ Ｅ Ｔ、 （２） −・直流阻止用コン
デンサ。 （３） −ドレインバイアス抵抗。 （４）・−ゲートバイアス抵抗。 （５） （６） （７）・−帰還抵抗、（８）−・−入
力端子。 （９）・−出力端子、 （２０）−・・ドレイン接地Ｆ
ＥＴ。 （２４）−−−ソースバイアス抵抗。 （２５）・−・ゲートバイアス抵抗。 （３０）・・−増幅部。
Claims (1)
- （１）１個以上の電界効果トランジスタを多段接続し、
前記電界効果トランジスタの出力端子と入力端子の間に
負帰還回路を接続した広帯域増幅器において、前記帰還
回路とは別に１８０°位相差のある入出力間にドレイン
接地電界効果トランジスタを用いて形成した帰還回路を
設けたことを特徴とする広帯域増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33396988A JPH02180412A (ja) | 1988-12-29 | 1988-12-29 | 広帯域増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33396988A JPH02180412A (ja) | 1988-12-29 | 1988-12-29 | 広帯域増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02180412A true JPH02180412A (ja) | 1990-07-13 |
Family
ID=18272017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33396988A Pending JPH02180412A (ja) | 1988-12-29 | 1988-12-29 | 広帯域増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02180412A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288817A (ja) * | 2007-05-16 | 2008-11-27 | Nippon Telegr & Teleph Corp <Ntt> | 広帯域低雑音増幅器 |
| JP2014003526A (ja) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器、及び増幅回路 |
-
1988
- 1988-12-29 JP JP33396988A patent/JPH02180412A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288817A (ja) * | 2007-05-16 | 2008-11-27 | Nippon Telegr & Teleph Corp <Ntt> | 広帯域低雑音増幅器 |
| US8004363B2 (en) | 2007-05-16 | 2011-08-23 | Nippon Telegraph And Telephone Corporation | Wideband low-noise amplifier |
| JP2014003526A (ja) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器、及び増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| US7633337B2 (en) | Feedback-type variable gain amplifier and method of controlling the same | |
| US6346804B2 (en) | Impedance conversion circuit | |
| US4947136A (en) | Variable gain distributed amplifier | |
| US4912430A (en) | Current source as a microwave biasing element | |
| JP2807508B2 (ja) | マイクロ波周波数逓倍器 | |
| JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| US4277764A (en) | Microwave transistor stabilization circuit | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| US3638133A (en) | Feedback amplifier with bridge-stabilized output impedance | |
| JP2841724B2 (ja) | 半導体装置 | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JP7566208B2 (ja) | 帰還型増幅器 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JPS6327104A (ja) | 並列帰還型増幅器 | |
| JP3207451B2 (ja) | マイクロ波半導体装置 | |
| JP2866698B2 (ja) | 電流帰還型増幅回路 | |
| JPH0624296B2 (ja) | 負帰還増幅回路 | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| JP3302643B2 (ja) | 歪補償回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH0572764B2 (ja) | ||
| JPH04361412A (ja) | 利得制御機能付き増幅装置 |