JPH04361410A - 広帯域増幅装置 - Google Patents
広帯域増幅装置Info
- Publication number
- JPH04361410A JPH04361410A JP3136892A JP13689291A JPH04361410A JP H04361410 A JPH04361410 A JP H04361410A JP 3136892 A JP3136892 A JP 3136892A JP 13689291 A JP13689291 A JP 13689291A JP H04361410 A JPH04361410 A JP H04361410A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- electrode
- gate electrode
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高周波信号を増幅する広
帯域増幅装置に関するものである。
帯域増幅装置に関するものである。
【０００２】
【従来の技術】近年、放送の多チャンネル化にともなう
受信装置の広帯域化、高周波数化が強く要望されており
、受信装置の初段の増幅器の広帯域化、高周波数化が求
められている。
受信装置の広帯域化、高周波数化が強く要望されており
、受信装置の初段の増幅器の広帯域化、高周波数化が求
められている。
【０００３】従来の広帯域増幅器は図４に示すように構
成されている。トランジスタ１０１ のソース電極は接
地され、ドレイン電極にはチョークコイル１３０ を介
して電源１４０ から直流電源電圧が印加されている。 トランジスタ１０１ のゲート電極とソース電極の間に
はバイアス抵抗器１１１ が接続され、トランジスタ１
０１ のゲート電極とドレイン電極の間には、帰還抵抗
器１１０ と帰還コンデンサ１２０ で構成される帰還
回路１５１ が接続されている。被増幅信号は高周波信
号入力端子１６０ から結合コンデンサ１２１ を介し
てトランジスタ１０１ のゲート電極に入力され、トラ
ンジスタ１０１ のドレイン電極から結合コンデンサ１
２２ を介して高周波信号出力端子１６１ に出力され
る。
成されている。トランジスタ１０１ のソース電極は接
地され、ドレイン電極にはチョークコイル１３０ を介
して電源１４０ から直流電源電圧が印加されている。 トランジスタ１０１ のゲート電極とソース電極の間に
はバイアス抵抗器１１１ が接続され、トランジスタ１
０１ のゲート電極とドレイン電極の間には、帰還抵抗
器１１０ と帰還コンデンサ１２０ で構成される帰還
回路１５１ が接続されている。被増幅信号は高周波信
号入力端子１６０ から結合コンデンサ１２１ を介し
てトランジスタ１０１ のゲート電極に入力され、トラ
ンジスタ１０１ のドレイン電極から結合コンデンサ１
２２ を介して高周波信号出力端子１６１ に出力され
る。
【０００４】トランジスタ１０１ で増幅された信号の
一部は帰還回路１５１ を介してトランジスタ１０１
のゲート電極に戻されており、この戻された信号は被増
幅信号と位相が１８０ °異なっているため、被増幅信
号を打ち消すことになる。
一部は帰還回路１５１ を介してトランジスタ１０１
のゲート電極に戻されており、この戻された信号は被増
幅信号と位相が１８０ °異なっているため、被増幅信
号を打ち消すことになる。
【０００５】したがって、帰還回路１５１ を接続しな
いときの利得が大きいほど、帰還回路１５１ を接続し
たときの利得の低下が大きい。通常、このような電界効
果型のトランジスタで構成される高周波増幅器は周波数
に対して“６〔ｄＢ／Ｏｃｔ 〕”の利得偏差を持って
いるため、周波数が低いほど利得が大きく、周波数が高
くなるにしたがって利得が低下する。したがって、帰還
回路１５１ を接続すると、低域側の利得が大きく低下
するのに対し、高域側の利得の低下は小さく、結果的に
利得の周波数偏差が小さくなり、広帯域特性が得られる
。
いときの利得が大きいほど、帰還回路１５１ を接続し
たときの利得の低下が大きい。通常、このような電界効
果型のトランジスタで構成される高周波増幅器は周波数
に対して“６〔ｄＢ／Ｏｃｔ 〕”の利得偏差を持って
いるため、周波数が低いほど利得が大きく、周波数が高
くなるにしたがって利得が低下する。したがって、帰還
回路１５１ を接続すると、低域側の利得が大きく低下
するのに対し、高域側の利得の低下は小さく、結果的に
利得の周波数偏差が小さくなり、広帯域特性が得られる
。
【０００６】なお、帰還回路１５１ による帰還量は帰
還抵抗器１１０ によりほぼ決定されており、帰還コン
デンサ１２０ は周波数特性を持たないように、通常は
十分大きな容量のものが用いられている。また、帰還抵
抗器１１０ の抵抗値は入出力インピーダンスが伝送経
路の特性インピーダンスである５０Ωにほぼ等しくなる
ように設定されている。
還抵抗器１１０ によりほぼ決定されており、帰還コン
デンサ１２０ は周波数特性を持たないように、通常は
十分大きな容量のものが用いられている。また、帰還抵
抗器１１０ の抵抗値は入出力インピーダンスが伝送経
路の特性インピーダンスである５０Ωにほぼ等しくなる
ように設定されている。
【０００７】
【発明が解決しようとする課題】このような従来の広帯
域増幅器は、ＦＥＴのドレイン−ゲート間帰還容量によ
り周波数が高いほど帰還量が増え、利得および雑音指数
の周波数特性が劣化するという欠点を有していた。
域増幅器は、ＦＥＴのドレイン−ゲート間帰還容量によ
り周波数が高いほど帰還量が増え、利得および雑音指数
の周波数特性が劣化するという欠点を有していた。
【０００８】本発明は利得および雑音指数において周波
数特性を改善できる広帯域増幅装置を提供することを目
的とする。
数特性を改善できる広帯域増幅装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の広帯域
増幅装置は、第１のトランジスタのドレイン電極と第２
のトランジスタのソース電極とを接続し、第１のトラン
ジスタのゲート電極と第２のトランジスタのドレイン電
極との間に帰還回路を接続し、第２のトランジスタのゲ
ート電極を高周波的に接地し、第１のトランジスタのゲ
ート電極に被増幅信号を入力し、第２のトランジスタの
ゲート電極に利得決定用の直流バイアス電圧を印加し、
第２のトランジスタのドレイン電極から出力信号を取り
出すことを特徴とする。
増幅装置は、第１のトランジスタのドレイン電極と第２
のトランジスタのソース電極とを接続し、第１のトラン
ジスタのゲート電極と第２のトランジスタのドレイン電
極との間に帰還回路を接続し、第２のトランジスタのゲ
ート電極を高周波的に接地し、第１のトランジスタのゲ
ート電極に被増幅信号を入力し、第２のトランジスタの
ゲート電極に利得決定用の直流バイアス電圧を印加し、
第２のトランジスタのドレイン電極から出力信号を取り
出すことを特徴とする。
【００１０】請求項２に記載の広帯域増幅装置は、ドレ
イン電極とソース電極の間に第１のゲート電極と第２の
ゲート電極を有するデュアルゲートトランジスタと、こ
のデュアルゲートトランジスタの第１のゲート電極に被
増幅信号を入力し、デュアルゲートトランジスタのドレ
イン電極と前記第１のゲート電極との間に帰還回路を接
続し、デュアルゲートトランジスタの第２のゲート電極
を高周波的に接地し、デュアルゲートトランジスタの前
記第２のゲート電極に利得決定用の直流バイアス電圧を
印加し、デュアルゲートトランジスタのドレイン電極か
ら出力信号を取り出すことを特徴とする。
イン電極とソース電極の間に第１のゲート電極と第２の
ゲート電極を有するデュアルゲートトランジスタと、こ
のデュアルゲートトランジスタの第１のゲート電極に被
増幅信号を入力し、デュアルゲートトランジスタのドレ
イン電極と前記第１のゲート電極との間に帰還回路を接
続し、デュアルゲートトランジスタの第２のゲート電極
を高周波的に接地し、デュアルゲートトランジスタの前
記第２のゲート電極に利得決定用の直流バイアス電圧を
印加し、デュアルゲートトランジスタのドレイン電極か
ら出力信号を取り出すことを特徴とする。
【００１１】
【作用】請求項１の構成によると、第２のトランジスタ
のゲート電極を高周波的に接地したため、第２のトラン
ジスタのドレイン−ゲート間帰還容量による帰還成分を
、第２のトランジスタのゲート電極を経て接地へ逃がす
ことができ、第１のトランジスタのゲート電極に影響を
及ぼさず、周波数特性が改善される。
のゲート電極を高周波的に接地したため、第２のトラン
ジスタのドレイン−ゲート間帰還容量による帰還成分を
、第２のトランジスタのゲート電極を経て接地へ逃がす
ことができ、第１のトランジスタのゲート電極に影響を
及ぼさず、周波数特性が改善される。
【００１２】請求項２の構成によると、デュアルゲート
トランジスタの第２のゲート電極を高周波的に接地した
ため、デュアルゲートトランジスタのドレイン−ゲート
間帰還容量による帰還成分を、デュアルゲートトランジ
スタの第２のゲート電極を経て接地へ逃がすことができ
るため、デュアルゲートトランジスタの第１ゲート電極
に影響を及ぼさず、周波数特性が改善される。
トランジスタの第２のゲート電極を高周波的に接地した
ため、デュアルゲートトランジスタのドレイン−ゲート
間帰還容量による帰還成分を、デュアルゲートトランジ
スタの第２のゲート電極を経て接地へ逃がすことができ
るため、デュアルゲートトランジスタの第１ゲート電極
に影響を及ぼさず、周波数特性が改善される。
【００１３】
【実施例】以下、本発明の実施例を図１〜図３に基づい
て説明する。なお、従来例を示す図４と同様の作用をな
すものには同様の符号を付けて説明する。
て説明する。なお、従来例を示す図４と同様の作用をな
すものには同様の符号を付けて説明する。
【００１４】図１は請求項１に記載の広帯域増幅装置を
示す。第１のトランジスタ１０１ のドレイン電極と第
２のトランジスタ１０２ のソース電極とを接続し、第
１のトランジスタ１０１ のソース電極を接地１５０
に接続し、第２のトランジスタ１０２ のドレイン電極
にはチョークコイル１３０ を介して電源１４０ から
直流電源電圧が印加されている。第２のトランジスタ１
０２ のゲート電極をコンデンサ１２３ で高周波的に
接地し、第１のトランジスタ１０１ のゲート電極とソ
ース電極の間にはバイアス抵抗器１１１ を接続し、第
１のトランジスタ１０１ のゲート電極とドレイン電極
の間には、帰還抵抗器１１０ と帰還コンデンサ１２０
で構成される帰還回路１５１ が接続されている。さ
らに、第２のトランジスタ１０２ のゲート電極には抵
抗器１１２ を介して利得制御用電源１４１ から直流
電圧が印加されている。
示す。第１のトランジスタ１０１ のドレイン電極と第
２のトランジスタ１０２ のソース電極とを接続し、第
１のトランジスタ１０１ のソース電極を接地１５０
に接続し、第２のトランジスタ１０２ のドレイン電極
にはチョークコイル１３０ を介して電源１４０ から
直流電源電圧が印加されている。第２のトランジスタ１
０２ のゲート電極をコンデンサ１２３ で高周波的に
接地し、第１のトランジスタ１０１ のゲート電極とソ
ース電極の間にはバイアス抵抗器１１１ を接続し、第
１のトランジスタ１０１ のゲート電極とドレイン電極
の間には、帰還抵抗器１１０ と帰還コンデンサ１２０
で構成される帰還回路１５１ が接続されている。さ
らに、第２のトランジスタ１０２ のゲート電極には抵
抗器１１２ を介して利得制御用電源１４１ から直流
電圧が印加されている。
【００１５】被増幅信号は高周波信号入力端子１６０
から結合コンデンサ１２１ を介してトランジスタ１０
１ のゲート電極に入力され、トランジスタ１０１ の
ドレイン電極から結合コンデンサ１２２ を介して高周
波信号出力端子１６１ に出力される。
から結合コンデンサ１２１ を介してトランジスタ１０
１ のゲート電極に入力され、トランジスタ１０１ の
ドレイン電極から結合コンデンサ１２２ を介して高周
波信号出力端子１６１ に出力される。
【００１６】高周波信号入力端子１６０ から入力され
た高周波信号は、第１のトランジスタ１０１ により増
幅され、第２のトランジスタ１０２ を介して高周波信
号出力端子１６１ より出力されるが、出力信号の一部
は帰還回路１５１ により第１のトランジスタ１０１の
ゲート電極に戻される。 この結果、従来例と同様に低周波数側の利得が大きく抵
下するのに対し、高周波側の利得の低下は小さく、結果
的に利得の周波数偏差が小さくなり、広帯域特性が得ら
れる。
た高周波信号は、第１のトランジスタ１０１ により増
幅され、第２のトランジスタ１０２ を介して高周波信
号出力端子１６１ より出力されるが、出力信号の一部
は帰還回路１５１ により第１のトランジスタ１０１の
ゲート電極に戻される。 この結果、従来例と同様に低周波数側の利得が大きく抵
下するのに対し、高周波側の利得の低下は小さく、結果
的に利得の周波数偏差が小さくなり、広帯域特性が得ら
れる。
【００１７】この図１に示す実施例が図４に示した従来
例と異なるのは、第１のトランジスタ１０１ と第２の
トランジスタ１０２ をカスコード接続している点であ
り、この構成の違いによる主な効果は以下の２点である
。
例と異なるのは、第１のトランジスタ１０１ と第２の
トランジスタ１０２ をカスコード接続している点であ
り、この構成の違いによる主な効果は以下の２点である
。
【００１８】（１） 第２のトランジスタの帰還容量に
よる帰還成分は第２のトランジスタ１０２のゲート電極
から接地へと逃がされる。（２） 第１のトランジスタ
１０１ から出力側を見たインピーダンスは、第２のト
ランジスタ１０２ の相互コンダクタンス（以後、ｇｍ
と呼ぶ）の逆数にほぼ等しく、負荷インピーダンスの５
０Ωより小さいため、図１に示すＡ点の信号振幅は同図
に示すＢ点の信号振幅より小さくなる。したがって、Ａ
点から第１のトランジスタ１０１ のゲート電極への帰
還量を少なくすることができる。
よる帰還成分は第２のトランジスタ１０２のゲート電極
から接地へと逃がされる。（２） 第１のトランジスタ
１０１ から出力側を見たインピーダンスは、第２のト
ランジスタ１０２ の相互コンダクタンス（以後、ｇｍ
と呼ぶ）の逆数にほぼ等しく、負荷インピーダンスの５
０Ωより小さいため、図１に示すＡ点の信号振幅は同図
に示すＢ点の信号振幅より小さくなる。したがって、Ａ
点から第１のトランジスタ１０１ のゲート電極への帰
還量を少なくすることができる。
【００１９】以上の理由により、Ｂ点から第１のトラン
ジスタ１０１ への帰還量は第２のトランジスタ１０２
を挿入しないときに比べてはるかに小さくすることが
でき、ドレイン−ゲート間の帰還容量の影響を受けにく
くすることができる。この結果、図１の広帯域増幅器は
、利得および雑音指数において、従来例より優れた周波
数特性を示す。
ジスタ１０１ への帰還量は第２のトランジスタ１０２
を挿入しないときに比べてはるかに小さくすることが
でき、ドレイン−ゲート間の帰還容量の影響を受けにく
くすることができる。この結果、図１の広帯域増幅器は
、利得および雑音指数において、従来例より優れた周波
数特性を示す。
【００２０】この図１に示した第１の実施例の広帯域増
幅装置の利得と雑音指数の周波数特性を従来例と比較し
た結果を図２に示す。同図より、第１の実施例の広帯域
増幅装置の利得と雑音指数の周波数特性は、１ＧＨｚ付
近から高域にかけて従来例のものよりも大幅に改善され
ていることが分かる。
幅装置の利得と雑音指数の周波数特性を従来例と比較し
た結果を図２に示す。同図より、第１の実施例の広帯域
増幅装置の利得と雑音指数の周波数特性は、１ＧＨｚ付
近から高域にかけて従来例のものよりも大幅に改善され
ていることが分かる。
【００２１】また、本実施例では電源１４０ として“
５Ｖ”を印加したとき、利得制御用電源１４１ が“１
．５ Ｖ”で最大利得を、同“０Ｖ”で最小の利得を得
ることができ、周波数 １００ＭＨｚにおける利得制御
量は最大３０ｄＢが得られている。
５Ｖ”を印加したとき、利得制御用電源１４１ が“１
．５ Ｖ”で最大利得を、同“０Ｖ”で最小の利得を得
ることができ、周波数 １００ＭＨｚにおける利得制御
量は最大３０ｄＢが得られている。
【００２２】図２は請求項２に記載の広帯域増幅装置を
示す。図２において、ドレイン電極とソース電極の間に
第１のゲート電極Ｇ１と第２のゲート電極Ｇ２を有する
デュアルゲートトランジスタ１０３ のソース電極を接
地１５０ に接続し、ドレイン電極にはチョークコイル
１３０ を介して電源１４０ から直流電源電圧が印加
されている。第２のゲート電極Ｇ２をコンデンサ１２３
で高周波的に接地し、第１のゲート電極Ｇ１とソース
電極の間にはバイアス抵抗器１１１ を接続し、第１の
ゲート電極とドレイン電極の間には、帰還抵抗器１１０
と帰還コンデンサ１２０ で構成される帰還回路１５
１ が接続されている。第２のゲート電極Ｇ２には抵抗
器１１２ を介して利得制御用電源１４１ から利得制
御用の直流電圧が印加されている。
示す。図２において、ドレイン電極とソース電極の間に
第１のゲート電極Ｇ１と第２のゲート電極Ｇ２を有する
デュアルゲートトランジスタ１０３ のソース電極を接
地１５０ に接続し、ドレイン電極にはチョークコイル
１３０ を介して電源１４０ から直流電源電圧が印加
されている。第２のゲート電極Ｇ２をコンデンサ１２３
で高周波的に接地し、第１のゲート電極Ｇ１とソース
電極の間にはバイアス抵抗器１１１ を接続し、第１の
ゲート電極とドレイン電極の間には、帰還抵抗器１１０
と帰還コンデンサ１２０ で構成される帰還回路１５
１ が接続されている。第２のゲート電極Ｇ２には抵抗
器１１２ を介して利得制御用電源１４１ から利得制
御用の直流電圧が印加されている。
【００２３】被増幅信号は高周波信号入力端子１６０
から結合コンデンサ１２１ を介して第１のゲート電極
Ｇ１に入力され、ドレイン電極から結合コンデンサ１２
２ を介して高周波信号出力端子１６１ に出力される
。
から結合コンデンサ１２１ を介して第１のゲート電極
Ｇ１に入力され、ドレイン電極から結合コンデンサ１２
２ を介して高周波信号出力端子１６１ に出力される
。
【００２４】出力信号の一部は帰還回路１５１ により
第１のゲート電極Ｇ１に戻され、この結果、従来例と同
様に低周波数側の利得が大きく低下するのに対し、高周
波側の利得の低下は小さく、結果的に利得の周波数偏差
が小さくなり、広帯域特性が得られる。
第１のゲート電極Ｇ１に戻され、この結果、従来例と同
様に低周波数側の利得が大きく低下するのに対し、高周
波側の利得の低下は小さく、結果的に利得の周波数偏差
が小さくなり、広帯域特性が得られる。
【００２５】この図２に示す第２の実施例が図４に示し
た従来例と異なるのは、トランジスタ１０１ の代わり
にデュアルゲートトランジスタ１０３ を用いている点
であり、この構成の違いによる主な効果は以下の２点で
ある。
た従来例と異なるのは、トランジスタ１０１ の代わり
にデュアルゲートトランジスタ１０３ を用いている点
であり、この構成の違いによる主な効果は以下の２点で
ある。
【００２６】（１） ドレイン−第２ゲート間帰還容量
による帰還成分は第２のゲート電極Ｇ２から接地へと逃
がされる。（２） 第１ゲートＧ１と第２ゲートＧ２の
間のチャンネル部の信号振幅はドレイン電極における信
号振幅より小さくなるため、同チャンネル部−第１ゲー
トＧ１の間の帰還量を少なくすることができる。
による帰還成分は第２のゲート電極Ｇ２から接地へと逃
がされる。（２） 第１ゲートＧ１と第２ゲートＧ２の
間のチャンネル部の信号振幅はドレイン電極における信
号振幅より小さくなるため、同チャンネル部−第１ゲー
トＧ１の間の帰還量を少なくすることができる。
【００２７】以上の理由により、デュアルゲートトラン
ジスタ１０３ のドレインから第１ゲートＧ１への帰還
量は、従来例に比べてはるかに小さくすることができる
。 この結果、利得および雑音指数において、従来例より優
れた周波数特性を示す。
ジスタ１０３ のドレインから第１ゲートＧ１への帰還
量は、従来例に比べてはるかに小さくすることができる
。 この結果、利得および雑音指数において、従来例より優
れた周波数特性を示す。
【００２８】また、本実施例では電源１４０ として“
５Ｖ”を印加したとき、利得制御用電源１４１ が“１
．５ Ｖ”で最大利得を、同“０Ｖ”で最小の利得を得
ることができ、周波数 １００ＭＨｚにおける利得制御
量は最大２５ｄＢが得られている。
５Ｖ”を印加したとき、利得制御用電源１４１ が“１
．５ Ｖ”で最大利得を、同“０Ｖ”で最小の利得を得
ることができ、周波数 １００ＭＨｚにおける利得制御
量は最大２５ｄＢが得られている。
【００２９】上記の各実施例の回路は、半導体基板の上
に集積化して構成することもできる。
に集積化して構成することもできる。
【００３０】
【発明の効果】請求項１に記載の広帯域増幅装置は、第
１のトランジスタのドレイン電極と第２のトランジスタ
のソース電極とを接続し、第１のトランジスタのゲート
電極と第２のトランジスタのドレイン電極との間に帰還
回路を接続し、第２のトランジスタのゲート電極を高周
波的に接地したため、第２のトランジスタのドレインゲ
ート間帰還容量による帰還成分を第２のトランジスタの
ゲート電極を通して接地へ逃がすことができるため、第
１のトランジスタのゲート電極に影響をおよぼさずに周
波数特性を改善することができる。
１のトランジスタのドレイン電極と第２のトランジスタ
のソース電極とを接続し、第１のトランジスタのゲート
電極と第２のトランジスタのドレイン電極との間に帰還
回路を接続し、第２のトランジスタのゲート電極を高周
波的に接地したため、第２のトランジスタのドレインゲ
ート間帰還容量による帰還成分を第２のトランジスタの
ゲート電極を通して接地へ逃がすことができるため、第
１のトランジスタのゲート電極に影響をおよぼさずに周
波数特性を改善することができる。
【００３１】請求項２に記載の広帯域増幅装置は、ドレ
イン電極とソース電極の間に第１のゲート電極と第２の
ゲート電極を有するデュアルゲートトランジスタと、こ
のデュアルゲートトランジスタの第１のゲート電極に被
増幅信号を入力し、デュアルゲートトランジスタのドレ
イン電極と前記第１のゲート電極との間に帰還回路を接
続し、デュアルゲートトランジスタの第２のゲート電極
を高周波的に接地したため、ドレイン−ゲート間帰還容
量による帰還成分を、第２ゲート電極を通して接地へ逃
がすことができるため、第１ゲート電極に影響をおよぼ
さず、周波数特性を改善することができる。
イン電極とソース電極の間に第１のゲート電極と第２の
ゲート電極を有するデュアルゲートトランジスタと、こ
のデュアルゲートトランジスタの第１のゲート電極に被
増幅信号を入力し、デュアルゲートトランジスタのドレ
イン電極と前記第１のゲート電極との間に帰還回路を接
続し、デュアルゲートトランジスタの第２のゲート電極
を高周波的に接地したため、ドレイン−ゲート間帰還容
量による帰還成分を、第２ゲート電極を通して接地へ逃
がすことができるため、第１ゲート電極に影響をおよぼ
さず、周波数特性を改善することができる。
【図面の簡単な説明】
【図１】請求項１に記載の広帯域増幅装置の構成図であ
る。
る。
【図２】同装置と従来品の周波数特性図である。
【図３】請求項２に記載の広帯域増幅装置の構成図であ
る。
る。
【図４】従来の広帯域増幅装置の構成図である。
１０１ 第１のトランジスタ
１０２ 第２のトランジスタ
１４１ 利得制御用電源
１５１ 帰還回路
１６０ 高周波信号入力端子
１６１ 高周波信号出力端子
１０３ デュアルゲートトランジスタＧ１
第１のゲート Ｇ２ 第２のゲート １５０ 接地
第１のゲート Ｇ２ 第２のゲート １５０ 接地
Claims (2)
- 【請求項１】 第１のトランジスタのドレイン電極と
第２のトランジスタのソース電極とを接続し、第１のト
ランジスタのゲート電極と第２のトランジスタのドレイ
ン電極との間に帰還回路を接続し、第２のトランジスタ
のゲート電極を高周波的に接地し、第１のトランジスタ
のゲート電極に被増幅信号を入力し、第２のトランジス
タのゲート電極に利得決定用の直流バイアス電圧を印加
し、第２のトランジスタのドレイン電極から出力信号を
取り出す広帯域増幅装置。 - 【請求項２】 ドレイン電極とソース電極の間に第１
のゲート電極と第２のゲート電極を有するデュアルゲー
トトランジスタと、このデュアルゲートトランジスタの
第１のゲート電極に被増幅信号を入力し、デュアルゲー
トトランジスタのドレイン電極と前記第１のゲート電極
との間に帰還回路を接続し、デュアルゲートトランジス
タの第２のゲート電極を高周波的に接地し、デュアルゲ
ートトランジスタの前記第２のゲート電極に利得決定用
の直流バイアス電圧を印加し、デュアルゲートトランジ
スタのドレイン電極から出力信号を取り出す広帯域増幅
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136892A JPH04361410A (ja) | 1991-06-10 | 1991-06-10 | 広帯域増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136892A JPH04361410A (ja) | 1991-06-10 | 1991-06-10 | 広帯域増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04361410A true JPH04361410A (ja) | 1992-12-15 |
Family
ID=15185997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3136892A Pending JPH04361410A (ja) | 1991-06-10 | 1991-06-10 | 広帯域増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04361410A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (ja) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | 入力回路 |
| JP2010041136A (ja) * | 2008-07-31 | 2010-02-18 | Fujitsu Ltd | 増幅器 |
| JP2010183473A (ja) * | 2009-02-09 | 2010-08-19 | Fujitsu Semiconductor Ltd | 増幅器 |
| JP2012099915A (ja) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | 広帯域増幅器 |
| JP2012099914A (ja) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | 広帯域増幅器 |
| JPWO2023243068A1 (ja) * | 2022-06-17 | 2023-12-21 |
-
1991
- 1991-06-10 JP JP3136892A patent/JPH04361410A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (ja) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | 入力回路 |
| JP2010041136A (ja) * | 2008-07-31 | 2010-02-18 | Fujitsu Ltd | 増幅器 |
| JP2010183473A (ja) * | 2009-02-09 | 2010-08-19 | Fujitsu Semiconductor Ltd | 増幅器 |
| JP2012099915A (ja) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | 広帯域増幅器 |
| JP2012099914A (ja) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | 広帯域増幅器 |
| JPWO2023243068A1 (ja) * | 2022-06-17 | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400226B2 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
| US5028879A (en) | Compensation of the gate loading loss for travelling wave power amplifiers | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JP2004274108A (ja) | 利得可変型増幅器 | |
| CN112994629B (zh) | 一种功率放大器的偏置电路、装置及设备 | |
| US6630861B2 (en) | Variable gain amplifier | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JPH04238407A (ja) | 可変利得増幅器 | |
| JP2002176371A (ja) | Ｕｈｆテレビジョンチューナの高周波増幅回路 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JP2004072625A (ja) | 高周波電力増幅回路 | |
| KR20100000282A (ko) | 광대역 저잡음 증폭기 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JP3182735B2 (ja) | 低雑音分布増幅器 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JP7566208B2 (ja) | 帰還型増幅器 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPS63185211A (ja) | モノリシツクマイクロ波増幅器 | |
| JP3830235B2 (ja) | 高周波増幅器 | |
| JP3302643B2 (ja) | 歪補償回路 | |
| JPH0624296B2 (ja) | 負帰還増幅回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPS6117626Y2 (ja) | ||
| JPH01188007A (ja) | 負帰還増幅回路 | |
| CN118590021A (zh) | 射频低噪声放大器 |