JPH02181525A - Temperature compensation type gain setting control device - Google Patents

Temperature compensation type gain setting control device

Info

Publication number
JPH02181525A
JPH02181525A JP64000691A JP69189A JPH02181525A JP H02181525 A JPH02181525 A JP H02181525A JP 64000691 A JP64000691 A JP 64000691A JP 69189 A JP69189 A JP 69189A JP H02181525 A JPH02181525 A JP H02181525A
Authority
JP
Japan
Prior art keywords
gain
value
variable attenuator
temperature compensation
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP64000691A
Other languages
Japanese (ja)
Inventor
So Shiino
創 椎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP64000691A priority Critical patent/JPH02181525A/en
Publication of JPH02181525A publication Critical patent/JPH02181525A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Radio Relay Systems (AREA)

Abstract

PURPOSE:To execute stable gain setting and temperature compensation by one variable attenuator by determining the attenuation quantity of the variable attenuator necessary for the setting of gain, preparing a bias value for obtaining a value obtained by adding/subtracting a temperature compensation value to/ from the attenuation quantity by a ROM and D/A converting the bias value. CONSTITUTION:Potential 10 is changed in accordance with a change in temperature. The potential is converted into digital temperature information by comparators 11 constituted of multistages having respectively different threshold values. On the other hand, a telecommand signal 2 is applied to a telecommand input terminal 1, the gain set point of a repeater is decoded by a gain status decoder 7 and the decoded value is inputted to the ROM 12. The upper address and lower address of a ROM address are respectively distributed to gain setting and temperature compensation, and bias values for obtaining the attenuation quantity of the variable attenuator 5 corresponding to respective addresses are read out. The read digital bias values 14 are converted into an analog voltage by a D/A converter 15.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロ波回路から構532これる中継器
のもつ利得を、外部コマンドにより一定ステップで可変
させ、かつ、温度変動による利得変位を補償した利得制
御装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention allows the gain of a repeater constructed from a microwave circuit to be varied in fixed steps by an external command, and also to prevent gain displacement due to temperature fluctuations. The present invention relates to a compensated gain control device.

〔従来の技術〕[Conventional technology]

従来、この種の装置として第3図のブロック図に示され
るものがあった。(1)はテレコ1ンド信号入力端子、
〈2)はテレコマンド信号、 (51Fi印加されるバ
イアス値により減衰量を可変できるアツテネーダ、(6
1はRF傷信号増幅する増幅器、■は温度補償回路、■
は利得制御回路、  (51)は温度変動に伴う中継器
の利得変動を補正する可変アツテネーダの減衰量を設定
するバイアス値、  (52)は中継器利得を変化寧せ
る際の可変アツテネーダの減衰量を設定するバイアス値
を示す。
Conventionally, there has been a device of this type as shown in the block diagram of FIG. (1) is a teleconverter 1 signal input terminal,
(2) is a telecommand signal, (51Fi attenuator whose attenuation amount can be varied depending on the applied bias value, (6
1 is an amplifier that amplifies the RF flaw signal, ■ is a temperature compensation circuit, ■
is the gain control circuit, (51) is the bias value that sets the attenuation amount of the variable attenuator that corrects the gain fluctuation of the repeater due to temperature fluctuation, and (52) is the attenuation amount of the variable attenuator when changing the repeater gain. Indicates the bias value to set.

第4図は温度補償制御回路の詳細を示す。(8)はサー
ミスタ、(9)は抵抗器、 Cl111はオペアンプを
示す。
FIG. 4 shows details of the temperature compensation control circuit. (8) is a thermistor, (9) is a resistor, and Cl111 is an operational amplifier.

第5図Fi利得制御回路の詳細を示す。(7)はゲイン
ステータスデコーダ、Gυはゲインステータス情報、(
至)はビットバタン変換回路、儲は選択されるスイッチ
情報、@はアナログスイッチ、(至)は設定置れる中継
器利得を得るために必要な可変アツテネーダ(51のバ
イアス値でその数は利得範囲とステップ数により決まる
。(至)はスイッチ群を示す。第6図は、アナログスイ
ッチ@の詳細を示したものである。卿は安定化電圧源、
 141+、 tQは抵抗器を示す。
FIG. 5 shows details of the Fi gain control circuit. (7) is a gain status decoder, Gυ is gain status information, (
(to) is the bit-bang conversion circuit, (to) is the selected switch information, (@) is the analog switch, (to) is the variable attenuator necessary to obtain the set repeater gain (51 bias values, the number of which is the gain range) is determined by the number of steps. (to) indicates a switch group. Figure 6 shows the details of the analog switch @.
141+, tQ indicates a resistor.

第7図は、可変アツテネーダ(5)の印加バイアス(5
1及び52)電圧と減衰量の関係を示したものである。
FIG. 7 shows the applied bias (5) of the variable attenuator (5).
1 and 52) shows the relationship between voltage and attenuation amount.

バイアス電圧が成る値を越えると減衰量は頭打ちとなる
When the bias voltage exceeds the value, the amount of attenuation reaches a ceiling.

第8図はゲインステータスデコーダ(7)の出力ビット
パタンany示している。ストレートバイナリコードを
用いた場合、バイナリ値と減衰量は一致している。
FIG. 8 shows any output bit pattern of the gain status decoder (7). When a straight binary code is used, the binary value and the attenuation amount match.

第9図[alは、ビットバタン変換回路(至)の出力ビ
ツト83ヲ示している。ビット数はステップ数nだけ必
要となる。
FIG. 9 [al shows the output bit 83 of the bit conversion circuit (to). The number of bits required is equal to the number of steps n.

次に動作について説明する。温度変動によりサーミスタ
(81と抵抗器(9)の接続点の電位が変化し。
Next, the operation will be explained. Due to temperature fluctuations, the potential at the connection point between the thermistor (81) and resistor (9) changes.

オペアンプ+211のオフセット電圧が制御される。こ
のことにより、オペアンプの出力電位(51)が。
The offset voltage of operational amplifier +211 is controlled. As a result, the output potential (51) of the operational amplifier.

可変アツテネーダ+51のバイアス電位としてサーミス
タの温度勾配に比例して変化し、可変アツテネーダの減
衰量を制御する。次に中−器利得を変化させる場合、テ
レコマンド信号入力端子(11にテレコ叩ンド信号が印
加これ、ゲインステータスデコーダ(7)で新たな設定
利得が解読され、ストレートバイナリコードのゲインス
テータスfff@onが出力される。ゲインステータス
情報はビットバタン変換回路(至)へ印加され、nビッ
トの選択スイッチ情報(至)に変換され出力される。ア
ナログスイッチ[有]では安定化電圧源un出力を抵抗
器1411.143の組合せを変えて分割し、要求され
るnヶの設定、flJ得に対応するnヶのバイアス電圧
ヲ得ている。スイッチ群(至)の各入力ポートは1選択
スイッチ情報(至)の各ビットと一対一で対応しており
、イネイブルビットに対応した入力ポートと出力ボート
は導通状態となる。このとき、安定化電圧源出力を抵抗
分割して得られた電圧値がそのままもう一つの可変アツ
テネーダ(81のバイアス電圧(52)として印加され
、可変アツテネーダの通過損失を変化させ、中継器利得
を設定値へ変える。
The bias potential of the variable attenuator +51 changes in proportion to the temperature gradient of the thermistor, and controls the amount of attenuation of the variable attenuator. Next, when changing the intermediate gain, a telecommand signal is applied to the telecommand signal input terminal (11).The gain status decoder (7) decodes the new set gain, and the straight binary code gain status fff@ on is output.The gain status information is applied to the bit-bang conversion circuit (to), converted to n-bit selection switch information (to), and output.The analog switch [with] outputs the stabilized voltage source un. The resistors 1411 and 143 are divided by changing the combination to obtain n bias voltages corresponding to the required n settings and flJ gain.Each input port of the switch group (to) has one selection switch information. There is a one-to-one correspondence with each bit (to), and the input port and output port corresponding to the enable bit are in a conductive state.At this time, the voltage value obtained by dividing the stabilized voltage source output by resistance is directly applied as a bias voltage (52) to another variable attenuator (81), changing the passage loss of the variable attenuator and changing the repeater gain to the set value.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の利得温度補償装置及び利得制御装置は以上のよう
に構成されているので、可変アツテネーダの変化量の精
度を良くしなければならず、印加されるバイアス値の設
定精度を高くすることが必要で、またオペアンプの温度
ドリフト分の補償も含めて行わなければならず、さらに
アナログスイッチの切換を行うために、とットパタンを
一度変換しているので、剰得設定範囲が多く要求された
場合に、設定バイアス値を多く用意しなくてはなラス、
これに伴うアナログスイッチ、ビットバタン変換回路の
ハードウェア規模が増大し9個々の設定バイアス値の精
度が要求される割には分割抵抗の組合せには限りが有る
等の課題があつ九。
Since the conventional gain temperature compensator and gain control device are configured as described above, it is necessary to improve the accuracy of the amount of change of the variable attenuator, and it is necessary to increase the setting accuracy of the applied bias value. In addition, compensation for the temperature drift of the operational amplifier must be included, and the cut pattern is converted once in order to change the analog switch, so if a large surplus setting range is required, , it is necessary to prepare many setting bias values,
As a result, the scale of the hardware for analog switches and bit-bang conversion circuits has increased, and there are problems such as the limited number of combinations of dividing resistors, even though the accuracy of each set bias value is required.9

この発明は上記のような課題を解消するためになされた
もので、可変アツテネーダに印加されるバイアス値の精
度を良くできるとともに、ビットバタンを変換するため
のハードウェアをなくシ。
This invention was made to solve the above-mentioned problems, and it is possible to improve the precision of the bias value applied to the variable attenuator and eliminate the need for hardware for converting bit beats.

温度補償回評自身の補償の必要性を排除し、さらに中継
器利得範囲が多く要求された場合でも、ハードウェア構
成は全く変更する必要がない装置を得ることを目的とし
ている。
The aim is to eliminate the need for compensation of the temperature compensation circuit itself and to obtain a device in which the hardware configuration does not need to be changed at all even if a large repeater gain range is required.

〔課1を解決するための手段〕 この発明に係る温度補償型利得設定制御装置は。[Means for solving Lesson 1] A temperature compensated gain setting control device according to the present invention.

温度補償及び剰得設定を1つの可変アツテネーダで共用
し、印加さるバイアス値は、温度情報と利得設定情報を
合せたディジタル値をROM(IJ−ド・オンリ・メモ
リ)へ格納し、温度ステータスと、ゲインステータス金
アドレスとして、vtみ出された値’iD/Aコンバー
タによってアナログ値へ変換したものである。
Temperature compensation and residual gain settings are shared by one variable attenuator, and the bias value to be applied is a digital value that is a combination of temperature information and gain setting information, which is stored in ROM (IJ-only memory), and the temperature status and , the value extracted from vt is converted into an analog value by the iD/A converter as the gain status gold address.

〔作用〕[Effect]

この発明における温度補償製利得設定制御装置は、胸骨
設定に必要な可変アツテネーダの減衰量を決め、この値
に温度補償弁の値を増減した値を祷るバイアス値iRO
Mで用意し、これをD/A変換することにより得ている
ため、精度よい電圧値が得られ、安定した利得設定韮ひ
に温度補償が一台の可変アツテネーダでできる。
The temperature compensated gain setting control device of the present invention determines the amount of attenuation of the variable attenuator necessary for sternum setting, and sets the bias value iRO to a value obtained by increasing or decreasing the value of the temperature compensation valve to this value.
Since the voltage is obtained by D/A conversion, a highly accurate voltage value can be obtained, and stable gain setting and temperature compensation can be performed with a single variable attenuator.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において、 fi+、 +21. +51.(6)は
従来装置と全く同一のものである。(3)は利得温度補
償回路。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, fi+, +21. +51. (6) is exactly the same as the conventional device. (3) is a gain temperature compensation circuit.

(4)は可変アツテネーダの印加バイアス、さらに(3
1の詳細を第2図に示す。
(4) is the applied bias of the variable attenuator, and (3
The details of 1 are shown in Fig. 2.

図において、 (71,+81.  +91Fi従来回
路と全く同一のものである。α1は温度変動に対し変化
する分圧値、alは多段構成のコンパレータ、(IX5
はROM。
In the figure, (71, +81. +91Fi is exactly the same as the conventional circuit. α1 is a partial pressure value that changes with temperature fluctuations, al is a multi-stage comparator, (IX5
is ROM.

0はROMアドレス入力、 (141は可変アツテネー
ダに印加されるバイアス値をディジタル化した出力。
0 is the ROM address input, (141 is the output that digitizes the bias value applied to the variable attenuator.

aりはD/Aコンバータを示す。a indicates a D/A converter.

第9図fblは、ROMアドレスを示す。FIG. 9 fbl shows the ROM address.

次に動作について説明する。温度変動に伴いサーミスタ
(81の抵抗値が変り、抵抗器(9)との接続点の電位
αGも変位する。この電位をしきい値がそれぞれ異なる
多段構成されたコンパレータαυによりディジタルの温
度情報へ変換する。これと全く独立に、テレコマンド入
力端子(1)にテレコマンド信号(2)が印加され、ゲ
インステータスデコーダ(7)で中継器の利得設定値を
解読し、このときの温度情報と供t13にROMfi2
へ入力される。ROMアドレスは上位アドレスを利得設
定へ、下位アドレスを温度補償へ割り掘り、各アドレス
に対応する可変アツテネーダの減衰量を得るバイアス値
を読み出す。
Next, the operation will be explained. As the temperature fluctuates, the resistance value of the thermistor (81) changes, and the potential αG at the connection point with the resistor (9) also changes. This potential is converted into digital temperature information by a multi-stage comparator αυ with different threshold values. Completely independently of this, a telecommand signal (2) is applied to the telecommand input terminal (1), the gain status decoder (7) decodes the gain setting value of the repeater, and the temperature information at this time and ROMfi2 in the t13
is input to. As for the ROM address, the upper address is divided into gain setting, the lower address is divided into temperature compensation, and the bias value for obtaining the attenuation amount of the variable attenuator corresponding to each address is read out.

読み出されたディジタルバイアスIはD/A  コンバ
ータcIsによりアナログ電圧に変換される。このとき
変換されるアナログ値の精度は、  D/A  コンバ
ータの入力ビツトとダイナミックレンジにより決まる。
The read digital bias I is converted into an analog voltage by a D/A converter cIs. The accuracy of the analog value converted at this time is determined by the input bits and dynamic range of the D/A converter.

−例として入力8ビツト、ダイナミックレンジ5vのD
/Aコンバータを想定すると、 アドレスが1(2)変
化するたびに。
- For example, D with 8 bit input and 5 V dynamic range.
Assuming a /A converter, every time the address changes by 1 (2).

5/28中0.02  (V) の精度で可変アツテネーダのバイアス値をコントロール
できる。D/Aコンバータよシ出力されるバイアス電圧
(41ヲ可変アツテネータ(51へ印加することにより
減衰量を可変し、中継器の総合利得と。
The bias value of the variable attenuator can be controlled with an accuracy of 0.02 (V) in 5/28. The bias voltage output from the D/A converter (41) is applied to the variable attenuator (51) to vary the amount of attenuation and adjust the overall gain of the repeater.

温度変動による利得変化の補償を行っている。Compensates for gain changes due to temperature fluctuations.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、可変アツテネーダの
バイアス値を決めるROMのアドレスに。
As described above, according to the present invention, the ROM address that determines the bias value of the variable attenuator.

利得設定情報と温度情報を合せて用いているので可変ア
ツテネーダが一台で済み、また、利得設定及び温度補償
とも精度の高いものが得られる効果がある。
Since the gain setting information and temperature information are used together, only one variable attenuator is required, and there is an effect that highly accurate gain setting and temperature compensation can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図はこの発明の一実施例による温度補償型
利得設定制御装置in示すブロック図、第3図は従来の
方式を示す図、第4図は従来の温度補償回路全示す図、
第5図は従来の利得設定回路を示す図、第6図は第5図
中のアナログスイッチの詳細を示す図、第7図は可変ア
ツテネーダの印加バイアス値に対する減衰量の関係を示
す図、第8図はゲインステータス情報のとットパタンを
示す図、第9[1W(alは第5図中の選択スイッチ情
報のビットバタンを示す図、第9図Tblは、ROMア
ドレスを示す図である。 (lldテレコマンド信号入力端子、(2)はテレコマ
ンド信号、(3)はゲインステータスデコーダ、+81
ijサーミスタ、(91は抵抗器、 anは温度変動電
位、alはしきい値がそれぞれ異なる多段構成のコンパ
レータ、fi3はROM、+13はROM7ドL//C
,aaはディジタルバイアス値、(19はD/Aコンバ
ータ、  (41ij可変アツテネータ(5)へ印加さ
れるバイアス値を示す。 なお0図中、同一符号は同一、又は相当部分を示す。
1 and 2 are block diagrams showing a temperature compensated gain setting control device according to an embodiment of the present invention, FIG. 3 is a diagram showing a conventional system, and FIG. 4 is a diagram showing the entire conventional temperature compensation circuit. ,
FIG. 5 is a diagram showing a conventional gain setting circuit, FIG. 6 is a diagram showing details of the analog switch in FIG. FIG. 8 is a diagram showing the cut pattern of the gain status information, 9th [1W (al is a diagram showing the bit pattern of the selection switch information in FIG. 5, and FIG. 9 Tbl is a diagram showing the ROM address.) lld telecommand signal input terminal, (2) is telecommand signal, (3) is gain status decoder, +81
ij thermistor, (91 is a resistor, an is a temperature fluctuation potential, al is a multi-stage comparator with different threshold values, fi3 is a ROM, +13 is a ROM7 decoder L//C
, aa are digital bias values, (19 is a D/A converter, and (41ij is a bias value applied to the variable attenuator (5).

Claims (1)

【特許請求の範囲】[Claims] テレコマンドパルスが入力される入力端子を有し、入力
コマンド信号から設定利得状態を解読するゲインステー
タスデコーダと、電源とアース間に直列に接続された抵
抗器とサーシスタの接続点の電位を取込む多段構成のコ
ンパレータとが並列に配置され、これらの出力信号をア
ドレスとし、周囲温度環境下に適合した利得設定値に対
応した減衰量を得るために必要な電圧値を読み出すRO
M(リード・オンリ・メモリ)と、ROMより出力され
る値をアナログ量へ変換するためのD/Aコンバータと
、D/Aコンバータにより変換されたアナログ電圧値に
より通過損失を制御できる可変アツテネーダがこの順序
で構成されていることを特徴とする温度補償型利得設定
制御装置。
It has an input terminal into which telecommand pulses are input, a gain status decoder that decodes the set gain status from the input command signal, and the potential at the connection point of the resistor and sursistor connected in series between the power supply and ground. The RO has a multi-stage comparator arranged in parallel, uses these output signals as an address, and reads out the voltage value necessary to obtain the attenuation amount corresponding to the gain setting value suitable for the ambient temperature environment.
M (read-only memory), a D/A converter for converting the value output from the ROM into an analog quantity, and a variable attenuator that can control the passing loss using the analog voltage value converted by the D/A converter. A temperature compensated gain setting control device characterized by being configured in this order.
JP64000691A 1989-01-05 1989-01-05 Temperature compensation type gain setting control device Pending JPH02181525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP64000691A JPH02181525A (en) 1989-01-05 1989-01-05 Temperature compensation type gain setting control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP64000691A JPH02181525A (en) 1989-01-05 1989-01-05 Temperature compensation type gain setting control device

Publications (1)

Publication Number Publication Date
JPH02181525A true JPH02181525A (en) 1990-07-16

Family

ID=11480780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP64000691A Pending JPH02181525A (en) 1989-01-05 1989-01-05 Temperature compensation type gain setting control device

Country Status (1)

Country Link
JP (1) JPH02181525A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013311A1 (en) * 1998-08-26 2000-03-09 Scientific-Atlanta, Inc. Signal level control circuit for amplifiers
JP2010503345A (en) * 2006-09-07 2010-01-28 ナショナル セミコンダクタ コーポレイション Gain adjustment for programmable gain amplifiers.
WO2012144104A1 (en) * 2011-04-22 2012-10-26 住友電気工業株式会社 Wireless communication apparatus
CN118783904A (en) * 2024-09-03 2024-10-15 苏州至盛半导体科技有限公司 Thermal protection method for medium and high power fully integrated class D audio power amplifier chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013311A1 (en) * 1998-08-26 2000-03-09 Scientific-Atlanta, Inc. Signal level control circuit for amplifiers
JP2010503345A (en) * 2006-09-07 2010-01-28 ナショナル セミコンダクタ コーポレイション Gain adjustment for programmable gain amplifiers.
WO2012144104A1 (en) * 2011-04-22 2012-10-26 住友電気工業株式会社 Wireless communication apparatus
CN118783904A (en) * 2024-09-03 2024-10-15 苏州至盛半导体科技有限公司 Thermal protection method for medium and high power fully integrated class D audio power amplifier chips

Similar Documents

Publication Publication Date Title
US5155386A (en) Programmable hysteresis comparator
EP0373211B1 (en) Subranging analog-to-digital converter with calibration
CA1167925A (en) Calibration apparatus for analog-to-digital converter
US4342983A (en) Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein
US5471210A (en) Analog digital converter
US5668550A (en) Weighted current source for a digital-to-analog converter
US5012436A (en) Sensor arrangement with amplifier offset cancellation
US4321583A (en) Analogue to digital converter channels
JPH02181525A (en) Temperature compensation type gain setting control device
US4350974A (en) Logarithmic analog-to-digital converter
US4517526A (en) Digitally controlled AGC amplifier
US5111203A (en) Circuitry for conditioning analog signals and converting to digital form
FI92631B (en) thermal anemometer sensor
US6492924B2 (en) Circuits, systems, and methods for signal processors that buffer a signal dependent current
GB2214736A (en) Gain control circuit
US4718111A (en) Arrangement for combining the output signals from a plurality of transmitters tuned to the same frequency
KR900007378B1 (en) R-2R type digital / analog conversion circuit
JPS60241330A (en) Digital-analog converter with auto-range function
JPH02141032A (en) Temperature compensating type gain setting controller
JPS6161577B2 (en)
JPS62173809A (en) Amplifier
US4642608A (en) Digital-to-analogue converter arrangement
US20030034906A1 (en) A/D conversion device and A/D converter error correction device
JP3070308B2 (en) Heat detector
US4864304A (en) Analog voltage signal comparator circuit