JPH02181525A - 温度補償型利得設定制御装置 - Google Patents
温度補償型利得設定制御装置Info
- Publication number
- JPH02181525A JPH02181525A JP64000691A JP69189A JPH02181525A JP H02181525 A JPH02181525 A JP H02181525A JP 64000691 A JP64000691 A JP 64000691A JP 69189 A JP69189 A JP 69189A JP H02181525 A JPH02181525 A JP H02181525A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- value
- variable attenuator
- temperature compensation
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロ波回路から構５３２これる中継器
のもつ利得を、外部コマンドにより一定ステップで可変
させ、かつ、温度変動による利得変位を補償した利得制
御装置に関するものである。
のもつ利得を、外部コマンドにより一定ステップで可変
させ、かつ、温度変動による利得変位を補償した利得制
御装置に関するものである。
従来、この種の装置として第３図のブロック図に示され
るものがあった。（１）はテレコ１ンド信号入力端子、
〈２）はテレコマンド信号、 （５１Ｆｉ印加されるバ
イアス値により減衰量を可変できるアツテネーダ、（６
１はＲＦ傷信号増幅する増幅器、■は温度補償回路、■
は利得制御回路、 （５１）は温度変動に伴う中継器
の利得変動を補正する可変アツテネーダの減衰量を設定
するバイアス値、 （５２）は中継器利得を変化寧せ
る際の可変アツテネーダの減衰量を設定するバイアス値
を示す。
るものがあった。（１）はテレコ１ンド信号入力端子、
〈２）はテレコマンド信号、 （５１Ｆｉ印加されるバ
イアス値により減衰量を可変できるアツテネーダ、（６
１はＲＦ傷信号増幅する増幅器、■は温度補償回路、■
は利得制御回路、 （５１）は温度変動に伴う中継器
の利得変動を補正する可変アツテネーダの減衰量を設定
するバイアス値、 （５２）は中継器利得を変化寧せ
る際の可変アツテネーダの減衰量を設定するバイアス値
を示す。
第４図は温度補償制御回路の詳細を示す。（８）はサー
ミスタ、（９）は抵抗器、 Ｃｌ１１１はオペアンプを
示す。
ミスタ、（９）は抵抗器、 Ｃｌ１１１はオペアンプを
示す。
第５図Ｆｉ利得制御回路の詳細を示す。（７）はゲイン
ステータスデコーダ、Ｇυはゲインステータス情報、（
至）はビットバタン変換回路、儲は選択されるスイッチ
情報、＠はアナログスイッチ、（至）は設定置れる中継
器利得を得るために必要な可変アツテネーダ（５１のバ
イアス値でその数は利得範囲とステップ数により決まる
。（至）はスイッチ群を示す。第６図は、アナログスイ
ッチ＠の詳細を示したものである。卿は安定化電圧源、
１４１＋、 ｔＱは抵抗器を示す。
ステータスデコーダ、Ｇυはゲインステータス情報、（
至）はビットバタン変換回路、儲は選択されるスイッチ
情報、＠はアナログスイッチ、（至）は設定置れる中継
器利得を得るために必要な可変アツテネーダ（５１のバ
イアス値でその数は利得範囲とステップ数により決まる
。（至）はスイッチ群を示す。第６図は、アナログスイ
ッチ＠の詳細を示したものである。卿は安定化電圧源、
１４１＋、 ｔＱは抵抗器を示す。
第７図は、可変アツテネーダ（５）の印加バイアス（５
１及び５２）電圧と減衰量の関係を示したものである。
１及び５２）電圧と減衰量の関係を示したものである。
バイアス電圧が成る値を越えると減衰量は頭打ちとなる
。
。
第８図はゲインステータスデコーダ（７）の出力ビット
パタンａｎｙ示している。ストレートバイナリコードを
用いた場合、バイナリ値と減衰量は一致している。
パタンａｎｙ示している。ストレートバイナリコードを
用いた場合、バイナリ値と減衰量は一致している。
第９図［ａｌは、ビットバタン変換回路（至）の出力ビ
ツト８３ヲ示している。ビット数はステップ数ｎだけ必
要となる。
ツト８３ヲ示している。ビット数はステップ数ｎだけ必
要となる。
次に動作について説明する。温度変動によりサーミスタ
（８１と抵抗器（９）の接続点の電位が変化し。
（８１と抵抗器（９）の接続点の電位が変化し。
オペアンプ＋２１１のオフセット電圧が制御される。こ
のことにより、オペアンプの出力電位（５１）が。
のことにより、オペアンプの出力電位（５１）が。
可変アツテネーダ＋５１のバイアス電位としてサーミス
タの温度勾配に比例して変化し、可変アツテネーダの減
衰量を制御する。次に中−器利得を変化させる場合、テ
レコマンド信号入力端子（１１にテレコ叩ンド信号が印
加これ、ゲインステータスデコーダ（７）で新たな設定
利得が解読され、ストレートバイナリコードのゲインス
テータスｆｆｆ＠ｏｎが出力される。ゲインステータス
情報はビットバタン変換回路（至）へ印加され、ｎビッ
トの選択スイッチ情報（至）に変換され出力される。ア
ナログスイッチ［有］では安定化電圧源ｕｎ出力を抵抗
器１４１１．１４３の組合せを変えて分割し、要求され
るｎヶの設定、ｆｌＪ得に対応するｎヶのバイアス電圧
ヲ得ている。スイッチ群（至）の各入力ポートは１選択
スイッチ情報（至）の各ビットと一対一で対応しており
、イネイブルビットに対応した入力ポートと出力ボート
は導通状態となる。このとき、安定化電圧源出力を抵抗
分割して得られた電圧値がそのままもう一つの可変アツ
テネーダ（８１のバイアス電圧（５２）として印加され
、可変アツテネーダの通過損失を変化させ、中継器利得
を設定値へ変える。
タの温度勾配に比例して変化し、可変アツテネーダの減
衰量を制御する。次に中−器利得を変化させる場合、テ
レコマンド信号入力端子（１１にテレコ叩ンド信号が印
加これ、ゲインステータスデコーダ（７）で新たな設定
利得が解読され、ストレートバイナリコードのゲインス
テータスｆｆｆ＠ｏｎが出力される。ゲインステータス
情報はビットバタン変換回路（至）へ印加され、ｎビッ
トの選択スイッチ情報（至）に変換され出力される。ア
ナログスイッチ［有］では安定化電圧源ｕｎ出力を抵抗
器１４１１．１４３の組合せを変えて分割し、要求され
るｎヶの設定、ｆｌＪ得に対応するｎヶのバイアス電圧
ヲ得ている。スイッチ群（至）の各入力ポートは１選択
スイッチ情報（至）の各ビットと一対一で対応しており
、イネイブルビットに対応した入力ポートと出力ボート
は導通状態となる。このとき、安定化電圧源出力を抵抗
分割して得られた電圧値がそのままもう一つの可変アツ
テネーダ（８１のバイアス電圧（５２）として印加され
、可変アツテネーダの通過損失を変化させ、中継器利得
を設定値へ変える。
従来の利得温度補償装置及び利得制御装置は以上のよう
に構成されているので、可変アツテネーダの変化量の精
度を良くしなければならず、印加されるバイアス値の設
定精度を高くすることが必要で、またオペアンプの温度
ドリフト分の補償も含めて行わなければならず、さらに
アナログスイッチの切換を行うために、とットパタンを
一度変換しているので、剰得設定範囲が多く要求された
場合に、設定バイアス値を多く用意しなくてはなラス、
これに伴うアナログスイッチ、ビットバタン変換回路の
ハードウェア規模が増大し９個々の設定バイアス値の精
度が要求される割には分割抵抗の組合せには限りが有る
等の課題があつ九。
に構成されているので、可変アツテネーダの変化量の精
度を良くしなければならず、印加されるバイアス値の設
定精度を高くすることが必要で、またオペアンプの温度
ドリフト分の補償も含めて行わなければならず、さらに
アナログスイッチの切換を行うために、とットパタンを
一度変換しているので、剰得設定範囲が多く要求された
場合に、設定バイアス値を多く用意しなくてはなラス、
これに伴うアナログスイッチ、ビットバタン変換回路の
ハードウェア規模が増大し９個々の設定バイアス値の精
度が要求される割には分割抵抗の組合せには限りが有る
等の課題があつ九。
この発明は上記のような課題を解消するためになされた
もので、可変アツテネーダに印加されるバイアス値の精
度を良くできるとともに、ビットバタンを変換するため
のハードウェアをなくシ。
もので、可変アツテネーダに印加されるバイアス値の精
度を良くできるとともに、ビットバタンを変換するため
のハードウェアをなくシ。
温度補償回評自身の補償の必要性を排除し、さらに中継
器利得範囲が多く要求された場合でも、ハードウェア構
成は全く変更する必要がない装置を得ることを目的とし
ている。
器利得範囲が多く要求された場合でも、ハードウェア構
成は全く変更する必要がない装置を得ることを目的とし
ている。
〔課１を解決するための手段〕
この発明に係る温度補償型利得設定制御装置は。
温度補償及び剰得設定を１つの可変アツテネーダで共用
し、印加さるバイアス値は、温度情報と利得設定情報を
合せたディジタル値をＲＯＭ（ＩＪ−ド・オンリ・メモ
リ）へ格納し、温度ステータスと、ゲインステータス金
アドレスとして、ｖｔみ出された値’ｉＤ／Ａコンバー
タによってアナログ値へ変換したものである。
し、印加さるバイアス値は、温度情報と利得設定情報を
合せたディジタル値をＲＯＭ（ＩＪ−ド・オンリ・メモ
リ）へ格納し、温度ステータスと、ゲインステータス金
アドレスとして、ｖｔみ出された値’ｉＤ／Ａコンバー
タによってアナログ値へ変換したものである。
この発明における温度補償製利得設定制御装置は、胸骨
設定に必要な可変アツテネーダの減衰量を決め、この値
に温度補償弁の値を増減した値を祷るバイアス値ｉＲＯ
Ｍで用意し、これをＤ／Ａ変換することにより得ている
ため、精度よい電圧値が得られ、安定した利得設定韮ひ
に温度補償が一台の可変アツテネーダでできる。
設定に必要な可変アツテネーダの減衰量を決め、この値
に温度補償弁の値を増減した値を祷るバイアス値ｉＲＯ
Ｍで用意し、これをＤ／Ａ変換することにより得ている
ため、精度よい電圧値が得られ、安定した利得設定韮ひ
に温度補償が一台の可変アツテネーダでできる。
以下、この発明の一実施例を図について説明する。第１
図において、 ｆｉ＋、 ＋２１． ＋５１．（６）は
従来装置と全く同一のものである。（３）は利得温度補
償回路。
図において、 ｆｉ＋、 ＋２１． ＋５１．（６）は
従来装置と全く同一のものである。（３）は利得温度補
償回路。
（４）は可変アツテネーダの印加バイアス、さらに（３
１の詳細を第２図に示す。
１の詳細を第２図に示す。
図において、 （７１，＋８１． ＋９１Ｆｉ従来回
路と全く同一のものである。α１は温度変動に対し変化
する分圧値、ａｌは多段構成のコンパレータ、（ＩＸ５
はＲＯＭ。
路と全く同一のものである。α１は温度変動に対し変化
する分圧値、ａｌは多段構成のコンパレータ、（ＩＸ５
はＲＯＭ。
０はＲＯＭアドレス入力、 （１４１は可変アツテネー
ダに印加されるバイアス値をディジタル化した出力。
ダに印加されるバイアス値をディジタル化した出力。
ａりはＤ／Ａコンバータを示す。
第９図ｆｂｌは、ＲＯＭアドレスを示す。
次に動作について説明する。温度変動に伴いサーミスタ
（８１の抵抗値が変り、抵抗器（９）との接続点の電位
αＧも変位する。この電位をしきい値がそれぞれ異なる
多段構成されたコンパレータαυによりディジタルの温
度情報へ変換する。これと全く独立に、テレコマンド入
力端子（１）にテレコマンド信号（２）が印加され、ゲ
インステータスデコーダ（７）で中継器の利得設定値を
解読し、このときの温度情報と供ｔ１３にＲＯＭｆｉ２
へ入力される。ＲＯＭアドレスは上位アドレスを利得設
定へ、下位アドレスを温度補償へ割り掘り、各アドレス
に対応する可変アツテネーダの減衰量を得るバイアス値
を読み出す。
（８１の抵抗値が変り、抵抗器（９）との接続点の電位
αＧも変位する。この電位をしきい値がそれぞれ異なる
多段構成されたコンパレータαυによりディジタルの温
度情報へ変換する。これと全く独立に、テレコマンド入
力端子（１）にテレコマンド信号（２）が印加され、ゲ
インステータスデコーダ（７）で中継器の利得設定値を
解読し、このときの温度情報と供ｔ１３にＲＯＭｆｉ２
へ入力される。ＲＯＭアドレスは上位アドレスを利得設
定へ、下位アドレスを温度補償へ割り掘り、各アドレス
に対応する可変アツテネーダの減衰量を得るバイアス値
を読み出す。
読み出されたディジタルバイアスＩはＤ／Ａ コンバ
ータｃＩｓによりアナログ電圧に変換される。このとき
変換されるアナログ値の精度は、 Ｄ／Ａ コンバ
ータの入力ビツトとダイナミックレンジにより決まる。
ータｃＩｓによりアナログ電圧に変換される。このとき
変換されるアナログ値の精度は、 Ｄ／Ａ コンバ
ータの入力ビツトとダイナミックレンジにより決まる。
−例として入力８ビツト、ダイナミックレンジ５ｖのＤ
／Ａコンバータを想定すると、 アドレスが１（２）変
化するたびに。
／Ａコンバータを想定すると、 アドレスが１（２）変
化するたびに。
５／２８中０．０２ （Ｖ）
の精度で可変アツテネーダのバイアス値をコントロール
できる。Ｄ／Ａコンバータよシ出力されるバイアス電圧
（４１ヲ可変アツテネータ（５１へ印加することにより
減衰量を可変し、中継器の総合利得と。
できる。Ｄ／Ａコンバータよシ出力されるバイアス電圧
（４１ヲ可変アツテネータ（５１へ印加することにより
減衰量を可変し、中継器の総合利得と。
温度変動による利得変化の補償を行っている。
以上のように、この発明によれば、可変アツテネーダの
バイアス値を決めるＲＯＭのアドレスに。
バイアス値を決めるＲＯＭのアドレスに。
利得設定情報と温度情報を合せて用いているので可変ア
ツテネーダが一台で済み、また、利得設定及び温度補償
とも精度の高いものが得られる効果がある。
ツテネーダが一台で済み、また、利得設定及び温度補償
とも精度の高いものが得られる効果がある。
第１図、第２図はこの発明の一実施例による温度補償型
利得設定制御装置ｉｎ示すブロック図、第３図は従来の
方式を示す図、第４図は従来の温度補償回路全示す図、
第５図は従来の利得設定回路を示す図、第６図は第５図
中のアナログスイッチの詳細を示す図、第７図は可変ア
ツテネーダの印加バイアス値に対する減衰量の関係を示
す図、第８図はゲインステータス情報のとットパタンを
示す図、第９［１Ｗ（ａｌは第５図中の選択スイッチ情
報のビットバタンを示す図、第９図Ｔｂｌは、ＲＯＭア
ドレスを示す図である。 （ｌｌｄテレコマンド信号入力端子、（２）はテレコマ
ンド信号、（３）はゲインステータスデコーダ、＋８１
ｉｊサーミスタ、（９１は抵抗器、 ａｎは温度変動電
位、ａｌはしきい値がそれぞれ異なる多段構成のコンパ
レータ、ｆｉ３はＲＯＭ、＋１３はＲＯＭ７ドＬ／／Ｃ
，ａａはディジタルバイアス値、（１９はＤ／Ａコンバ
ータ、 （４１ｉｊ可変アツテネータ（５）へ印加さ
れるバイアス値を示す。 なお０図中、同一符号は同一、又は相当部分を示す。
利得設定制御装置ｉｎ示すブロック図、第３図は従来の
方式を示す図、第４図は従来の温度補償回路全示す図、
第５図は従来の利得設定回路を示す図、第６図は第５図
中のアナログスイッチの詳細を示す図、第７図は可変ア
ツテネーダの印加バイアス値に対する減衰量の関係を示
す図、第８図はゲインステータス情報のとットパタンを
示す図、第９［１Ｗ（ａｌは第５図中の選択スイッチ情
報のビットバタンを示す図、第９図Ｔｂｌは、ＲＯＭア
ドレスを示す図である。 （ｌｌｄテレコマンド信号入力端子、（２）はテレコマ
ンド信号、（３）はゲインステータスデコーダ、＋８１
ｉｊサーミスタ、（９１は抵抗器、 ａｎは温度変動電
位、ａｌはしきい値がそれぞれ異なる多段構成のコンパ
レータ、ｆｉ３はＲＯＭ、＋１３はＲＯＭ７ドＬ／／Ｃ
，ａａはディジタルバイアス値、（１９はＤ／Ａコンバ
ータ、 （４１ｉｊ可変アツテネータ（５）へ印加さ
れるバイアス値を示す。 なお０図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- テレコマンドパルスが入力される入力端子を有し、入力
コマンド信号から設定利得状態を解読するゲインステー
タスデコーダと、電源とアース間に直列に接続された抵
抗器とサーシスタの接続点の電位を取込む多段構成のコ
ンパレータとが並列に配置され、これらの出力信号をア
ドレスとし、周囲温度環境下に適合した利得設定値に対
応した減衰量を得るために必要な電圧値を読み出すＲＯ
Ｍ（リード・オンリ・メモリ）と、ＲＯＭより出力され
る値をアナログ量へ変換するためのＤ／Ａコンバータと
、Ｄ／Ａコンバータにより変換されたアナログ電圧値に
より通過損失を制御できる可変アツテネーダがこの順序
で構成されていることを特徴とする温度補償型利得設定
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64000691A JPH02181525A (ja) | 1989-01-05 | 1989-01-05 | 温度補償型利得設定制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64000691A JPH02181525A (ja) | 1989-01-05 | 1989-01-05 | 温度補償型利得設定制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181525A true JPH02181525A (ja) | 1990-07-16 |
Family
ID=11480780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP64000691A Pending JPH02181525A (ja) | 1989-01-05 | 1989-01-05 | 温度補償型利得設定制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181525A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013311A1 (en) * | 1998-08-26 | 2000-03-09 | Scientific-Atlanta, Inc. | Signal level control circuit for amplifiers |
| JP2010503345A (ja) * | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | プログラマブル利得増幅器用の利得調節 |
| WO2012144104A1 (ja) * | 2011-04-22 | 2012-10-26 | 住友電気工業株式会社 | 無線通信装置 |
| CN118783904A (zh) * | 2024-09-03 | 2024-10-15 | 苏州至盛半导体科技有限公司 | 中高功率全集成d类音频功率放大器芯片的热保护方法 |
-
1989
- 1989-01-05 JP JP64000691A patent/JPH02181525A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013311A1 (en) * | 1998-08-26 | 2000-03-09 | Scientific-Atlanta, Inc. | Signal level control circuit for amplifiers |
| JP2010503345A (ja) * | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | プログラマブル利得増幅器用の利得調節 |
| WO2012144104A1 (ja) * | 2011-04-22 | 2012-10-26 | 住友電気工業株式会社 | 無線通信装置 |
| CN118783904A (zh) * | 2024-09-03 | 2024-10-15 | 苏州至盛半导体科技有限公司 | 中高功率全集成d类音频功率放大器芯片的热保护方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155386A (en) | Programmable hysteresis comparator | |
| EP0373211B1 (en) | Subranging analog-to-digital converter with calibration | |
| CA1167925A (en) | Calibration apparatus for analog-to-digital converter | |
| US5471210A (en) | Analog digital converter | |
| US5668550A (en) | Weighted current source for a digital-to-analog converter | |
| US5012436A (en) | Sensor arrangement with amplifier offset cancellation | |
| US4321583A (en) | Analogue to digital converter channels | |
| JPH02181525A (ja) | 温度補償型利得設定制御装置 | |
| US4350974A (en) | Logarithmic analog-to-digital converter | |
| US4517526A (en) | Digitally controlled AGC amplifier | |
| US5111203A (en) | Circuitry for conditioning analog signals and converting to digital form | |
| FI92631B (fi) | Lämpöanemometri | |
| US4410880A (en) | Digital-to-analog converter and analog-to-digital converter with controllable bi-polar and uni-polar capability | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| GB2214736A (en) | Gain control circuit | |
| US4718111A (en) | Arrangement for combining the output signals from a plurality of transmitters tuned to the same frequency | |
| KR900007378B1 (ko) | R-2r형 디지탈/아날로그 변환회로 | |
| JPS60241330A (ja) | オ−トレンジ機能付きデジタル・アナログ変換装置 | |
| JPH02141032A (ja) | 温度補償型利得設定制御装置 | |
| JPS6161577B2 (ja) | ||
| JPS62173809A (ja) | 増幅装置 | |
| US6600434B2 (en) | A/D conversion device and A/D converter error correction device | |
| US4642608A (en) | Digital-to-analogue converter arrangement | |
| JP3070308B2 (ja) | 熱感知器 | |
| US4864304A (en) | Analog voltage signal comparator circuit |