JPH02181554A - パケット交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパケット交換機、とくにパケット交換機におけ
るパケット組立処理に関する。

（従来の技術） 従来、パケット交換機におけるデータ情報の交換には蓄
積交換方式が採用されている。この方式では、発信側の
端末から送信されたデータ情報を、パケット交換機のメ
モリに一旦蓄積し１次いて網内（各パケット交換機相互
間）を蓄積拳転送して最後に相手端末に届ける。このと
き１発信側とその相手側との端末相互間には直接データ
の送受信を行なうための通信路は設定されていない。

すなわち、網内を流れるデータ情報は、一定長に区切ら
れ、この区切られたそれぞれの情報毎に、その情報の宛
先・シーケンス番号情報などを含んだヘッダが付加され
てパケットとして形成される。パケット交換機は、端末
から送信された情報をこのパケット単位でそのヘッダに
従ってスイッチング処理を行なう。

端末から送信されたデータ情報をパケットとして形成す
る前に、パケット交換機は、たとえばこのデータ情報を
一定長に区切り、これにヘッダ情報を付加してパケット
化情報として伝送する。パケット交換機は、パケット化
情報からパケットを形成するため、受信したデータ情報
を一旦メ（りに蓄積し、これをシーケンス番号に従って
順序をそろえ、宛先壷シーケンス番号などのヘッダ情報
を取り除き、もとの端末から送信されたメツセージに再
構築する。従来技術のパケット交換機は。

このような情報データの再構築処理をプログラム制御に
よるソフトウェアにより行なっていた。

（発明が解決しようとする課題） しかしながら、このような従来技術のパケット交換機で
は、音声、ユーザデータ、画像などの情報データをパケ
ット化する場合、受信したパケット化情報を−Ｈメモリ
に蓄積してから、そのシーケンス番号に従って順序をそ
ろえる必要があるので、遅延時間が大きくなるという欠
点があった。

このため、たとえば従来技術のパケット交換機を音声、
ユーザデータおよび画像などの信号を統合して交換する
統合パケット交換機に適用した場合には、その内部に超
高速処理装置および超高速メモリを使用しなければ、実
時間性を満足するシステムを構築することができないと
いう問題が生じている。

本発明はこのような従来技術の欠点を解消し、実時間性
の優れたパケット交換機を提供することを目的とする。

（課題を解決するための手段） 本発明は上述の課題を解決するために、端末装置から送
られてきた情報を、一定長のセルに区切り、セルに宛先
−シーケンス番号情報を付加したパケット化情報に分割
し、このパケット化情報を端末装置から送られてきた情
報形態に復元した後に、パケットとして組み立てるパケ
ット交換機は、パケット化情報を受信するすくなくとも
１つの入力バッファ手段と、宛先・シーケンス番号情報
をラッチするラッチ手段と、パケット化情報よりこのパ
ケット化情報のヘッダを取り除き端末装置が送信した情
報形態に復元するとともに、ラッチ手段からの通知でブ
ロック番号毎にこの情報形態を記憶するパケット組立手
段と、パケット組立手段に記憶されている情報形態が記
憶されたブロック番号を記憶する第１の記憶手段と、シ
ーケンス番号情報が先頭を示すときのパケット化情報を
記憶するためのブロック番号を記憶する第２の記憶手段
と、復元した情報形態を出力する出力側との速度整合を
行なう出力手段とを有する。

（作　用） 本発明によれば、一定長に分割され、これにヘッダ情報
が付加されたパケット化情報を受けると、ヘッダ情報に
含まれる宛先とシーケンス番号情報とにより、端末装置
から送信された情報を識別する。ヘッダ情報により一連
の情報を識別後、これを加算し、ヘッダ情報を除外して
端末装置から送信された情報形態に高速に復元する。そ
して復元した情報をパケットを形成するソフトウェアに
渡す。

（実施例） 次に添付図面を参照して本発明によるパケット交換機の
実施例を詳細に説明する。

第２図を参照すると、本発明によるパケット交換機の実
施例における中継方式図が示されている。パケット交換
機２は、異なる情報形態の端末装置１を複数収容するこ
とが可能なたとえば統合パケット交換機であり、端末イ
ンタフェース部ｌＯ、パケットスイッチ回路２０および
パケット組立処理部３０を有する。

端末インタフェース部ｌＯは、複数の端末１に接続され
、これら端末からの信号を交換機内部に送るインタフェ
ース部である。すなわちインタフェース部１０は、それ
ぞれの端末ｌから送信されたたとえば音声、ユーザデー
タ、画像などの信号を、固定長のセルに区切り、これに
宛先情報およびシーケンス番号情報などをヘッダ情報と
してデータに付加してパケット化情報（第３図）を形成
する。そしてインタフェース部ｌＯは、マルチプレクサ
によりこれらパケット化情報を多重化する。多重化され
た情報は、端末インタフェース部ｌＯとパケット組立処
理部３０とを接続するスイッチであるパケットスイッチ
回路２０を介しパケット組立処理部３０に送られる。

第３図にはパケット化情報の一例が示されている。パケ
ット化情報には、端末ｌから送られてきたデータの前に
、同図に示すようにシーケンス番号情報、有効バイト数
、および宛先情報を示すスイッチングヘッダなどが付加
される。なお、シーケンス番号情報とは、端末１より送
信された一連の情報が固定長のセル情報であるパケット
化情報に区切られるため、そのシリアル番号を示したも
のである。また、パケット化情報においてヘッダとは、
とくに明記していない場合には、データ以外の部分、す
なわちシーケンス番号、宥効バイト数およびスイッチン
グヘッダなどを指す。

パケット組立処理部３０は、各要素がハードウェアで構
成されているパケット組立部３０ａと、この組立部３０
ａで復元した情報を受けて交換網で伝送されるパケット
を形成する制御プロセッサ３０ｂとを有する６組立部３
０ａは、インタフェース部ｌＯより多重化されたパケッ
ト化情報を受信し、この情報を元の情報形態に高速に復
元する組立部である。第１図には本実施例におけるパケ
ット組立部３０ａの機能ブロック図が示されている。

パケット組立部３０ａは、入力バッファ回路３１゜ヘッ
ダラッチ回路３２．パケット組立回路３４、パケット組
立中ブロック番号記憶回路３５、初期設定データ部３８
、空きブロック番号記憶回路３７、塞りブロック番号記
憶回路３８、出力バッフ７回路３９、制御回路４０、Ｆ
ＣＳチエ−２り回路４１および複数の信号セレクタ３３
を有する。入カバッファ回Ｗ１１３１は、その入力側が
パケットスイッチ回路２０の出力側に接続され、組立部
３０ａ内に１つまたは複数個配設されている。バッファ
回路３１の出力側は、ヘッダラッチ回路３２、ＦＣＳチ
エツク回路４１およ゛びセレクタ３３を介しパケット組
立回路３４に接続されている。

ヘッダラッチ回路３２は、受信したパケット化情報のヘ
ッダに含まれる宛先およびシーケンス番号情報などをラ
ッチする回路である。ラッチ回路３２は、シーケンス番
号情報により受信したセルが先頭であるかどうかを判断
し、先頭の場合には空きブロック番号記憶回路３７を、
また先頭以外の場合にはパケット組立中ブロック番号記
憶回路３５をそれぞれ起動する。

空きブロック番号記憶回路３７は、ヘッダのシーケンス
番号情報が先頭を示す場合に、そのパケット化情報が記
憶されるブロック番号を記憶する記憶回路である。ここ
に記憶されているブロック番号が起動されると、そのブ
ロック番号がセレクタ３３を介しパケット組立中ブロッ
ク番号記憶回路３５および基リブロック番号記憶回路３
８にそれぞれ通知される。

塞リブロック番号記憶回路３８は１発信側端末１の情報
形態に復元された情報のブロック番号を記憶する記憶回
路である。ここに記憶されたブロック番号の復元情報は
、制御プロセッサ３０ｂに転送される。

パケット組立中ブロック番号記憶回路３５は、発信端末
１からの情報形態に復元処理しているたとえば多重化さ
れて入ってきたパケット化情報のブロック番号を記憶す
る回路である。

ＦＣＳチエツク回路４１は、宛先、有効バイト数および
ヘッダ以外の情報をＦＣＳチエツクし、これら情報に誤
りが無いかどうかを検査する回路である。チエツク回路
４１は、受信した情報に誤りが無いと判断したときには
セレクタ３３を介しその情報をパケット組立回路３４の
記憶部に送る。

パケット組立回路３４は、ヘッダを除外して端末１から
送信された情報形態に復元する回路である０組立回路３
４は、チエツク１１９３４１で誤すチェックされたヘッ
ダ情報以外の情報、すなわち端末ｌからのデータを記憶
する記憶部を有する。第４図には、本実施例における組
立回路３４の記憶部内部の論理構成、およびこの記憶部
に記憶されているブロック番号の指定方法が示されてい
る８本実施例では、記憶部が同図に示すように０〜３１
までの３２個のブロックに分割されており、それぞれの
ブロック番号をＯ〜４の５ビツトで指定する。なお、本
実施例ではこのようにブロック番号をＯ〜３１としたが
、本発明におけるブロック番号はとくにこのように限定
されるものでは無く、ブロック番号の数はこれより多く
ても、また少なくても勿論良い、第１図に戻って、受信
した情報が組立回路３４により元の情報形態に復元され
ると、その情報は出力バッファ回路３８に送られる。

出力バッファ回路３９は、復元された情報をソフトウェ
アと速度整合するよう制御プロセッサ３０ｂに出力する
バッファ回路である。

制御回路４０は、パケット組立部３Ｑａの各回路の基準
信号であるクロック信号、すなわち動作タイミングを供
給する同期回路である。この同期回路４０によりパケッ
ト組立部３０ａの各回路が規則正しく動作することがで
きる。

初期設定データ部３８は、たとえば電源ＯＮ時またはリ
セット時などに空きブロック番号記憶回路３７を初期設
定する回路である。

次にパケット化情報の組立例を示す、パケットスイッチ
回路２０を経由して入力バッファ回路３１にバッファリ
ングされたパケット化情報は、パケット組立部３０ａ内
のタイミングにより出力される。

そして、ヘッダ部に含まれる宛先、シーケンス番号およ
び有効バイト数がヘッダラッチ回路３２でラッチされ、
ヘッダ以外の情報はパケット組立回路３４の記憶部に蓄
積される。その際、受信した情報のシーケンス番号が先
頭な示す場合には、記憶部３４の空ブロック番号を空き
ブロック番号記憶回路３７から読み出され、この空ブロ
ック番号により宛先、有効バイト数およびヘッダ以外の
情報がＦＣＳチエツクされて、誤りが検出されなかった
出力ＦＣＳデータが記憶部３４に書き込まれる。

また、この動作と同時に空きブロック番号記憶回路３５
より読み出された空きブロック番号が、ヘッダからラッ
チされた宛先情報と対応するようにパケット組立中ブロ
ック番号記憶回路３５に書き込まれる。なお、空きブロ
ック番号記憶回路３７からの読み出しと、パケット組立
中ブロック番号記憶回路３５への書き込みはシーケンス
番号が先頭を示す場合だけでよい。

受信したパケット化情報のシーケンス番号が途中（継続
すること）を示すときは、その宛先情報によりパケット
組立中ブロック番号記憶回路３５内の該当するブロック
番号が読み出され、このブロック番号によりヘッダ以外
の情報、宛先、　ＦＣＳチエツク後のデータおよび有効
バイト数の加算を行なった後のデータが記憶部３４に書
き込まれる。

なお、有効バイト数の加算用データは、すでに記憶部３
４に書き込まれているパケット化情報の有効バイト数（
先頭パケットの有効バイト数）を加算前に記憶回路から
読み出しておく。

また、ＦＣ’Ｊチエツク用のデータも有効バイト数と同
様な処理が行なわれ、このデータは継続パケラトのヘッ
ダ以外の情報とのＦＣＳチエツク継続用データとして使
用される。さらに、受信したパケット化情報も前述した
途中パケット化情報と同様な処理が行なわれる。パケッ
ト化情報におけるシーケンス番号が最終を示す場合には
、有効バイト数の加算は行なわず、受信した有効バイト
数を示す値、ヘッダ以外の情報、宛先、ＦＣＳチエツク
後のデータをパケット組立中ブロック番号記憶回路３５
から読み出されたブロック番号によりパケット組立回路
３４の記憶部に書き込まれる。

パケットスイッチ回路２０を介し受信した情報がすべて
同一宛先の場合は、これで発信側の情報形態に復元され
たことになるので、最終のパケット化情報のブロック番
号が基リブロック番号記憶回路３８に書き込まれる。同
時に、ここに書き込まれたブロック番号の復元情報を、
制御プロセッサ３０ｂに転送する旨の転送要求が行なわ
れる。これにより、基リブロック番号記憶回路３８より
基リブロック番号が読み出され、このブロック番号によ
りパケット組立回路３４の記憶部から宛先、有効バイト
数およびヘッダ以外の復元情報が読み出されて出力バッ
ファ回路３８にバッファリングされる。

先程の制御プロセッサ３０ｂへの転送要求によりプロセ
ッサ３０ｂが受信可能になると、出力バッファ回路３９
にバッファリングされた復元情報は、プロセッサ３０ｂ
側の制御によりプロセッサ３０ｂに転送される。

このように本実施例では、多重化されたパケット化情報
を受信しても、そのヘッダに含まれる宛先情報対応にブ
ロック番号をパケット組立中ブロック番号記憶回路３５
に記憶するため、多重化されたパケット化情報を元の情
報形態に復元することが可能となる０本実施例ではまた
、多重化されたパケット化情報を発信側の情報に組み立
てながら制御プロセッサ３０ｂに転送することが可能と
なるため、高速に元の情報形態に復元することができる
。

本実施例におけるパケット交換機の特徴のひとつは、入
側の回線速度に応じてパケット化情報を発信側の情報形
態に復元し、制御プロセッサ３０ｂの能力に応じて情報
転送および処理を行なうことが可能となることである。

また、もうひとつの特徴としては、空きおよび基リブロ
ック番号記憶回路３７．３８から読み出されたブロック
番号を、パケット組立回路３４の記憶部へのアドレスの
割り付は方で受信情報量を固定的に決めることができる
ことにある。

このような特徴により本実施例では、端末１より送られ
てきた情報をシーケンス番号に従って順序をそろえる時
間が非常に高速に行なうことが可能となり、たとえば音
声、データ、画像などの情報を統合して交換する厳しい
実時間性が要求されるパケット交換機において超高速処
理装置および超高速メモリを使用しなくても処理能力不
足となることが無い。

なお本実施例では、本発明が最も有利に適用される多重
化されたパケット化情報を端末インタフェース部ｌＯよ
り受信する例で説明したが、本発明は勿論多重化された
パケット化情報に限定されるものではない、すなわち本
発明を多重化されていないパケット化情報に適用するこ
ともできる。

なおそのときには、パケット組立中ブロック番号記憶回
路３５はとくに配設されていなくても良い。

（発明の効果） このように本発明によれば、従来ソフトウェアで処理し
ていた端末装置から送られてくる情報の復元処理をハー
ドウェアにより行なう、このため、交換網でスイッチン
グされるパケットを形成するソフトウェアは、復元処理
後の情報形態で端末装置からの情報のパケット化を行な
うことができ、従来技術に比べ大幅にその処理を高速化
することが可能となる。

【図面の簡単な説明】

第１図は本発明によるパケット交換機におけるパケット
組立部の実施例を示す機能ブロック図、 第２図は、本発明におけるパケット交換機の牛脂方式を
示す中継方式図、 第３図は、第１図に適用されるパケット化情報のフォー
マット例を示す構成図、 第４図は、第１図に示すパケット組立回路の記憶部の論
理構成、およびブロック番号の指定方法の説明図である
。 、　　　１　　の　　　の２ １００．端末装置 ２００．パケット交換機 １０、、、、端末インタフェース部 ２０、、、パケットスイッチ回路 ３０ａ　、　、パケット組立部 ３０ｂ　、　、制御プロセッサ ３１、、、入力バフ２ア回路 ３２、、、ヘッダラッチ回路 ３３、、、セレクタ ３４、、、パケット組立回路 ３５、、、パケット組立中ブロック 番号記憶回路 ３７、、、空きブロック番号記憶回路 ３８゜ ３８゜ ４０゜ ４１゜ 、塞リブロック番号記憶回路 ６出力バッファ回路 、制御回路 、　ＦＣＳチエツク回路 特許出願人　沖電気工業株式会社 代　理　人　番数　孝雄 火山　隆夫

Claims (1)

1. 【特許請求の範囲】 １、端末装置から送られてきた情報を、一定長のセルに
   区切り、該セルに宛先・シーケンス番号情報を含むヘッ
   ダを付加したパケット化情報に分割し、該パケット化情
   報を前記端末装置から送られてきた情報形態に復元した
   後に、パケットとして組み立てるパケット交換機におい
   て、該交換機は、 前記パケット化情報を受信するすくなくとも１つの入力
   手段と、 前記宛先・シーケンス番号情報をラッチするラッチ手段
   と、 前記パケット化情報より該パケット化情報のヘッダを取
   り除き前記端末装置が送信した情報形態に復元するとと
   もに、前記ラッチ手段からの通知でブロック番号毎に前
   記情報形態を記憶するパケット組立手段と、 該パケット組立手段に記憶されている前記情報形態が記
   憶されたブロック番号を記憶する第１の記憶手段と、 前記シーケンス番号情報が先頭を示すときのパケット化
   情報を記憶するためのブロック番号を記憶する第２の記
   憶手段と、 前記復元した情報形態を出力する出力側との速度整合を
   行なう出力手段とを有することを特徴とするパケット交
   換機。 ２、請求項１に記載のパケット交換機において、前記入
   力手段、ラッチ手段、パケット組立手段、第１の記憶手
   段、第２の記憶手段および出力手段は、ハードウェアに
   より構成されていることを特徴とするパケット交換機。 ３、請求項１に記載のパケット交換機において、該交換
   機は、前記パケット組立手段で復元中のブロック番号を
   記憶する第３の記憶手段を有し、第３の記憶手段は、多
   重化されて入ってきたパケット化情報を、前記ブロック
   番号により管理・記憶することを特徴とするパケット交
   換機。 ４、請求項３に記載のパケット交換機において、前記第
   ３の記憶手段はハードウェアにより構成されていること
   を特徴とするパケット交換機。