JPH02181850A - 入出力インタフェース延長装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 入出力インタフェース線の線長を延長する装置であって
、中央処理装置（ＣＰＵ）側に置かれるチャネルリンク
センタ装置（ＳＣＬＣ）　（Ｃ装置）と、入出力装置（
Ｉｌｏ）側に置かれるチャネルリンクステーション装置
（ＳＣＬＳ）　（Ｓ装置）で構成され、入出力インクフ
ェース延長装置での入出力装置（Ｉｌｏ）のステータス
を中央処理装置（ＣＰＵ）に通知する為のリクエストイ
ン（ＲＱり　　シーケンスの動作に関し、該入出力イン
タフェース延長装置間での伝送回数を削減して伝送遅延
時間を短縮し、入出力装置＜ｌ１０）の性能向上、及び
チャネル装置（ＣＩ＋）の負荷率の低下を図ることを目
的とし、 （１）上記リクエストイン（ＲＱＩ）信号に対する入出
力選択指示（ＳＬＯ）信号がチャネル装ｆ　（ＣＨ）よ
り発行され、上記Ｃ装置からＳ装置に伝達され、該Ｓ装
置が上記入出力選択指示（ＳＬＯ）信号を発行して入出
力装置（Ｉｌｏ）が選択された場合、Ｓ装置はチャネル
装置（Ｃ１＋）からの応答（コマンドアウト（ＣＭＯ）
）を待つことなく、コマンドアウト（ＣＭＯ）信号■を
生成して、入出力装置（Ｉｌｏ）からステータス■を受
け取りＣ装置に通知するように構成する。

（２）又、Ｃ装置は上記リクエストイン（Ｒ旧）シーケ
ンスにおけるステータスイン（ＳＴＩ）に対する応答で
あるサービスアウト（ＳＶＯ）信号■をチャネル装置（
Ｃ１（）から受けたとき、Ｓ装置に通知すると共に、オ
ペレーショナルイン（ＯＰＩ）を゛オフ′にして、該リ
クエストイン（Ｒ（ＩＩ）　　シーケンス動作を完了さ
せるように構成する。（３）上記リクエストイン（ＲＱ
Ｉ）シーケンスにおいて、Ｓ装置はステータスイン（Ｓ
ＴＩ）信号■を伝達後、自律的に、サービスアラＩ−（
ＳＶＯ）信号■を発生して入出力装置（Ｉｌｏ）に伝達
し、該シーケンスを終了させるように構成する。

〔産業上の利用分野〕

本発明は、入出力インタフェース線の線長を延長する装
置であって、中央処理装置＜ｃｐυ）側に置かれるチャ
ネルリンクセンタ装置（ＳＣＬＣ）　（Ｃ装置）と、入
出力装置（Ｉｌｏ）側に置かれるチャネルリンクステー
ション装置（ＳＣＬＳ）　（Ｓ装置）で構成され、入出
力インタフェース延長装置での入出力装Ｗ（Ｉｌｏ＞の
ステータスを中央処理装置（ＣＰｔｌ）に通知する為の
リクエストイン（ＲＱＩ）　シーケンスの動作に梧関す
る。

最近の各企業等における事業所の拡大化と、土地の高騰
化に伴い、各事業所を近郊に散在させることが行われて
いるが、このような場合、計算機システムの本体装置は
中央の事業所に設置して集中的に管理し、デイスプレィ
端末、計算機支援（ＣＡＤ）端末等は各事業所に分散し
て計算機支援設計等のデータ処理が行われる。

この場合、計算機システムの本体装置と、入出力装置（
Ｉｌｏ）との間は数十Ｋｍにもなることから、中央処理
装置（ＣＰＩＪ）側にチャネルリンクセンタ装置（ＳＣ
ＬＣ）　（Ｃ装置）を、入出力装置（Ｉｌｏ）側にチャ
ネルリンクステーション装置（ＳＣＬＳ）　（Ｓ装置）
とを設置して、その間を高速ディジタル回線で結び、入
出力インタフェース動作を行わせる必要があるが、この
ようにしても、該高速ディジタル回線での伝送遅延時間
が入出力インタフェースでのシーケンス動作に比較して
極めて長い為、入出力インタフェース処理の実行時間が
増大し、人出力性能の低下、及び、チャネル装置（ＣＯ
）での負荷の増大を招く問題があり、該入出力インタフ
ェース延長装置での効果的な入出力インタフェース制御
方式が必要とされるようになってきた。

〔従来の技術と発明が解決しようとする課題〕第２図は
従来の入出力インクフェース延長装置を説明する図であ
って、（ａ）はシステム構成図を示し、（ｂ）は中央処
理装置（ＣＰＵ）側のチャネルリンクセンタ装置（ＳＣ
ＬＣ）　（Ｃ装置）のブロック構成を示し、（ｃ）は入
出力装置（Ｉｌｏ）側のチャネルリンクステーション装
置（ＳＣＬＳ）　（Ｓ装置）のブロック構成を示し、（
ｄ）　は従来のリクエストイン（ＲＱＩ）シーケンスの
動作タイムチャートを示している。

先ず、（ａ）図において、中央処理装置（ＣＰｔｌ）　
１に接続されているチャネル装置（ＣＨ）　１１　と入
出力袋？１ｆ（Ｉｌｏ）　４とを接続する為の入出力イ
ンタフェースは、大型汎用計算機の分野では、タグ線（
ＴＡＧ線）、及び、バス線（ＢＵＳ線）とで構成され、
各種の入出力装置（Ｉｌｏ）の入出力速度に適合するよ
うに、複数個のタグ線（ＴＡＧ線）による確認応答方式
が採用されている。

通常、このインタフェースは入出力インタフェースと呼
ばれており、電気的信号を伝達する同軸ケーブルが使用
され、電気的、及びパラレル伝送（複数本の信号線を使
用した伝送）の為、その延長距離は高々１００　ｍ程度
である。

従来より、このインタフェースの距離の延長化の為に、
入出力インタフェース延長装置参寺と呼ばれる装置を介
入させ、ソフトウェアは変更することな（人出力装！（
Ｉｌｏ）　４の遠隔設置を可能とする方法がとられてい
る。

この手法は、（ａ）図に示すように２種の装置２゜３で
構成され、チャネル装置（ＣＩり　１１側に置かれるチ
ャネルリンクセンタ装置（ＳＣＬＣ）　（以下、Ｃ装置
という）２と、入出力装置（Ｉｌｏ）　４側に置かれる
チャネルリンクステーション装置ｆｆ１（ＳＣＬＳ）　
（以下、Ｓ装置という）３を回線終端装置（ＤＳＵ）　
２ａ、３ａを介してビットシリアルな高速デジタル回線
で接続するというものである。

該入出力インタフェース延長装置÷４での基本的な動作
としては、本図（ｂ）に示したＣ装置２は中央処理装置
（ＣＰＵ）　１のチャネル装置（Ｃ）ｌ）　１１と入出
力インタフェースにより接続されており、チャネル装置
（Ｃ旧１１から指示されたパラレル信号は、９％　Ｃ装
Ｗ２内のＴＡＧ信号制御部２０ａで入力されたタグ（Ｔ
ＡＧ）信号の変化が検出され、マイクロプロセッサ２１
が実行するファームウェアにより認識されて、フレーム
送信制御部２２ａにおいて、ビットシリアルな、シリア
ルチャネルリンク（ＳＣＬ）で定義されたフレーム信号
に変換され、回線終端装置１Ｆ（ＤＳｔｔ）　２ａを介
して、前記のビットシリアルな高速デジタル回線により
Ｓ装置３に伝達される。

本図（ｃ）に示したＩｓ装Ｗ３においては、逆に、フレ
ーム受信制御部３２ｂにおいて、それらをパラレル信号
に変換し、マイクロプロセッサ３１が実行するファーム
ウェアにより、ＴＡＧ信号制御部３０ａを介してタグ（
ＴＡＧ）信号に変換され、入出力インタフェースにより
入出力装置（Ｉｌｏ）　４に伝達する。

又、線入出力装置（Ｉｌｏ）　４からの信号も逆の経路
をたどり、チャネル装置（ＣＩ）　１１に伝達される。

このとき、該パラレル信号をビットシリアルな信号に変
換する方法としては、例えば、該パラレル信号を定期的
にサンプリングして、そのサンプルデータを、その侭、
ビットシリアルに伝送し、相手装置でパラレル信号、即
ち、入出力インタフェースのタグ（ＴＡＧ）信号、バス
（ＢＵＳ）信号を再現させる方法が知られている。

第２図（ｄ）は、この方法でリクエストイン（ＲＱＩ）
シーケンス（以下、Ｒ［シーケンスという）を処理した
ときの動作タイムチャートを示したものである。

８ｉＲｑｒ　シーケンスは入出力装置（Ｉｌｏ）　４に
保持された中央処理装置（ＣＰＵ）　１への割込みステ
ータスをチャネル装置ＣＣＨ）　Ｉｆに渡す為のシーケ
ンスであり、従来方式においては、以下の方法で行って
いた。

１）　Ｓ装置３は入出力装置Ｃｌ１０）　４からのＲＱ
Ｉ信号■を検出すると、ＲＱｉコマンドとしてＣ装置２
に伝達し、Ｃ装置２はチャネル装置（ＣＩ）　１１にＲ
０１信号°オン゛を指示する。

２）チャネル装置（Ｃ）Ｉ）　１１は、該Ｒｆｌｌｌ信
号を検出すると、セレクトアウト（ＳＬＯ）信号■を上
げる。

Ｃ装置２はｇ　ＳＩ　Ｑ信号を５ＬＣＴコマンドとして
Ｓ装置３に伝えると、該Ｓ装置３は該コマンドをＳＬＯ
信号に変換して入出力装置（Ｉｌｏ）　４に伝える。

３）入出力装置（Ｉｌｏ）　４は該ＳＬＯ信号を検出す
ると、オペレーショナルイン（ＯＰＩ）信号、アドレス
イン（ＡＤＩ）信号を上げて、自己が選択されたことを
示す。

Ｓ装置３は該ＯＰＩ信号、ＡＤＩ信号を検出すると、５
ＬＴＤコマンドとしてＣ装置２に伝え、Ｃ装置２は該コ
マンドをＯＰ■信号、Ａ［ｌＩ倍信号変換してチャネル
装置（ＣＨ）　１１に伝える。

４）チャネル装置（Ｃ１＋）　１１は該ＯＰＩ信号、Ａ
ＤＩ信号を検出すると、コマンドアウト（ＣＭＯ）信号
を上げ、前述のバス線（ＢＵＳ線）にバス信号「コマン
ド・００」を載せる。

Ｃ装置２は該コマンドをＣＭＤコマンドとしてＳ装置３
に伝えると、Ｓ装置３は該コマンドをコマンドアウト（
ＣＭＯ）信号（コマンド＝００）に変換して入出力装置
（Ｉｌｏ）　４に伝える。

５）入出力装置（１１０）　４は該Ｃｌ’ＩＯ信号を検
出すると、前記のＲＱＩ信号、ＡＤＩ信号をリセットし
て、該ＣＨＤ信号を受信したことを示す応答信号を返送
する。

Ｓ装置３は該応答信号をＡＤＩＤコマンドとしてＣ装置
２に伝え、Ｃ装置２は該コマンドを上記応答信号に変換
してチャネル装置（Ｃ１＋）　１１に伝える。

６）チャネル装置（ＣＨ）　１１は該応答信号を検出す
ると、上記ＣＭＯ信号を゛オフ゛にする。

Ｃ装置２は該ＣＭＯ信号が゛オフ゛　されたことを検出
すると、ＣＭＤＤコマンドとしてＳ装置３に伝える。こ
こで、Ｓ装置３は自己のＣＭＯ信号（コマンド、００）
を゛オフ゛　とし、入出力装置（Ｉｌｏ）　４に伝える
。

７）入出力装置（Ｉｌｏ）　４は該チャネル装置（ＣＩ
ｌ）　ＩＩからのＣＭＯ信号（コマンド＝００）が°オ
フ゛になったことを検出した時点で、ステータスイン（
ＳＴＩ）信号（ステータス・ＸＸ）を上げる。

Ｓ装置３は該ＳＴＩ信号を検出すると５ＴＴＳコマンド
としてＣ装置２に伝え、Ｃ装置２は該コマンドを上記ス
テータスイン（ＳＴＩ）信号（ステータス２ｘＸ）に変
換してチャネル装置（ＣＨ）　１１に伝える。

８）チャネル装置（ＣＩ）　１１は該ＳＴ！信号（ステ
ータス・ＸＸ）を検出すると、例えば、サービスアウト
（ＳＶＯ）信号で応答する。

Ｃ装置２は該ＳｖＯ信号をＡＣＰＴコマンドとしてＳ装
置３に伝え、咳Ｓ装置３は該コマンドをＳＶＯ信号に変
換して入出力装置４に伝える。

９）入出力装置４は該ＳＶＯ信号を検出すると、上記Ｓ
ＴＩ信号を゛オフ゛にし、ｇ３ｓＴＩ信号を゛オフ″に
したことを返送する。

Ｓ装置３は該応答（ＳＴＩ信号“オフ゛）を検出すると
５ＴＩＤコマンドとしてＣ装置２に伝え、Ｃ装置２は該
コマンドを上記応答信号（ＳＴＩ信号゛オフ″を示す信
号）に変換してチャネル装置（ＣＨ）　１１に伝える。

１０）　　チャネル装置（ＣＨ）　１．１は、該応答信
号を検出すると、上記ＳｖＯ信号を′オフ゛にし、該ｓ
ｖ。

信号を°オフ″にしたことを返送する。

Ｃ装置２は該ＳｖＯ信号を　°オフ゛になったことを検
出して、Ｓν００コマンドとしてＳ装置３に伝え、Ｓ装
置３はこの信号を検出すると、該ｓｖｏ信号を′オフ゛
にする。

１１）入出力装置４は該ＳＶＯ信号が゛オフ゛になった
ことを検出すると、上記ＯＰＩ信号を°オフにする。

該ＯＰＩ信号が“オフ′になったことをＳ装置が検出す
ると、０ＰＩＤコマンドとしてＣ装置２に伝え、Ｃ装置
２は自己のＯＰＩ信号を　°オフ′　とする。

このようにして、一連のＲＱＩ　シーケンスの動作を終
了する。

従って、このＲＱＩ　シーケンスにおいては、高速デジ
タル回線の遅延時間×１１回分の実行時間を必要として
いることになる。

このように伝送路の伝播遅延時間が大きくなると、ｇｌ
Ｒｏｒ　シーケンスの処理の実行時間が増大し、入出力
性能が著しく低下すると共に、チャネル装置（ＣＩ）　
１１の負荷の増大を招くという問題があった。

本発明は上記従来の欠点に鑑み、入出力インタフェース
線の線長を延長する装置であって、中央処理装置（ＣＰ
Ｕ）側に置かれるチャネルリンクセンタ装置（ＳＣＬＣ
）　（Ｃ装置）と、入出力装置（Ｉｌｏ）側に置かれる
チャネルリンクステーション装置　（ＳＣＬＳ）（Ｓ装
置）で構成され、入出力インタフェース延長装置での入
出力装置（Ｉｌｏ）のステータスを中央処理装置（ＣＰ
Ｕ）　（１）に通知する為のリクエストイン（Ｒ旧）シ
ーケンスにおいて、該入出力インタフェース延長装置間
での伝送回数を削減して伝送遅延時間を短縮し、入出力
装置（Ｉｌｏ）の性能向上。

及びチャネル装置（ＣＨ）の負荷率の低下を図ることが
できる入出力インタフェース延長装置を提供することを
目的とするものである。

〔課題を解決するための手段〕

上記の問題点は下記の如くに構成された入出力インタフ
ェース延長装置によって解決される。

（１）入出力インタフェース線の線長を延長する装置で
あって、中央処理装置（ＣＰＵ）側に置かれるチャネル
リンクセンタ装置（ＳＣＬＣ）と、入出力装置（Ｉｌｏ
）側に置かれるチャネルリンクステーション装置（ＳＣ
ＬＳ）で構成され、 入出力装置（Ｉｌｏ）のステータスを中央処理装置（Ｃ
Ｐｔｌ）に通知する為のリクエストイン（Ｒ口■）シー
ケンスにおいて、 リクエストイン（ＲＱＩ）信号■に対する入出力選択指
示信号（ＳＬＯ信号）■がチャネル装置より発行され、
チャネルリンクセンタ装ｆ　（ＳＣＬＣ）からチャネル
リンクステーション装置（ＳＣＬＳ）に伝達され、該チ
ャネルリンクステーション装置（ＳＣＬＳ）が上記入出
力選択指示信号（ＳＬＯ信号）を発行し、入出力装置（
Ｉｌｏ）が選択された場合、 上記チャネルリンクステーション装置（ＳＣＬＳ）はチ
ャネル装置からの応答を待つことなくコマンドアウト（
ＣＭＯ）信号■を入出力装置に送出し、ステータス■を
入出力装置（Ｉｌｏ）から受け取り、上記チャネルリン
クセンタ装置（ＳＣＬＣ）に通知■するように構成する
。

（２）上記リクエストイン（ＲＱＩ）　　シーケンスに
おいて、チャネルリンクセンタ装置（ＳＣＬＣ）は、ス
テータスイン（ＳＴＴ）■に対する応答■がチャネル装
置よりあった場合、 チャネルリンクステーション装置（ＳＣＬＳ）に通知■
すると共に、オペレーショナルイン（ＯＰＩ）を゛オフ
゛にして、上記リクエストイン（Ｒ口■）シーケンスを
完了させるように構成する。

（３）上記リクエストイン（ＲＱＩ）　　シーケンスに
おいて、チャネルリンクステーション装置（ＳＣＬＳ）
はステータスイン（ＳＴＩ）信号■を伝達後、自律的に
、サービスアウト（ＳＶＯ）信号■を発生して入出力装
置（Ｉｌｏ）　（４）に伝達し、該シーケンスを終了さ
せるように構成する。

〔作用〕

即ち、本発明によれば、入出力インタフェース線の線長
を延長する装置であって、中央処理装置（ＣＰＵ）側に
置かれるチャネルリンクセンタ装置（ＳＣＬＣ）　（Ｃ
装置）と、入出力装置（Ｉｌｏ）側に置がれるチャネル
リンクステーション装置（ＳＣＬＳ）　（Ｓ装置）で構
成され、入出力インタフェース延長装置での入出力装置
（Ｉｌｏ）のステータスを中央処理装置（ＣＰＵ）に通
知する為のリクエストイン（ＲＱＩ）　　シーケンスに
おいて、チャネル装置（ＣＩ＋）からのコマンドは必ず
００゛　であることに着目し、前述のＲＱ■シーケンス
において、４）〜６）のシーケンスを纏めて、Ｓ装置側
で先行的に実行し、入出力装置から受信したステータス
の送出シーケンス７）のみを１つのコマンド（ＳＴＴＳ
コマンド）としてＣ装置を介してチャネル装置に送出す
るようにすることで、高速デジタル回線による、該ＲＱ
Ｉ　シーケンスにおける伝播遅延を削減するようにする
。

又、前述の７）のシーケンスにおいて、Ｃ装置は入出力
装置からのＳＴＩ信号に対するチャネル装置（ＣＨ）の
応答が何であれ、必ず、入出力装置（Ｉｌｏ）はＯＰＩ
信号を“オフ゛にすることが予測される為、入出力装置
からの該ｏｐｘ信号を゛オフ゛を待つことなく先行的に
、該ＯＰＩ信号を゛オフ″にすると共に、該ＯＰＩ信号
が°オフ゛になったことをＳ装置に伝達することで、以
後のシーケンス、例えば、前述の９）〜１１）のシーケ
ンスを省略して、該ＲＱＩ　シーケンスにおける伝播遅
延を削減するようにする。

更に、上記７）のシーケンスにおいて、ステータスがコ
マンドチエインの可能性を否定、即ち、該ステ一タスに
デバイスエンド（ＤＥ）、チャネルエンド（ＣＥ）以外
の割込み原因（例えば、ユニットチエツク（ＵＣＫ）　
、アテンション（ΔＴＴ）等の割込み原因）があるとき
には、Ｓ装置においても、Ｃ装置にＳＴＩ信号を５ＴＴ
Ｓコマンドとして伝達した後、ＳｖＯ信号を発行して入
出力袋？！ｉ　（ｒｌｏ）との間で自律的に終了するこ
とができ、Ｃ装置がＳ装置にＯＰＩ信号が゛オフ゛にな
ったことを伝達する必要もなくなる。

従って、リクエストイン（ＲＱＩ）　　シーケンスの実
行時間を、例えば、実効的に、従来の伝送遅延時間×１
１回から伝送遅延時間×５回（又は、４回）に削減でき
、入出力性能の向上、及び、チャネル装置（ＣＨ）の負
荷率の低下を図ることができる効果がある。

〔実施例］ 以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例を動作タイムチャドで示した
図であり、（ａ）はステータスがコマンドチエインの可
能性を示している、即ち、デバイスエンド（ＤＥ）を含
んでいる場合を示し、（ｂ）はステータスがコマンドチ
エインの可能性を否定している、即ち、デバイスエンド
（ＤＢ）、チャネルエンド（ＣＥ）以外の割込み原因（
例えば、ユニットチエツク（ＬＩＣＫ）　、アテンショ
ン（ＡＴＴ）等の割込み原因）を含んでいる場合を示し
ていて、本図に示した入出力インタフェースにおけるリ
クエストイン（ＲＱｒ）シーケンスにおいて、Ｓ装置３
がチャネル装置（ＣＨ）　１１からのＳＬＯ信号■を検
出し、入出力装置（Ｉｌｏ）　４に送出して該入出力装
置（Ｉｌｏ）　４が選択されたとき、チャネル装置（Ｃ
Ｈ）　１１からのＣＭＯ信号を待たずに、疑似的に、該
ＣＭＯ信号■を上げ、入出力袋！（Ｉｌｏ）　４からス
テータス■を受信してＣ装置２に通知する手段、及び、
Ｃ装置２がＳＴＴ信号を検出したとき、チャネル装置（
ＣＩ）　１１からの応答の如何に関わらず、ＯＰＩ信号
を°オフ゛にして該リクエストイン（ＲＱＩ）　　シー
ケンスを終了させる手段、更に、Ｓ装置３において、ス
テータスがコマンドチエインの可能性を否定していると
き、Ｃ装置２にＳＴＴ信号を伝達した後、自律的に、Ｓ
ＶＯ信号信号光行して入出力装置（１１０）との間で該
ＲＱＩ　シーケンスを終了させる手段が本発明を実施す
るのに必要な手段である。尚、全図を通して同じ符号は
同じ対象物を示している。

以下、第１図によって本発明の入出力インタフェース延
長装置でのリクエストイン（ＲＱＩ）　シーケンスの動
作を説明する。

本発明を実施しても、入出力インタフェース延長装置−
を用いた入出力インタフェースのリクエストイン（ＲＱ
Ｉ）　シーケンスの基本的な動作は、従来方式と特に変
わることはないので省略し、ここでは、該リクエストイ
ン（ＲＱＩ）　　シーケンス動作の中で、次のシーケン
スが予測されるとき、先行的に該Ｓ装置３．　　Ｃ装置
２で該予測動作を行い、Ｃ装置２とＳ装置３との間の確
認応答回数を削減する動作を中心にして本発明の入出力
インフッニス延長装置の動作を説明する。

そこで、第２図（ｄ）で説明した従来のＲＱＩ　シーケ
ンスにおいて、入出力装置（Ｉｌｏ）　４がリクエスト
イン（］？ＱＩ）信号■を送出し、チャネル装置（Ｃ）
Ｉ）１１に伝達されて、該チャネル装置（ＣＨ）　１１
からセレクトアウト（ＳＬＯ）信号■が送出され、入出
力装置（Ｉｌｏ）　４が選択されたとき、チャネル装置
（ＣＩ）１１からのコマンドは、必ず、“００″である
ことに着目すると、ＡＤＩ信号、ＯＰＩ信号のＳ装置３
からＣ装置２への伝達をした以降のシーケンス、即ち、
ＣＭＯ信号の伝達、　３ｇｃＭｏ信号の受信後のＡＤＴ
信号の°オフ゛の伝達、該ＡＤＩ信号の゛オフ“の伝達
によってチャネル装置（Ｃ１１）　１．１からの上記Ｃ
ＭＤ信号°オオフ伝達を省略して、Ｓ装置３は先行的に
、ＣＭＯ信号信号上げて、入出力装置（Ｉｌｏ）　４か
らステータスを受け取り、Ｃ装置２に５ＴＴＳコマンド
■として伝達するようにする。

このとき、Ｃ装置２においては、該ＡＤＩ信号、ＯＰＩ
信号を検出すると、自律的に、チャネル装置（ＣＩ）　
１１との間で、ステータスイン（ＳＴＩ）信号を受信す
る迄の動作を行う。

又、Ｃ装置２は該ステータスを受信した後、チャネル装
置（ＣＨ）　１１からの応答が何であり、必ず、入出力
装置（Ｉｌｏ）　４がオペレーショナルイン（ＯＰＴ）
信号を゛オフ゛にして該ＲＱＩ　シーケンス動作を終結
させることが予想されるので、先行的に、チャネル装置
（ＣＩり　１１からＳＶＯ信号■を受け取り、該ＯＰＩ
信号を　°オフ゛にして、ＡＣＰＴコマンド■としてＳ
装置３に伝達し、咳ＲＱ　Ｉ　シーケンスを終了させる
ようにする。

このとき、Ｓ装置３においては、該ＡＣＰＴコマンド■
を検出すると、ＳＶＯ信号に変換して入出力装置（１１
０）　４に伝達し、ＳＴＩ信号の°オフ゛になったこと
を検出して、自己のＳｖＯ信号を　゛オフ“　とする。

第１図のタイムチャートの内、（ａ）　、　（ｂ）の何
れの場合においても、Ｓ装置３．及び、Ｃ装置２は相手
装置からの応答が予測できる態様は同じであるが、図示
されている如（に、（ａ）のケースでは、入出力装置（
Ｉｌｏ）　４から受け取ったステータスにデバイスエン
ド（ＤＥ）を含んでいてコマンドチエインの可能性があ
るので、Ｃ装置２はチャネル装置（ＣＨ）　１１から８
亥コマンドチエインがないことを示すＳＶＯ信号信号光
は取ってＳＴＩ信号を゛オフ゛にしたことを、Ｓ装置３
に伝達■して自己はＯＰｒ信号を“オフ”にして終了動
作に入り、Ｓ装置３ばＣ装置２からの該ＳＴＩ信号の゛
オフ゛を検出して、入出力装置４との間で終了動作を自
律的に行っているのに対し、（ｂ）のケースでは、Ｓ装
置３が入出力装置（Ｉｌｏ）　４からステータスを受け
取った時点で、８亥ステータスにデバイスエンド（ＤＥ
）、チャネルエンド（ＣＨ）以外の割込み原因（例えば
、ユニットチエツク（ＵＣＫ）　、アテンション（ＡＴ
Ｔ）等の割込み原因）があることから、始めから、該コ
マンドチエインの可能性はないことを認識できるので、
該Ｓ装置３は入出力袋！（Ｉｌｏ）　４からのステータ
スをＣ装置２に伝達■すると、自律的にＳＶＯ信号を発
行■し、ＯＰＩ信号を゛オフ゛にして終了動作を行うこ
とができ、Ｃ装置２においては、チャネル装置（Ｃ）Ｉ
）　１１からＳＶＯ信号■を受け取っても、Ｓ装置３に
伝達することなく、ｏｐｒ信号を′オフ゛にして終了動
作に入ることができる所が異なっている。

このように、本発明は、入出力インタフェース線の線長
を延長する装置であって、中央処理装置（ＣＰＵ）側に
置かれるＣ装置と、入出力装置（Ｉｌｏ）側に置かれる
Ｓ装置で構成され、入出力インタフェース延長装置での
入出力装置（Ｉｌｏ）のステータスを中央処理装置（Ｃ
ＰＵ）　（１）に通知する為のリクエストイン（ＲＱＩ
）　シーケンスにおいて、各Ｃ装置。

Ｓ装置共に、予め、相手装置からの応答が予測されるシ
ーケンスがあることに着目して、この場合には、該相手
装置からの応答を待つことなく、Ｓ装置は入出力装置（
Ｉｌｏ）との間のシーケンスを自律的に行い、Ｃ装置は
チャネル装置（Ｃ１１）との間のシーケンスを自律的に
行うことで、ｉＢＳ装置Ｓ装置との間の応答ｌ＋Ｉ認回
数回数減するようにした所に特徴がある。

〔発明の効果］ 以上、詳細に説明したように、本発明の入出力インタフ
ェース延長装置は、中央処理装置（ＣＰＩＩ）側に置か
れるＣ装置と１人出力装置（Ｉｌｏ）側に置かれるＳ装
置で構成され、該人出力インタフェース延長装置での入
出力装置（Ｉｌｏ）のステータスを中央処理装置（ＣＰ
Ｕ）に通知する為のリクエストイン（ＲＱＬ）　シーケ
ンス動作において、（１）上記リクエストイン（ＲＱＩ
）信号に対する入出力選択指示（ＳＬＯ）信号がチャネ
ル装置（Ｃ８”）より発行され、上記Ｃ装置からＳ装置
に伝達され、該Ｓ装置が上記入出力選択指示（ＳＬＯ）
信号を発行して入出力装置（Ｉｌｏ）が選択された場合
、Ｓ装置はチャネル装置（ＣＨ）からの応答（コマンド
アウト（ＣＭＯ）　）を待つことなく、コマンドアウト
（ＣＭＯ）信号を生成して、入出力袋！（Ｉｌｏ）から
ステータスを受け取りＣ装置に通知するように構成する
。（２）又、Ｃ装置は上記リクエストイン（ＲＱＩ）　
シーケンスにおけるステタスイン（ＳＴＩ）に対する応
答であるサービスアウト（ＳＶＯ）をチャネル装置（Ｃ
１＋）から受けたとき、Ｓ装置に通知すると共に、オペ
レーショナルイン（ＯＰＩ）を　゛オフブにして、該リ
クエストイン（ＲＱＩ）シーケンス動作を完了させるよ
うに構成する。

（３）上記リクエストイン（Ｒ口■）シーケンスにおい
て、Ｓ装置はステータスイン（ＳＴＩ）信号を伝達後、
自律的に、サービスアウト（ＳｖＯ）信号を発生して入
出力装置（Ｉｌｏ）に伝達し、該シーケンスを終了させ
るように構成したものであるので、リクエストイン（Ｒ
ＱＩ）　　シーケンスの実行時間を、例えば、実効的に
、従来の伝送遅延時間×１１回から伝送遅延時間×５回
（又は、４回）に削減でき、入出力性能の向上、及び、
チャネル装置（ＣＨ）の負荷率の低下を図ることができ
る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を動作タイムチャートで示し
た図。 第２図は従来の入出力インタフェース延長装置を説明す
る図。 である。 図面において、 １は中央処理装置（ＣＰＵ）、１１はチャネル装置（Ｃ
）Ｉ）２はチャネルリンクセンタ装置（ＳＣＬＣ）　、
又は、Ｃ装置。 ２０ａはＴＡＧ信号制御部、２１はマイクロプロセッサ
。 ２２ａはフレーム送信制御部。 ２ａ　、　３ａは回線終端装置（ＤＳＬＩ）３はチャネ
ルリンクステーション装置（ＳＣＬＳ）　、又は、Ｓ装
置。 ３０ａはＴＡＧ信号制御部、３１はマイクロプロセッサ
。 ３２ａはフレーム送信制御部。 ４は入出力装置（Ｉｌｏ）　。 ■〜■は各種制御信号、又は、その発行、応答をそれぞ
れ示す。 （Ｃ） １１〜チヤネル撃ｌへ 第２図（イの２）

Claims (3)

【特許請求の範囲】
1. （１）入出力インタフェース線の線長を延長する装置で
   あって、中央処理装置（ＣＰＵ）（１）側に置かれるチ
   ャネルリンクセンタ装置（ＳＣＬＣ）（２）と、入出力
   装置（Ｉ／Ｏ）（４）側に置かれるチャネルリンクステ
   ーション装置（ＳＣＬＳ）（３）で構成され、入出力装
   置（Ｉ／Ｏ）（４）のステータスを中央処理装置（ＣＰ
   Ｕ）（１）に通知する為のリクエストイン（ＲＱＩ）シ
   ーケンスにおいて、 リクエストイン（ＲＱＩ）信号（［１］）に対する入出
   力選択指示信号（ＳＬＯ信号）（［２］）がチャネル装
   置（１１）より発行され、チャネルリンクセンタ装置（
   ＳＣＬＣ）（２）からチャネルリンクステーション装置
   （ＳＣＬＳ）（３）に伝達され、 該チャネルリンクステーション装置（ＳＣＬＳ）（３）
   が上記入出力選択指示信号（ＳＬＯ信号）を発行し、入
   出力装置（Ｉ／Ｏ）（４）が選択された場合、上記チャ
   ネルリンクステーション装置（ＳＣＬＳ）（３）はチャ
   ネル装置（１１）からの応答を待つことなくコマンドア
   ウト（ＣＭＯ）信号（［３］）を入出力装置（４）に送
   出し、ステータス（［４］）を入出力装置（Ｉ／Ｏ）（
   ４）から受け取り、上記チャネルリンクセンタ装置（Ｓ
   ＣＬＣ）（２）に通知（［５］）することを特徴とする
   入出力インタフェース延長装置。
2. （２）上記リクエストイン（ＲＱＩ）シーケンスにおい
   て、チャネルリンクセンタ装置（ＳＣＬＣ）（２）は、
   ステータスイン（ＳＴＩ）（［５］）に対する応答（［
   ６］）がチャネル装置（１１）よりあった場合、 チャネルリンクステーション装置（ＳＣＬＳ）（３）に
   通知（［７］）すると共に、オペレーショナルイン（Ｏ
   ＰＩ）を‘オフ’にして、上記リクエストイン（ＲＱＩ
   ）シーケンスを完了させることを特徴とする請求項１に
   記載の入出力インタフェース延長装置。
3. （３）上記リクエストイン（ＲＱＩ）シーケンスにおい
   て、チャネルリンクステーション装置（ＳＣＬＳ）（３
   ）はステータスイン（ＳＴＩ）信号（［５］）を伝達後
   、自律的に、サービスアウト（ＳＶＯ）信号（［８］）
   を発生して入出力装置（Ｉ／Ｏ）（４）に伝達し、該シ
   ーケンスを終了させることを特徴とする請求項２に記載
   の入出力インタフェース延長装置。