JPH02182031A

JPH02182031A - Ｐｌｌ回路のアンロック検出方法及びその装置

Info

Publication number: JPH02182031A
Application number: JP1002320A
Authority: JP
Inventors: Yoshinobu Takeyama; 佳伸竹山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-01-09
Filing date: 1989-01-09
Publication date: 1990-07-16
Anticipated expiration: 2013-08-06
Also published as: JP2783822B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、多点同期方式の光書込み装置等において、画
素クロック生成用に用いられるＰ　Ｌ　Ｌ、回路のアン
ロック検出方法に関する。

従来の技術従来、例えばレーザプリンタ等の光書込み装置の光走査
光学系において、走査のためのレーザビームは、一般に
、回転多面鏡等の偏向器で偏向走査させている。このよ
うな光走査を適正に行なうためには、光走査のタイミン
グをとるための同期信号が必要である。そこで、一般に
は、レーザビームの走査光路上の走査開始側であって画
像範囲外となる位置に配置させた１つの受光素子により
レーザビームを受光し、この受光素子により同期信号を
得、この同期信号に同期してレーザビームを画像情報に
より変調するようにしている。しかし、この方法では走
査開始時のみの同期であるため、画像終端部側では、回
転多面鏡等の偏向器の回転ムラ、加工精度のムラ等によ
り、光走査の速度ないしはタイミングが必ずしも各走査
毎に一定とはならない。これにより、ドツト配列精度、
即ち印字品質等が劣化してしまう。

このようなことから、１走査ライン域に複数点の基準パ
ルスを設ける多点同期方式が考えられている。これは、
特開昭６０−１０９６７号公報に示されるように、グレ
ーティング（スリット、グリッド又はスケールとも称さ
れる）を用いて画素クロックを発生させるものや、特開
昭６０−７５１６８号公報に示されるように、凹面ミラ
ーアレイと複数の小径の受光素子（例えば、ビンフォト
ダイオード）とを用いたものである。

第３図はこのような多点同期方式であって、半導体レー
ザを光源とするレーザ走査光学系による記録装置の一例
を示す。まず、画素信号により変調されて記録用ビーム
Ｐ、を射出する記録用半導体レーザ１が設けられている
。この記録用ビームＰ、は回転するポリゴンミラー２の
ある１面により偏向され、ｆＯレンズ３を通った後、ミ
ラー４により反射されて感光体５上に結像され、走査ラ
イン６で示すような記録走査を行う。一方、半導体レー
ザｌとは別に設けられた同期用半導体レーザ７から射出
された同期用ビームＰ５　はポリゴンミラー２の同一反
射面上においてビームＰ１　に対しある間隔離れた位置
（主走査方向では同一位置）に入射されて、ビームＰ、
と同様にｆＯレンズ３に入射する。ｆθレンズ３透過後
は上下位置が異なることにより、このビームＰ、はミラ
ー４上を通過して感光体５と光学的に等価な位置に配置
させたグレーティング８を走査する。このグレーティン
グ８の透過部分を通過したビームＰつはレンズアレイ９
により複数、例えば４個の受光素子１０ａ〜１０ｄに順
次集光結像され、これらの受光素子１０ａ−１０ｄから
基準パルス信号Ｐｒが発生する。即ち、これらの受光素
子１０ａ−１０ｄにより受光され光電変換された受光信
号は各々増幅された後、加算回路により加算処理される
。これにより、グレーティング８の明暗配列に従う走査
長全域に渡るパルス列信号なる基準信号ｆｒとなり、必
要に応じて波形整形回路による波形整形を受けた後、Ｐ
ＬＬ　（フェーズ・ロックド・ループ）回路により処理
されて画素クロックｆｏが生成される。

ここに、このようなＰＬＬ回路の構成・作用を第４図に
より説明する。まず、ＰＬＬ回路１１に対する入力信号
である基準信号Ｓｒは、電圧制御発振器（ＶＣＯ）１２
から出力される画素クロックｆｏを分周器１３により１
／Ｎ分周してなる帰還信号ｆｂとの間の位相差が、位相
比較器１４において比較される。そして、この位相比較
器１４からの出力は雑音や高周波成分を除去するローバ
スフィルタ（ＬＰＦ）１５を介して電圧制御発振器１２
に出力され、基準信号ｆｒと帰還信号ｆｂの位相が一致
するように電圧制御発振器１２がフィードバック制御さ
れる。これにより、電圧制御発振器１２からは基準信号
ｆｒに位相同期し、かつ、Ｎ逓倍された画素クロックｆ
Ｏが発生する。

このようなＰＬＬ回路１１により走査速度の変化（基準
信号ｆｒの周波数変化）に追従した画素クロックｆｏが
得られる。

そこで、プリンタコントローラ又はホストマシンから記
録用の半導体レーザ用の駆動変調回路に出力する画素対
応の記録情報を、このＰＬＬ回路１１からの画素クロッ
クｆＯに同期させて変調させながら記録を行なわせるこ
とにより、ドツト配列精度の高い露光記録が可能となる
。即ち、記録中に回転多面鏡の回転ムラ等によって走査
速度が変動しても、それに応じて半導体レーザの変調タ
イミングも画素クロックｆｏにより制御されるので、適
正な光書込みが可能となるというものである。

ところで、ＰＬＬ回路の出力をこのようにレーザプリン
タ等の書込み画素クロック生成用に用いると、位相比較
器１４に入力する基準信号ｆｒは、第５図（ａ）に示す
ように、グレーティング８の走査時と非走査時とで断続
的なものとなる。この時、電圧制御発振器１２の発振周
波数を制御するローバスフィルタ１５からの出力電圧Ｖ
ｉｎは、第５図（ｂ）中に示すように、基準信号ｆｒが
入力し始める時点と途切れる時点とでともに大きなリッ
プル（振動）を持つ、そして、ＰＬＬ系のループ利得で
決まる時定数（ここでは、Ｐ　Ｌ　Ｌのプルインタイム
−同期確立時間）で定常値Ｖ、及びＶ、に落ち着く。こ
こに、定常値Ｖ、は電圧制御発振器１２の発振周波数ｆ
ｏが入力信号である基準信号ｆｒに同期した時の値であ
り、定常値Ｖ１　は電圧制御発振器１２が自走周波数で
発振している時の値である。実際の画素クロックｆｏは
ＰＬＬ系が定常値Ｖｏに落ち着いた状態でＰＬＬ系をロ
ック状態として出力させる必要がある。

発明が解決しようとする課題ところで、電圧制御発振器１２に対する入力端子Ｖｉｎ
（ローバスフィルタ１５出力）は、外乱等により第５図
（ｃ）に示すような大きなリップルを生じ、プルインタ
イムＴｐが過ぎても定常値Ｖ。

になかなか落ちつかないことがある。しかし、プルイン
タイムＴｐ経過によりＰＬＬ系はロック状態とされてし
まい、不安定なまま、画素クロックｆｏが出力されるこ
とがある。二のような状態では画素クロックｆｏの乱れ
により、画像品質も劣化してしまう。よって、このよう
な不安定な状態のマママ画素クロックを出力しないよう
に、アンロック状態を正確に検出する必要がある。

課題を解決するための手段位相比較器とローバスフィルタと電圧制御発振器と分周
器とをループ接続し、電圧制御発振器からの発振出力を
分周器により分周した帰還信号を位相比較器により基準
信号と位相比較し、ローバスフィルタを通した後、前記
電圧制御発振器に入力させ前記基準信号に位相同期した
ロック状態で画素クロックを出力させるＰＬＬ回路を用
いた光書込み装置において、前記電圧制御発振器の入力
電圧に対して所定レベルの閾値電圧との比較によりＰＬ
Ｌのアンロック状態を検出する。

また、位相比較器に対して基準信号が入力された後、所
定の設定時間経過後の電圧制御発振器の入力電圧をＰＬ
Ｌのアンロック検出用とした。

作用ＰＬＬ系はロックが外れた場合、電圧制御発振器の入力
電圧はある基準値を中心として大きく振動するので、こ
の入力電圧に対して所定レベルの閾値電圧を用いること
により、アンロックを正確に検出できる。

特に、位相比較器に対して基準信号が入力された後、所
定の設定時間経過後の電圧制御発振器の入力電圧をアン
ロック検出用とすることにより、同期引込み中にアンロ
ック表示等を行なうような誤動作を生じない。

実施例本発明の一実施例を第１図及び第２図に基づいて説明す
る。第３図ないし第５図で示した部分と同一部分はその
まま用いるものとする。

本実施例では、電圧制御発振器１２の入力電圧Ｖｉｎを
用いてＰＬＬ系のアンロック状態を検出するものであり
、ローバスフィルタ１５から電圧制御発振器１２に対す
る入力電圧Ｖｉｎを入力とする２つのコンパレータ１６
，１７が設けられている。

ここに、コンパレータ１６，１７は閾値電圧としての各
々異なる基準電圧Ｖｒｅｆ、、　Ｖｒｅｆ、と入力電圧
Ｖｉｎとの大小を比較するものである。そして、コンパ
レータ１６の出力側には２段のフリップフロップ１８．
１９が接続されている。また、コンパレータ１７の出力
側にも２段のフリップフロップ２０．２１が接続されて
いる。これらのフリップフロップ１８．２０のクロック
端子には基準信号ｆｒが入力されている。また、これら
のフリップフロップ１８〜２１の何れのクリア端子にも
、後述する所定のパルス信号Ｔｏが入力され、動作制御
されるように構成されている。これらのフリップフロッ
プ１９．２１の出力はＯＲゲート２２、バッファ２３を
介してアンロック表示用のＬＥＤ２４に接続されている
。

ここに、ローバスフィルタ１５の出力、即ち、電圧制御
発振器１２の入力電圧Ｖｉ口は定常時であっても極く僅
かなリップル成分を含んでいる。その上限値をコンパレ
ータ１６の基準電圧Ｖｒｅｆ、とし、下限値をコンパレ
ータ１７の基準電圧Ｖｒ６ｆ。

とするものである。また、フリップフロップ１８〜２１
に対する信号Ｔｏは、第２図（Ｃ）に示すように、位相
比較器１４に基準信号ｆｒが入力されてからＰ　Ｌ　Ｌ
系が安定するまでに要する時間、即ち、電圧制御発振器
１２の出力ｆｏが基準信号ｆｒに位相同期するまでに要
するプルインタイムＴｐが経過するタイミングで立上り
、基準信号ｆｒの膜状態で立下るパルス信号である。

このような構成において、４つのフリップフロップ１８
〜２１はパルス信号Ｔｏにより動作制御され、グレーテ
ィング走査期間にあってはプルインタイムＴｐ経過後に
動作状態となる。この時、電圧制御発振器１２に対する
入力電圧Ｖｉｎが第２図（ｂ）に示すように基準電圧Ｖ
　ｒｅｆ、　、　Ｖ　ｒｅｆ、内に落ち着くような状態
であれば、コンパレータ】６゜１７出力はともにＬレベ
ルとなる。よって、フリップフロップ１８．１９側の経
路からもフリップフロップ２０．２１側の経路からも出
力が出す、ＬＥＤ２４は発光しない。よって、プルイン
タイムＴｐ経過後はＰＬＬ系が安定状態に落ち着き、安
定したロック状態としてクロック画素ｆｏが出力される
。

しかして、第２図（ｄ）に示すように、外乱等により電
圧制御発振器１２に対する入力電圧Ｖｉｎに大きなリッ
プルを生じた場合を考える。即ち、このような場合には
、プルインタイムＴｐの経過後にも入力電圧Ｖｉｎが基
準電圧Ｖｒｅｆ’、〜Ｖｒｅｆ’、の範囲内に収まらな
い。そして、フリップフロップ１８が動作するタイミン
グし、において、コンパレータ１６からの出力により基
準信号ｆｒに同期してフリップフロップ１８のＱから出
力が出される。

即ち、基準信号ｆｒでコンパレータ１６出力がフリップ
フロップ１９にラッチされる。よって、後段のフリップ
フロップ１９からも出力が出され、ＬＥＤ２４が発光し
、プルインタイムＴｐが経過したがＰ　Ｌ　Ｌ系がアン
ロック状態にあることが表示される。一方、次のグレー
ティング走査期間中に示すような場合であれば、プルイ
ンタイムＴｐを経過しても基準電圧Ｖｒｅｆ、〜Ｖｒｅ
ｒ、の範囲内に収まらず、基＊ｍ圧Ｖｒ１３ｒ＊以下と
なっているため、タイミングｔ１においてコンパレータ
１７側から出力が出る。そして、基準信号ｆｒに同期し
てフリップフロップ２０のＱから出力が出される。よっ
て、後段のフリップフロップ２１からも出力が出され、
ＬＥＤ２４が発光しプルインタイムＴｐが経過したがＰ
ＬＬ系がアンロック状態にあることが表示される。

このように、本実施例によれば、電圧制御発振器１２の
入力電圧Ｖｉｎに対して基準電圧Ｖｒｅｆ、。

Ｖｒｅｆ、を用いてアンロック状態を検出するようにし
たので、正確にＰＬＬ系のロック／アンロック状態を検
出できる。特に、入力電圧Ｖｉｎはある基準値を中心に
して大きく振動するので、アンロツり状態の検出は容易
である。さらには、フリップフロップ１８〜２１がプル
インタイムＴｐに対応したパルス信号ＴＯにより動作制
御されるので、基準信号ｆｒが断状態（グレーティング
非走査時）及びＰＬＬ系のプルインタイムＴｐの間は、
入力電圧Ｖｉｎに大きなリップルがあっても、これをア
ンロックとして検出するような誤動作を生じない。

そして、これらのフリップフロップ１８．２０のクロッ
クに基準信号ｆｒを用いているので、ノイズ等によって
ＬＥＤ２４が誤点灯することもない。

なお、本実施例では、アンロック検出をＬＥＤ２４の点
灯により表示させるようにしたが、これに限らず、例え
ばシステム駆動回路に対してアンロック情報を提供する
ようにしてもよい。

発明の効果本発明は、上述したように電圧制御発振器の入力電圧に
対して所定レベルの閾値電圧を用いてアンロック状態を
検出するようにしたので、ＰＬＬ系でロックが外れた場
合には、電圧制御発振器の入力電圧がある基準値を中心
として大きく振動するため、この入力電圧に対して所定
レベルの閾値電圧を用いることにより、アンロックを正
確に検出でき、特に、位相比較器に対して基準信号が入
力された後、所定の設定時間経過後の電圧制御発振器の
入力電圧をアンロック検出用としたので、同期引込み中
にアンロック表示等を行なうような誤動作を生じないも
のである。

【図面の簡単な説明】第１図は本発明の一実施例を示す回路図、第２図は波形
を示すタイミングチャート、第３図は一般的な多点同期
方式の光学系の概略斜視図、第４図は一般的なＰＬＬ回
路のブロック図、第５図は波形を示すタイミングチャー
トである。１２・・・電圧制御発振器、１３・・・分周器、１４・
・・位相比較器、１５・・・ローバスフィルタ、ｆｒ・
・・基準信号、ｆ。・・・画素クロック、Ｖｊｎ・・・入力電圧出願人株式会社リコ

Claims

【特許請求の範囲】

１、位相比較器とローバスフィルタと電圧制御発振器と
分周器とをループ接続し、電圧制御発振器からの発振出
力を分周器により分周した帰還信号を位相比較器により
基準信号と位相比較し、ローバスフィルタを通した後、
前記電圧制御発振器に入力させ前記基準信号に位相同期
したロック状態で画素クロックを出力させるＰＬＬ回路
を用いた光書込み装置において、前記電圧制御発振器の
入力電圧に対して所定レベルの閾値電圧との比較により
ＰＬＬのアンロック状態を検出することを特徴とするＰ
ＬＬ回路のアンロック検出方法。２、位相比較器に対し
て基準信号が入力された後、所定の設定時間経過後の電
圧制御発振器の入力電圧をＰＬＬのアンロック検出用と
したことを特徴とする請求項１記載のＰＬＬ回路のアン
ロック検出方法。