JPH0377906A - 多点同期光書込み装置 - Google Patents
多点同期光書込み装置Info
- Publication number
- JPH0377906A JPH0377906A JP1214568A JP21456889A JPH0377906A JP H0377906 A JPH0377906 A JP H0377906A JP 1214568 A JP1214568 A JP 1214568A JP 21456889 A JP21456889 A JP 21456889A JP H0377906 A JPH0377906 A JP H0377906A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase error
- pixel clock
- circuit
- optical writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fax Reproducing Arrangements (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高品質レーザプリンタ等に用いられる多点同
期光書込み装置に関する。
期光書込み装置に関する。
従来の技術
一般に、レーザプリンタ等の光書込み装置では、レーザ
光源を画像情報に応じて変調し、がっ、ポリゴンミラー
等の偏向器で走査させて感光体等に光書込みを行うよう
にしている。この時、ポリゴンミラー等の駆動において
一定速度で回転させることは困難で、現実には速度ムラ
等が生じ、書込みドツト位置にずれを生ずる。そこで、
書込みドツト間隔が一定となる良好なる光書込みを行う
ため、多数のスリットを有するリニアエンコーダを用い
た多点同期方式の光書込み装置が、例えば米国特許２，
３８９，４０３号明細書等により知られている。
光源を画像情報に応じて変調し、がっ、ポリゴンミラー
等の偏向器で走査させて感光体等に光書込みを行うよう
にしている。この時、ポリゴンミラー等の駆動において
一定速度で回転させることは困難で、現実には速度ムラ
等が生じ、書込みドツト位置にずれを生ずる。そこで、
書込みドツト間隔が一定となる良好なる光書込みを行う
ため、多数のスリットを有するリニアエンコーダを用い
た多点同期方式の光書込み装置が、例えば米国特許２，
３８９，４０３号明細書等により知られている。
ここに、リニアエンコーダの製造を容易にする等の改良
を施したものとして、特開昭５４−９７０５０号公報に
示されるものがある。これは、リニアエンコーダより得
られる光電パルス信号をｎ逓倍してビデオクロック（画
素クロック）とするようにしたものである。具体的には
、リニアエンコーダによって得られる光電パルスをＰＬ
Ｌ回路の位相比較器で基準パルスと比較し、両者が一致
するように電圧制御発振器をフィードバック制御し、Ｐ
ＬＬ回路からは光電パルスに同期し、かつ、ｎ逓倍され
たクロック信号を半導体レーザを変調させる同期信号な
る画素クロックとして出力させるものである。
を施したものとして、特開昭５４−９７０５０号公報に
示されるものがある。これは、リニアエンコーダより得
られる光電パルス信号をｎ逓倍してビデオクロック（画
素クロック）とするようにしたものである。具体的には
、リニアエンコーダによって得られる光電パルスをＰＬ
Ｌ回路の位相比較器で基準パルスと比較し、両者が一致
するように電圧制御発振器をフィードバック制御し、Ｐ
ＬＬ回路からは光電パルスに同期し、かつ、ｎ逓倍され
たクロック信号を半導体レーザを変調させる同期信号な
る画素クロックとして出力させるものである。
ところで、ＰＬＬ回路は回路構成等によってほぼ一定の
応答遅れがあるため、光電パルスが発生しても直ちにそ
の位相と基準パルスの位相とが揃うことはない。そこで
、上記公報にあっては、光電パルスと基準パルスとの位
相が揃うに必要な時間（＝ロックアツプ時間）が経過し
、位相が揃った後、ゲートが開かれ書込み開始信号が出
力されることにより、画素クロックとするようにしてい
る。このような画素クロックに同期させて半導体レーザ
を変調させると、有効走査線の始点（即ち、最初のドツ
ト位置）が垂直方向に揃う正しい位置に記録できる。こ
こに、ロックアツプ時間が短い程、有効走査線が長くな
り、高解像度を得るに便利となる。この点、上記公報に
あっては、走査線の最初の光電パルスで分周器をリセッ
トし、光電パルスと基準パルスとの位相を強制的に合わ
せて位相補正量を小さくすることにより、ロックアツプ
の時間を短縮するようにしている。
応答遅れがあるため、光電パルスが発生しても直ちにそ
の位相と基準パルスの位相とが揃うことはない。そこで
、上記公報にあっては、光電パルスと基準パルスとの位
相が揃うに必要な時間（＝ロックアツプ時間）が経過し
、位相が揃った後、ゲートが開かれ書込み開始信号が出
力されることにより、画素クロックとするようにしてい
る。このような画素クロックに同期させて半導体レーザ
を変調させると、有効走査線の始点（即ち、最初のドツ
ト位置）が垂直方向に揃う正しい位置に記録できる。こ
こに、ロックアツプ時間が短い程、有効走査線が長くな
り、高解像度を得るに便利となる。この点、上記公報に
あっては、走査線の最初の光電パルスで分周器をリセッ
トし、光電パルスと基準パルスとの位相を強制的に合わ
せて位相補正量を小さくすることにより、ロックアツプ
の時間を短縮するようにしている。
発明が解決しようとする課題
ところが、上記公報方式により、ドツトを常に正しい位
置に記録できるのは、一定温度下である。
置に記録できるのは、一定温度下である。
一般に、ＰＬＬ回路は環境温度が変化すると、ロック時
であっても、その入力である基準パルスとその帰還信号
であるＰＬＬ発振出力を分周したクロックとの位相誤差
も変化する。従って、常温時に書込み開始信号（基準パ
ルスに同期している）と書込みクロック（画素クロック
）との位相差を調整しておいても、温度変化に伴い位相
ずれを生じ、最悪の場合には、画像上で記録ドツトの位
置ずれとして現れる。つまり、従来にあっては、温度変
化による位相誤差の変化に対する対策がなされていない
。
であっても、その入力である基準パルスとその帰還信号
であるＰＬＬ発振出力を分周したクロックとの位相誤差
も変化する。従って、常温時に書込み開始信号（基準パ
ルスに同期している）と書込みクロック（画素クロック
）との位相差を調整しておいても、温度変化に伴い位相
ずれを生じ、最悪の場合には、画像上で記録ドツトの位
置ずれとして現れる。つまり、従来にあっては、温度変
化による位相誤差の変化に対する対策がなされていない
。
課題を解決するための手段
書込みビームの他に同期ビームを用い、この同期ビーム
に基づき主走査方向全域に渡って生成される基準パルス
と位相同期した画素クロックをＰＬＬ回路により発生さ
せ、この画素クロックに同期した画像情報により書込み
ビーム用のレーザ光源を変調させて光書込みを行わせる
多点同期光書込み装置において、主走査方向の書込み開
始信号と前記画素クロックとの位相誤差の変化分を検出
する位相誤差検出回路を設け、検出された位相誤差の変
化分に応じた位相シフト信号を生成して前記ＰＬＬ回路
に出力する位相シフト信号生成回路を設けた。
に基づき主走査方向全域に渡って生成される基準パルス
と位相同期した画素クロックをＰＬＬ回路により発生さ
せ、この画素クロックに同期した画像情報により書込み
ビーム用のレーザ光源を変調させて光書込みを行わせる
多点同期光書込み装置において、主走査方向の書込み開
始信号と前記画素クロックとの位相誤差の変化分を検出
する位相誤差検出回路を設け、検出された位相誤差の変
化分に応じた位相シフト信号を生成して前記ＰＬＬ回路
に出力する位相シフト信号生成回路を設けた。
作用
環境温度の変化などにより書込み開始信号と画素クロッ
クとの間の位相誤差に変化が生じた時、位相誤差検出回
路により検出される。このように検出された位相誤差の
変化分に対応して位相シフト信号生成回路により位相シ
フト信号が生成されてＰＬＬ回路に入力され、位相誤差
の変化分を補償するように動作するので、環境温度が変
化しても影響を受けないことになり、良好なる位置精度
を持つ画像が得られる。
クとの間の位相誤差に変化が生じた時、位相誤差検出回
路により検出される。このように検出された位相誤差の
変化分に対応して位相シフト信号生成回路により位相シ
フト信号が生成されてＰＬＬ回路に入力され、位相誤差
の変化分を補償するように動作するので、環境温度が変
化しても影響を受けないことになり、良好なる位置精度
を持つ画像が得られる。
実施例
本発明の一実施例を図面に基づいて説明する。
まず、第４図により本発明が適用されるレーザプリンタ
の概略を説明する。これは、例えば特開昭６０−１０９
６６７号公報等に示されるように、グレーティング（ス
リット、グリッド又はスケールとも称される）を用いて
画素クロックを発生させる多点同期方式のものである。
の概略を説明する。これは、例えば特開昭６０−１０９
６６７号公報等に示されるように、グレーティング（ス
リット、グリッド又はスケールとも称される）を用いて
画素クロックを発生させる多点同期方式のものである。
画像情報により変調されて書込みビームＰ、を射出する
書込み用の半導体レーザ（レーザ光源）ｌが設けられて
いる。この書込みビームＰ１ は回転するポリゴンミラ
ー２の１面により偏向され、ｆθレンズ３を通った後、
ミラー４により反射されて感光体５上に結像され、走査
ライン６で示すような記録走査が行なわれる。一方、書
込み用の半導体レーザｌとは別に画素クロック生成用の
半導体レーザ７も設けられている。半導体レーザ７から
射出された同期ビームＰ、はポリゴンミラー２の同一反
射面上において書込みビームＰ、に対しある間隔離れた
位置（主走査方向では同一位置）に入射され、書込みビ
ームＰ１ と同様にｆθレンズ３に入射する。
書込み用の半導体レーザ（レーザ光源）ｌが設けられて
いる。この書込みビームＰ１ は回転するポリゴンミラ
ー２の１面により偏向され、ｆθレンズ３を通った後、
ミラー４により反射されて感光体５上に結像され、走査
ライン６で示すような記録走査が行なわれる。一方、書
込み用の半導体レーザｌとは別に画素クロック生成用の
半導体レーザ７も設けられている。半導体レーザ７から
射出された同期ビームＰ、はポリゴンミラー２の同一反
射面上において書込みビームＰ、に対しある間隔離れた
位置（主走査方向では同一位置）に入射され、書込みビ
ームＰ１ と同様にｆθレンズ３に入射する。
ｆθレンズ３透過後は上下位置が異なることにより、同
期ビームＰ、はミラー４上を通過し、感光体５と光学的
に等価な位置に位置させたグレーティング８を走査する
。このグレーティング８の透過部分を透過した同期用ビ
ームＰ、はレンズアレイ９により複数、例えば４個の受
光素子１０ａ〜１０ｄに順次集光結像され、これらの受
光素子１０ａ〜１０ｄから、ＰＬＬ回路１１に対し基準
パルスＳｒが発生する。より詳細には、受光素子１０に
より受光され光電変換された受光信号は各々増幅された
後、加算回路により加算処理される。
期ビームＰ、はミラー４上を通過し、感光体５と光学的
に等価な位置に位置させたグレーティング８を走査する
。このグレーティング８の透過部分を透過した同期用ビ
ームＰ、はレンズアレイ９により複数、例えば４個の受
光素子１０ａ〜１０ｄに順次集光結像され、これらの受
光素子１０ａ〜１０ｄから、ＰＬＬ回路１１に対し基準
パルスＳｒが発生する。より詳細には、受光素子１０に
より受光され光電変換された受光信号は各々増幅された
後、加算回路により加算処理される。
これにより、グレーティング８の明暗配列に従う主走査
方向の走査長全域に渡るパルス列信号となり、必要に応
じて波形整形された後、ＰＬＬ回路１１により基準パル
スＳｒをｎ逓倍処理した画素クロックＷｃＬＫが生成出
力される。
方向の走査長全域に渡るパルス列信号となり、必要に応
じて波形整形された後、ＰＬＬ回路１１により基準パル
スＳｒをｎ逓倍処理した画素クロックＷｃＬＫが生成出
力される。
ここに、ＰＬＬ回路１１は特に図示しないが、周知のよ
うに、位相比較器とローパスフィルタと電圧制御発振器
（ＶＣＯ）と１７Ｎ分周器とをループ接続してなる。即
ち、比較器で基準パルスＳｒと、ＶＣＯの帰還出力をｌ
／Ｎ分周器よりＮ逓倍して帰還される帰還パルス信号と
の位相差に応じたパルスを出力し、ローパスフィルタで
そのパルスを平滑化した後、ＶＣＯの制御電圧とする。
うに、位相比較器とローパスフィルタと電圧制御発振器
（ＶＣＯ）と１７Ｎ分周器とをループ接続してなる。即
ち、比較器で基準パルスＳｒと、ＶＣＯの帰還出力をｌ
／Ｎ分周器よりＮ逓倍して帰還される帰還パルス信号と
の位相差に応じたパルスを出力し、ローパスフィルタで
そのパルスを平滑化した後、ＶＣＯの制御電圧とする。
ＶＣＯはその出力をＮ分周器した帰還パルス信号が基準
パルスＳｒと位相同期するように制御して、画素クロッ
クＷ。ＬＫを半導体レーザ１の駆動回路に対して出力す
る。
パルスＳｒと位相同期するように制御して、画素クロッ
クＷ。ＬＫを半導体レーザ１の駆動回路に対して出力す
る。
このようなＰＬＬ回路１１に対し本実施例では位相誤差
変化補償回路が付加されている。この回路は、概略的に
は位相誤差検出回路１２と位相シフト信号生成回路１３
とからなる。位相誤差検出回路１２は基準パルスＳｒに
同期した主走査方向の書込み開始信号Ｌ Ｇａｔｅと画
素クロックＷｃＬＫとの位相誤差の変化分を検出するも
のである。まず、ＰＬＬ回路１１のＶＣＯからの画素ク
ロックＷｃＬＫがクロック端子入力され書込み開始信号
ＬＧａｔｅがＤ端子入力されるＤフリップフロップ１４
が設けられている。このＤフリップフロップ１４のＱ出
力は書込み開始信号Ｌ ＧａｔｅとともにＡＮＤゲート
１５に入力され、書込みσＵ始信号ＬＧａｔｅと画素ク
ロックＷｃＬＫの立上りとの位相差に応じた期間だけア
ップ／ダウン（Ｕ／Ｄ）カウンタ１６をイネーブル状態
にするものである。このカウンタ１６はイネーブル状態
の間、前記ＰＬＬ回路１１から出力される画素クロック
ＷｃＬＫのパルス数をアップ又はダウン方向にカウント
し、ホールドするものである。このＵ／Ｄカウンタ１６
のＵ／Ｄ動作は位相検出器１７からの制御信号Ｓ、によ
り制御される。
変化補償回路が付加されている。この回路は、概略的に
は位相誤差検出回路１２と位相シフト信号生成回路１３
とからなる。位相誤差検出回路１２は基準パルスＳｒに
同期した主走査方向の書込み開始信号Ｌ Ｇａｔｅと画
素クロックＷｃＬＫとの位相誤差の変化分を検出するも
のである。まず、ＰＬＬ回路１１のＶＣＯからの画素ク
ロックＷｃＬＫがクロック端子入力され書込み開始信号
ＬＧａｔｅがＤ端子入力されるＤフリップフロップ１４
が設けられている。このＤフリップフロップ１４のＱ出
力は書込み開始信号Ｌ ＧａｔｅとともにＡＮＤゲート
１５に入力され、書込みσＵ始信号ＬＧａｔｅと画素ク
ロックＷｃＬＫの立上りとの位相差に応じた期間だけア
ップ／ダウン（Ｕ／Ｄ）カウンタ１６をイネーブル状態
にするものである。このカウンタ１６はイネーブル状態
の間、前記ＰＬＬ回路１１から出力される画素クロック
ＷｃＬＫのパルス数をアップ又はダウン方向にカウント
し、ホールドするものである。このＵ／Ｄカウンタ１６
のＵ／Ｄ動作は位相検出器１７からの制御信号Ｓ、によ
り制御される。
ここに、位相検出器１７は例えば第２図及び第３図に示
すように、書込み開始信号Ｌ Ｇａｔ６の立上りと画素
クロックＷ。ＬＫの立上りとの位相差に応じたパルスＷ
を積分する積分回路１８と、この積分出力Ｖｉｎと基準
電圧Ｖｒｅｆとを比較する比較器１９とよりなる。ここ
に、基準電圧Ｖｒｅｆは常温時における位相誤差に変化
のない初期パルス幅Ｗ０ に対応して設定されたもので
ある（第３図（ｂ）（ｅ）参照）。そして、パルス幅Ｗ
との大小比較結果が、Ｗ＞Ｗ。の時（第３図（ｃ）（ｆ
）参照）には制御信号Ｓ１としてカウントアツプ、Ｗ（
Ｗ。
すように、書込み開始信号Ｌ Ｇａｔ６の立上りと画素
クロックＷ。ＬＫの立上りとの位相差に応じたパルスＷ
を積分する積分回路１８と、この積分出力Ｖｉｎと基準
電圧Ｖｒｅｆとを比較する比較器１９とよりなる。ここ
に、基準電圧Ｖｒｅｆは常温時における位相誤差に変化
のない初期パルス幅Ｗ０ に対応して設定されたもので
ある（第３図（ｂ）（ｅ）参照）。そして、パルス幅Ｗ
との大小比較結果が、Ｗ＞Ｗ。の時（第３図（ｃ）（ｆ
）参照）には制御信号Ｓ１としてカウントアツプ、Ｗ（
Ｗ。
の時（第３図（ｄ）（ｇ）参照）には制御信号Ｓ１
としてカウントダウンするようにｔＪ ／ Ｄカウンタ
１２に出力するものである。このＵ／Ｄカウンタ１２の
カウント出力Ｓ、は位相シフト信号発生回路１３に与え
られる。
としてカウントダウンするようにｔＪ ／ Ｄカウンタ
１２に出力するものである。このＵ／Ｄカウンタ１２の
カウント出力Ｓ、は位相シフト信号発生回路１３に与え
られる。
位相シフト信号発生回路１３は前記位相誤差検出回路１
２中のＵ／Ｄカウンタ１２から出力される位相誤差変動
対応のカウント出力Ｓ、に対応した制御電圧υＣをＰ
Ｌ Ｌ回路１１に対して生成するものである。この位相
シフト信号発生回路１３は例えば第１図中に示すように
、カウント出力Ｓ、をアナログ電流値に変換するＤ／Ａ
コンバータ２０と、その電流値を電圧変換して制御電圧
υＣどするＯＰアンプ構成の電流−電圧変換回路（１−
Ｖ）２１とからなる。
２中のＵ／Ｄカウンタ１２から出力される位相誤差変動
対応のカウント出力Ｓ、に対応した制御電圧υＣをＰ
Ｌ Ｌ回路１１に対して生成するものである。この位相
シフト信号発生回路１３は例えば第１図中に示すように
、カウント出力Ｓ、をアナログ電流値に変換するＤ／Ａ
コンバータ２０と、その電流値を電圧変換して制御電圧
υＣどするＯＰアンプ構成の電流−電圧変換回路（１−
Ｖ）２１とからなる。
この制御電圧υＣはＰＬＬ回路１１出力の位相シフト信
号としてＰＬＬ回路１１を構成するＶＣＯの入力オフセ
ット電圧として加えられる。即ち。
号としてＰＬＬ回路１１を構成するＶＣＯの入力オフセ
ット電圧として加えられる。即ち。
この制御電圧υＣによりＰＬＬ回路１１のループゲイン
を変化させ、位相誤差を通常時のＷ、に維持させるもの
である。第３図図示例によれば、同図（ｃ）（ｆ）のよ
うに書込み開始信号Ｌ Ｇａｔｅと画素クロックＷＣＬ
Ｋ ＋との位相誤差対応のパルスＷが常温時よりも大き
くなると（Ｗ）Ｗ、の時）、Ｕ／Ｄカウンタ１６はカウ
ントアツプ動作する。これにより、ＶＣＯの入力オフセ
ット電圧なる制御電圧υＣも増大し、位相誤差が小さく
なるようにＶＣＯに作用する。逆に、同図（ｄ）（ｇ）
のように書込み開始信号Ｌ Ｇａｔｅと画素クロックＷ
ｃＬＫとの位相誤差対応のパルスＷが常温時よりも小さ
くなると（Ｗ（Ｗ、の時’）、Ｕ／Ｄカウンタ１６はカ
ウントダウン動作する。これにより、ＶＣＯの入力オフ
セット電圧なる制御電圧υＣも減少し、位相誤差が大き
くなるようにｖＣＯに作用する。
を変化させ、位相誤差を通常時のＷ、に維持させるもの
である。第３図図示例によれば、同図（ｃ）（ｆ）のよ
うに書込み開始信号Ｌ Ｇａｔｅと画素クロックＷＣＬ
Ｋ ＋との位相誤差対応のパルスＷが常温時よりも大き
くなると（Ｗ）Ｗ、の時）、Ｕ／Ｄカウンタ１６はカウ
ントアツプ動作する。これにより、ＶＣＯの入力オフセ
ット電圧なる制御電圧υＣも増大し、位相誤差が小さく
なるようにＶＣＯに作用する。逆に、同図（ｄ）（ｇ）
のように書込み開始信号Ｌ Ｇａｔｅと画素クロックＷ
ｃＬＫとの位相誤差対応のパルスＷが常温時よりも小さ
くなると（Ｗ（Ｗ、の時’）、Ｕ／Ｄカウンタ１６はカ
ウントダウン動作する。これにより、ＶＣＯの入力オフ
セット電圧なる制御電圧υＣも減少し、位相誤差が大き
くなるようにｖＣＯに作用する。
このようにして、常に常温時の位相誤差Ｗ、どなる。こ
のような動作において、ＶＣＯの入力オフセット電圧は
各ライン毎に１クロック分のカウントアツプ又はカウン
トダウンなる極く僅かな変動であるので、ＰＬＬ回路１
１がロック状態から外れるようなことはない。
のような動作において、ＶＣＯの入力オフセット電圧は
各ライン毎に１クロック分のカウントアツプ又はカウン
トダウンなる極く僅かな変動であるので、ＰＬＬ回路１
１がロック状態から外れるようなことはない。
発明の効果
本発明は、上述したように、主走査方向の書込み開始信
号と前記画素クロックとの位相誤差の変化分を検出する
位相誤差検出回路を設け、検出された位相誤差の変化分
に応じた位相シフト信号を生成して前記ＰＬＬ回路に出
力する位相シフト信号生成回路を設けたので、環境温度
の変化などにより書込み開始信号と画素クロックとの間
の位相誤差に変化が生じたことが位相誤差検出回路によ
す検出された時、その変化分に対応して位相シフト信号
生成回路により位相シフト信号が生成されてＰＬＬ回路
に入力され、位相誤差の変化分を補償するように動作す
るため、環境温度が変化しても影響を受けないことにな
り、良好なる位置精度を持つ画像を得ることができる。
号と前記画素クロックとの位相誤差の変化分を検出する
位相誤差検出回路を設け、検出された位相誤差の変化分
に応じた位相シフト信号を生成して前記ＰＬＬ回路に出
力する位相シフト信号生成回路を設けたので、環境温度
の変化などにより書込み開始信号と画素クロックとの間
の位相誤差に変化が生じたことが位相誤差検出回路によ
す検出された時、その変化分に対応して位相シフト信号
生成回路により位相シフト信号が生成されてＰＬＬ回路
に入力され、位相誤差の変化分を補償するように動作す
るため、環境温度が変化しても影響を受けないことにな
り、良好なる位置精度を持つ画像を得ることができる。
図面は本発明の一実施例を示すもので、第１図はブロッ
ク図、第２図は位相検出器のブロック図、第３図はタイ
ミングチャート、第４図はレーザプリンタ例を示す斜視
図である。 １・・・レーザ光源、１１・・・ＰＬＬ回路、１２・・
・位相誤差検出回路、１３・・・位相シフト信号生成回
路、Ｐ、・・・書込みビーム、Ｐ８ ・・・同期ビーム
％Ｓｒ・・・基準パルス、Ｌ Ｇａｔｅ・・・書込み開
始信号、ＷＣＬＫ・・・画素グロック
ク図、第２図は位相検出器のブロック図、第３図はタイ
ミングチャート、第４図はレーザプリンタ例を示す斜視
図である。 １・・・レーザ光源、１１・・・ＰＬＬ回路、１２・・
・位相誤差検出回路、１３・・・位相シフト信号生成回
路、Ｐ、・・・書込みビーム、Ｐ８ ・・・同期ビーム
％Ｓｒ・・・基準パルス、Ｌ Ｇａｔｅ・・・書込み開
始信号、ＷＣＬＫ・・・画素グロック
Claims (1)
- 書込みビームの他に同期ビームを用い、この同期ビーム
に基づき主走査方向全域に渡って生成される基準パルス
と位相同期した画素クロックをＰＬＬ回路により発生さ
せ、この画素クロックに同期した画像情報により書込み
ビーム用のレーザ光源を変調させて光書込みを行わせる
多点同期光書込み装置において、主走査方向の書込み開
始信号と前記画素クロックとの位相誤差の変化分を検出
する位相誤差検出回路を設け、検出された位相誤差の変
化分に応じた位相シフト信号を生成して前記ＰＬＬ回路
に出力する位相シフト信号生成回路を設けたことを特徴
とする多点同期光書込み装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214568A JPH0377906A (ja) | 1989-08-21 | 1989-08-21 | 多点同期光書込み装置 |
| US07/568,718 US5095315A (en) | 1989-08-21 | 1990-08-17 | Multipoint synchronization optical writing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214568A JPH0377906A (ja) | 1989-08-21 | 1989-08-21 | 多点同期光書込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377906A true JPH0377906A (ja) | 1991-04-03 |
Family
ID=16657875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1214568A Pending JPH0377906A (ja) | 1989-08-21 | 1989-08-21 | 多点同期光書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377906A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354512A (ja) * | 1989-07-24 | 1991-03-08 | Ricoh Co Ltd | 多点同期光書込み装置 |
-
1989
- 1989-08-21 JP JP1214568A patent/JPH0377906A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354512A (ja) * | 1989-07-24 | 1991-03-08 | Ricoh Co Ltd | 多点同期光書込み装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694156A (en) | Pixel placement sensing arrangement using split detecting elements | |
| US4962431A (en) | Synchronizing signal generating system for laser scanner | |
| JPS6118727B2 (ja) | ||
| US4663523A (en) | Spatial pixel clock synchronization system | |
| US5012089A (en) | Scanning beam control system and optical scale structure useful thereto | |
| US4518998A (en) | Method and apparatus for producing a time advanced output pulse train from an input pulse train | |
| JP2669531B2 (ja) | 光ビーム記録装置 | |
| US5059987A (en) | Synchronizing signal generating system | |
| US4803367A (en) | Light beam scanning apparatus employing beam modulation in accordance with the start of scan and end of scan signals | |
| US5095315A (en) | Multipoint synchronization optical writing apparatus | |
| JP2749897B2 (ja) | 多点同期光書込み装置 | |
| JP2749889B2 (ja) | 多点同期光書込み装置 | |
| JP2693523B2 (ja) | 多点同期方式の光走査装置 | |
| JPH0377906A (ja) | 多点同期光書込み装置 | |
| JP2828681B2 (ja) | 多点同期光書込み装置 | |
| US4912564A (en) | Clock signal generation apparatus | |
| JP2783822B2 (ja) | Ｐｌｌ回路のアンロック検出方法及びその装置 | |
| JPS6058774A (ja) | 同期信号発生回路 | |
| JPH05344292A (ja) | 光走査装置 | |
| JPH02106715A (ja) | 多点同期方式の光走査装置 | |
| Toyen | Generation of precision pixel clock in laser printers and scanners | |
| JP3640365B2 (ja) | 光ビーム記録装置 | |
| JP2566229B2 (ja) | 光走査装置 | |
| JP3500271B2 (ja) | マルチビーム画像形成装置 | |
| JPH0373908A (ja) | 多点同期方式の光書込み記録装置 |