JPH02183292A - Ｃｒｔ表示用装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＣＲＴ画面上に数字・文字等のキャラクタを表
示させるためＣＲＴ表示用回路に関するものである。

従来の技術 従来、ＣＲＴ画面上にキャラクタを表示させるＣＲＴ表
示用回路は、第３図のブロック図に示すように、表示す
る位置に対応するアドレスにキャラクタの種類と画面制
御データを記憶する第１のメモリと同第１のメモリ出力
によってアドレスされる、キャラクタの形状を記憶する
第２のメモリと同第２のメモリの出力データをＣＲＴ表
示用データに変換するためのシフト・レジスタおよび表
示用出力回路と水平同期信号、垂直同期信号およびドツ
ト・クロックより第１．第２のメモリおよびシフト・レ
ジスタ、ＣＲＴ表示用出力回路に与えるタイミング信号
を発生する制御回路部によって構成されている。

発明が解決しようとする課題 しかしこの構成によると第４図に示すように文字の種類
を記憶する第１のメモリを表示画面の上のキャラクタの
表示位置と一対一対応されているために表示用メモリ・
アドレスはｌフィールド画面上に表示可能なキャラクタ
の数と同数必要で１フイ一ルド画面上に表示するキャラ
クタの数が多い場合、第１のメモリとしてきわめて大容
量のメモリが必要であった。特に第１のメモリとしては
表示内容を書き換える必要からランダム・アクセス・メ
モリ（以下ＲＡＭと称す）が多用されるが、ＲＡＭはそ
の構成上読出専用メモリ（以下ＲＯＭと称す）と比較し
て１ビツトあたりの面精が数倍ときわめて大きいために
、表示画面の上に表示可能なキャラクタ数の増大に伴い
、ＣＲＴ表示用回路を集積化した場合チップ・サイズが
増加するという問題があった。

課題を解決するための手段 本発明のＣＲＴ表示用装置は、前述の問題点を解決する
ものであり、表示するキャラクタの種類と表示位置や表
示するキャラクタの大きさなどの画面制御データおよび
同第１のメモリの書き換えを本表示用回路外部に要求す
るためのコード、さらに画面上の表示行の終わりを示す
改行コードを記憶する第１のメモリとキャラクタの形状
を記憶する第２のメモリとこれらのメモリを制御するた
めの制御回路部に第１のメモリの書き換え要求コードを
記憶したアドレスのアクセスにより、外部に第１のメモ
リ書き換え要求信号を出力するための書き換え要求信号
発生回路部を覚え同制御回路部に第１のメモリの改行コ
ードを記憶したアドレスのアクセスによりそのアドレス
を含む画面上の行表示を完了させ同時に次に表示するべ
き行の表示開始位置を決定する改行制御回路部を備え、
第２のメモリの出力データをＣＲＴ表示データに変換す
るためのシフト・レジスタおよび表示用出力回路と水平
同期信号・垂直同期信号およびドツト・クロックより第
１第２のメモリおよびシフト・レジスタ、ＣＲＴ表示用
出力回路に与えるタイミング信号を発生する１ｔｉｌ制
御回路部を備えたものである。

作用 本発明により、第１のメモリとして従来のような１画面
に表示可能な文字数分のアドレスを備えたメモリではな
く画面上の表示２行分程度のアドレスを備えた小容量の
メモリに表示用データ及び画面１！Ｊ御データを記憶し
これを画面１フイールド内で繰り返し表示に使用するこ
とにより画面上に多数のキャラクタを表示するので一般
に書き換えが必要なため第１のメモリとして使用される
ＲＡＭの小容量化が可能となり大規模集積回路上で１ビ
ツトあたり面積の大きなＲＡＭの占める面積を縮小でき
るので大規模集積回路のチップ面積縮小が可能となる。

これに加えて、改行制御回路により画面上の表示行に含
まれるキャラクタの数を任意に設定出来るため同じ容量
の第１のメモリを使用してより多（の行表示が可能とな
るとともに表示の自由度が大きくなる。

実施例 本発明のＣＲＴ表示用装置の実施例を第１図に示した機
能ブロック図を参照して説明する。

この回路は、第１のメモリ７と第２のメモリ８と改行コ
ード検出回路４と、改行制御回路１１と、書き換え要求
コード検出回路５と、書き換え要求信号出力回路６と、
タイミング発生回路３と、メモリ制御回路２と、インタ
ーフェース回路１と、シフト・レジスタ９と、ＣＲＴ表
示出力回路１０により構成される。

第１のメモリ７はドツトクロック信号、水平同期信号、
垂直同期信号からタイミング発生回路３が発生するタイ
ミング信号を受けたメモリ制御回路の出力する読出アド
レスでアクセスされるメモリであり、“Ａ”Ｂ”など、
キャラクタの種類を示すコードと、行末を示すとともに
次に表示する行の表示開始位置データを含む改行コード
および同第１のメモリ・データの書き換えをコントロー
ラに要求するための書き換え要求コードを記憶するもの
で、これはＲＡＭで構成されている。

これらのデータのうち、キャラクタ・コードが第２のメ
モリ８をアクセスする。第２のメモリ８はキャラクタの
形状を記憶しているメモリである。

第２のメモリの出力は時系列的なＣＲＴ表示データに変
換するためシフト・レジスタ９に入力され、さらにシフ
ト・レジスタ１６からのデータを表示用信号に変換する
ＣＲＴ表示出力回路１０を経て画面上に表示される。

第１のメモリ７のデータのうち改行コードは改行コード
検出回路４に検出され改行制御回路１１を動作させる。

改行制御回路１１はコード検出出力により現在画面上に
表示中の行の表示を完了するとともに改行コードのデー
タ中にふくまれる次の表示行の開始位置データを改行制
御回路１１の中に含まれる表示開始位置データ・レジス
タに書き込む。

第１のメモリ７のデータのうち書き換え要求コードは書
き換え要求コード検出回路５に検出され、書き換え要求
信号発生回路６を動作可能状態にする。コード検出の時
点で書き換え要求信号発生回路６は動作待ち状態となり
表示中の行の表示完了を待って本ＣＲＴ表示用回路のコ
ントローラに対して第１のメモリ・データ書き換え要求
信号を出力し動作を終了する。

さらに第２図を参照してＣＲＴ画面上の表示原理を具体
的に説明する。

なお、第２図は第１図のＣＲＴ表示例であり、第１のメ
モリは０〜２番地の１６ワードのＲＡＭであるとする。

第１のメモリの０〜２番地、３〜７番地、Ａ−Ｅ番地に
はキャラクタ・コードが記憶されており、画面上ではそ
れぞれのコードに対応したキャラクタが表示されている
。また、第１のメモリの４番地、９番地、Ｆ番地には改
行コードが記憶されている。同８番地には第１のメモリ
・データ書き換え要求コードが記憶されている。垂直同
期信号、水平同期信号、ドツト・クロック信号からタイ
ミング制御回路３が出力するタイミング信号を受けたメ
モリ制御回路２が発生する読出アドレスによってアクセ
スされる第１のメモリ・データのうち０〜３番地のキャ
ラクタ・コードは第２のメモリをアクセスし第２のメモ
リの出力はシフト・レジスタ９によって時系列的なデー
タに変換されさらにＣＲＴ表示出力回路１０によって画
面上の表示データとなる。同第１のメモリの４番地のデ
ータ（改行コード）がアクセスされるとこの行の表示を
終了するとともに次の表示行の表示開始位置を改行コー
ドに含まれる表示位置データによって決定する。以上の
動作により画面上には表示第１行目３文字が表示される
。

表示第２行目は第１行目の改行コードで決定された表示
位置より表示を開始し４番地〜７番地のキャラクタ・コ
ードで指定されるキャラクタを前記第１行目表示と同様
に行なう。８番地がアクセスされると書き換え要求コー
ド検出回路がこれを検出し書き換え要求信号発生回路を
動作待ちの状態にする。次に９番地がアクセスされ改行
コードが検出され第１行目と同様の改行動作が実行され
る。改行動作完了後動作待ち状態にあった書き換え要求
信号発生回路が外部のコントローラに対して書き換え要
求信号を出力する。

第３行目の表示が前記と同様の原理により実行されてい
る間に外部のコントローラはインターフェース１を通し
て第１のメモリのうち表示を完了したアドレス０番地〜
９番地のデータを書き換え画面上第４行目の表示に備え
る。

第３行目の表示が完了し読みだしアドレスがＦ番地から
０番地へとインクリメントすると第３行目表示中に書き
換えを行なった第１のメモリの０番地から順次同一画面
フィールド内で表示に使用されて、第４行目以降の表示
が可能となる。

発明の効果 以上のように本発明によれば第１のメモリにキャラクタ
・コードの他、改行コードと書き換え要求コードを記憶
させることにより画面上に多数のキャラクタ表示を行な
う場合に問題となるＲＡＭの容量増加を必要最小限に制
御することができる。この結果、集積化した場合チップ
面積を縮小化することができる。

【図面の簡単な説明】

第１図は本発明のＣＲＴ表示用装置の構成を示すブロッ
ク図、第２図は本発明による画面上の表示例とその表示
原理を示す図、第３図は従来のＣＲＴ表示回路を示すブ
ロック図、第４図は従来例による画面上の表示と１画面
分の表示データを記憶するメモリ・アドレスの対応を示
す図である。 １・・・・・・制御用マイクロ・コンピュータとのイン
ターフェース回路、２・・・・・・メモリ制御回路、３
・・・・・・タイミング発生回路、４・・・・・・改行
コード検出回路、５・・・・・・書き換え要求コード検
出回路、６・・・・・・第１のメモリ書き換え要求信号
発生回路、７・・・・・・第１のメモリ、８・・・・・
・第２のメモリ、９・・・・・・シフト・レジスタ、１
０・・・・・・ＣＲＴ表示用出力回路、１１・・・・・
・改行制御回路。 代理人の氏名　弁理士　粟野重孝　ほか１名第 図 平 ＣＲＴ画面 Ｉ２−−一水ｆλ４】１１イｇシラト １４−−−ドツト・クローｌりａ号

Claims (1)

【特許請求の範囲】
1. 　画面上の表示データと画面制御データを記憶する第１
   のメモリと同第１のメモリのデータのうちキャラクタ・
   コードでアドレスされるキャラクタの形状（フォント）
   を記憶する第２のメモリとこれらを制御する制御回路で
   構成されるデータメモリ部及び同データ・メモリ部から
   出力されるデータをＣＲＴ表示用データとして出力する
   出力回路部を備え前記第１のメモリのデータのうち改行
   コードを識別し画面上の表示行を終了させるとともにこ
   の改行コード中に含まれる次の表示行の開始位置データ
   を記憶するレジスタを内蔵する改行制御回路部を備え、
   さらに同第１のメモリのデータのうち第１のメモリ・デ
   ータを書き換え要求コードを識別し、外部に設置される
   コントローラに対して、第１のメモリ・データの書き換
   えを要求する信号を発生する書き換え信号発生回路部を
   備え、前記データ・メモリ部、出力回路部および各制御
   回路部に対して与えるタイミング信号を発生するタイミ
   ング発生回路部を備えたことを特徴とするＣＲＴ表示用
   装置。