JPH02183532A - 半導体微細装置の加工方法 - Google Patents
半導体微細装置の加工方法Info
- Publication number
- JPH02183532A JPH02183532A JP333789A JP333789A JPH02183532A JP H02183532 A JPH02183532 A JP H02183532A JP 333789 A JP333789 A JP 333789A JP 333789 A JP333789 A JP 333789A JP H02183532 A JPH02183532 A JP H02183532A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- film
- surface layer
- substrate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体微細装置の加工方法、特に、多素子型受光センサ
のアパーチャ等の加工方法に関し、開口部の大きさを均
一にでき、しかも、取扱が簡単な半導体微細装置の加工
方法を提供することを目的とし、 半導体基板層表面に高濃度の不純物を添加した上面層・
を形成し、該上面層をドライエツチングにより所定のパ
ターンに形成し、前記基板層を不純物濃度又は導伝タイ
プに応じて選択的にエツチングが可能なエツチング液を
利用して、所定のパターンを形成する構成とする。
のアパーチャ等の加工方法に関し、開口部の大きさを均
一にでき、しかも、取扱が簡単な半導体微細装置の加工
方法を提供することを目的とし、 半導体基板層表面に高濃度の不純物を添加した上面層・
を形成し、該上面層をドライエツチングにより所定のパ
ターンに形成し、前記基板層を不純物濃度又は導伝タイ
プに応じて選択的にエツチングが可能なエツチング液を
利用して、所定のパターンを形成する構成とする。
この発明は半導体微細装置の加工方法に関し、特に、多
素子型受光センサのアパーチャ等の加工方法に関する。
素子型受光センサのアパーチャ等の加工方法に関する。
多素子型受光センサの各受光部に対して、同一条件の入
射光を得るために、該各受光部に対応する個別の窓を有
するアパーチャが用いられる。
射光を得るために、該各受光部に対応する個別の窓を有
するアパーチャが用いられる。
この種のアパーチャは第4図に示すように、まず、シリ
コンをエツチングによって薄層化して上面板11を形成
し、該上面板11に各受光部に対応する窓12をエツチ
ングによって明けていた。
コンをエツチングによって薄層化して上面板11を形成
し、該上面板11に各受光部に対応する窓12をエツチ
ングによって明けていた。
しかしながら、上記従来の方法によると、上面板11は
せいぜい数10.czm程度の厚みであるので、取扱が
非常に困難である。また、シリコンを正確に均一の厚み
に薄層化することができず、部分的な厚みの差が生じる
ことは避けられない。従って、窓12を開口するときに
、薄い部分の窓12が大きくなり、結果として、各受光
部に同一視野の入射光を入射させることができなくなる
。
せいぜい数10.czm程度の厚みであるので、取扱が
非常に困難である。また、シリコンを正確に均一の厚み
に薄層化することができず、部分的な厚みの差が生じる
ことは避けられない。従って、窓12を開口するときに
、薄い部分の窓12が大きくなり、結果として、各受光
部に同一視野の入射光を入射させることができなくなる
。
この発明は上記従来の事情に鑑みて提案されたものであ
って、開口部の大きさを均一にでき、しかも、取扱が簡
単な半導体微細装置の加工方法を提供することを目的と
する。
って、開口部の大きさを均一にでき、しかも、取扱が簡
単な半導体微細装置の加工方法を提供することを目的と
する。
この発明は上記目的を達成するために以下の手段を採用
している。
している。
すなわち、半導体基板層1表面に高濃度の不純物を添加
した上面層2を形成し、該上面層2をドライエツチング
により所定のパターンに形成し、前記基板層1を不純物
濃度又は導伝タイプに応じて選択的にエツチングが可能
なエツチング液を利用して、所定のパターンで加工する
ものである。
した上面層2を形成し、該上面層2をドライエツチング
により所定のパターンに形成し、前記基板層1を不純物
濃度又は導伝タイプに応じて選択的にエツチングが可能
なエツチング液を利用して、所定のパターンで加工する
ものである。
例えば第1図(a)に示すように、基板層1上に該基板
層lと同一導伝タイプであって、不純物濃度が異なる表
面層2あるいは基板層1と異なる導伝タイプの表面層2
を設計通りの厚みに均一に形成した被加工物10を得る
ことは従来の半導体技術によって確立されている。また
、半導体をエツチングする際に半導体の導伝タイプ又は
導伝率(不純物濃度)に応じて選択エツチングできるエ
ツチング液を用いることができる。
層lと同一導伝タイプであって、不純物濃度が異なる表
面層2あるいは基板層1と異なる導伝タイプの表面層2
を設計通りの厚みに均一に形成した被加工物10を得る
ことは従来の半導体技術によって確立されている。また
、半導体をエツチングする際に半導体の導伝タイプ又は
導伝率(不純物濃度)に応じて選択エツチングできるエ
ツチング液を用いることができる。
従って、半導体の基板層1上に該基板層1と導伝率が異
なる表面層2あるいは導伝タイプの異なる表面層2を形
成した被加工物10は、選択されたエツチング液によっ
ては基板層1の部分と表面層2の部分のいずれかのみを
選択的にエツチング(加工)することが可能となり、し
かも、上記表面層2の厚み制御が正確であるので上記エ
ツチングによる加工深さも正確になる。
なる表面層2あるいは導伝タイプの異なる表面層2を形
成した被加工物10は、選択されたエツチング液によっ
ては基板層1の部分と表面層2の部分のいずれかのみを
選択的にエツチング(加工)することが可能となり、し
かも、上記表面層2の厚み制御が正確であるので上記エ
ツチングによる加工深さも正確になる。
被加工物lOが不純物濃度あるいは導伝タイプが異なる
相互に隣接する層が3層以上である場合も同様である。
相互に隣接する層が3層以上である場合も同様である。
第1図はこの発明を用いて多素子型受光センサのアパー
チャを加工する場合の手順を示す工程図である。
チャを加工する場合の手順を示す工程図である。
まず、第1図(a)に示すように、例えば、数100μ
mの厚さのp型又はn型シリコンの基板層1の表面にイ
オン打ち込みあるいは熱拡散法を用いて、深さ数10μ
m程度のp型の高濃度層(以下21層という)よりなる
上面層2を形成する。その後、第1図(b)に示すよう
に、該上面層2を含む基板層1の表面に熱酸化によって
、SlO!膜3を形成する。このSiO□膜3は後述す
る選択エツチング時のマスクとなる。
mの厚さのp型又はn型シリコンの基板層1の表面にイ
オン打ち込みあるいは熱拡散法を用いて、深さ数10μ
m程度のp型の高濃度層(以下21層という)よりなる
上面層2を形成する。その後、第1図(b)に示すよう
に、該上面層2を含む基板層1の表面に熱酸化によって
、SlO!膜3を形成する。このSiO□膜3は後述す
る選択エツチング時のマスクとなる。
更に、第1図(C)に示すように、上面層2の表面にア
ルミ膜4aを形成した後、第1図(d)に示すようにこ
のアルミ膜4aをホトリソグラフィ法によってエツチン
グし、アパーチャの各窓12に対応する開口部12a以
外を下記ドライエツチングのマスクとして残す。
ルミ膜4aを形成した後、第1図(d)に示すようにこ
のアルミ膜4aをホトリソグラフィ法によってエツチン
グし、アパーチャの各窓12に対応する開口部12a以
外を下記ドライエツチングのマスクとして残す。
その後、第1図(e)に示すように、裏面全面にもアル
ミ膜4bのマスクをかけておいて、第1図(f)に示す
ようにアルミ膜4a、4bをマスクとしてSin、膜3
を弗酸(HF)等でエツチングし、更に、アルミ膜4と
Sin、膜3をマスクとして第1図(g)に示すように
上面層2をCF4 +Q、ガス等を用いて、厚み方向へ
の異方性ドライエツチングをする。
ミ膜4bのマスクをかけておいて、第1図(f)に示す
ようにアルミ膜4a、4bをマスクとしてSin、膜3
を弗酸(HF)等でエツチングし、更に、アルミ膜4と
Sin、膜3をマスクとして第1図(g)に示すように
上面層2をCF4 +Q、ガス等を用いて、厚み方向へ
の異方性ドライエツチングをする。
次に裏面のアルミ膜4bを除去した後、第1図(h)に
示すようにホトリゾグラフィによって架台13のパター
ンを形成しSiO□膜3をエツチングする。そして、最
後にp型の半導体のみを選択的にエツチングすることが
できる例えば、エチレンジアミン系混合液で、第2図に
示すようなエツチング特性を有する特定のエツチング液
(文献:超LSIプロセスデークハンドブック、サイエ
ンスフォーラムネエ)を使用して、異方性のウェットエ
ツチングを行い架台13を形成する。このウェットエツ
チングに際して、使用液は抵抗率が0.01acm以下
のp゛型の半導体はエツチングされないので、架台13
が形成されると、エツチングの進行が止まり、上面板1
1の部分が残されてエツチング工程を完了することにな
る。
示すようにホトリゾグラフィによって架台13のパター
ンを形成しSiO□膜3をエツチングする。そして、最
後にp型の半導体のみを選択的にエツチングすることが
できる例えば、エチレンジアミン系混合液で、第2図に
示すようなエツチング特性を有する特定のエツチング液
(文献:超LSIプロセスデークハンドブック、サイエ
ンスフォーラムネエ)を使用して、異方性のウェットエ
ツチングを行い架台13を形成する。このウェットエツ
チングに際して、使用液は抵抗率が0.01acm以下
のp゛型の半導体はエツチングされないので、架台13
が形成されると、エツチングの進行が止まり、上面板1
1の部分が残されてエツチング工程を完了することにな
る。
これによって、第3図に示すようなアパーチャが架台1
3と上部の上面板11とが一体に成形されることになる
。
3と上部の上面板11とが一体に成形されることになる
。
上記第1図(alに示したイオン打ち込み、あるいは、
熱拡散によって、均一な厚さに特定の不純物濃度層(p
”層2)を形成することは現在の技術では極めて正確に
行うことができるので、第1図(1)で示したエツチン
グ工程において形成された上面板11は極めて均一な厚
みになる。
熱拡散によって、均一な厚さに特定の不純物濃度層(p
”層2)を形成することは現在の技術では極めて正確に
行うことができるので、第1図(1)で示したエツチン
グ工程において形成された上面板11は極めて均一な厚
みになる。
尚、上記ドライエツチングの工程で、該ドライエツチン
グに代えてp+型のみの半導体を選択的にエツチングで
きるエツチング液(例えばCH3CO0H+1−(No
3+HF)を用いることも可能である。
グに代えてp+型のみの半導体を選択的にエツチングで
きるエツチング液(例えばCH3CO0H+1−(No
3+HF)を用いることも可能である。
以上、多素子受光センサのアパーチャを製造する場合に
ついてのみ説明したが、この発明は半導体を用いた他の
微細装置、例えば、インクジェットプリンタ用のノズル
、圧カドランスジューサ、ガスクロマトグラフィー装置
の渦巻状カラム等の加工に応用できる。
ついてのみ説明したが、この発明は半導体を用いた他の
微細装置、例えば、インクジェットプリンタ用のノズル
、圧カドランスジューサ、ガスクロマトグラフィー装置
の渦巻状カラム等の加工に応用できる。
また、被加工物10が上下2層の場合についてのみ説明
したが、3層以上の異種半導体が積層されている場合で
あっても、適正なエツチング液を選択することによって
上記と同様な微細加工をすることができることはもちろ
んである。
したが、3層以上の異種半導体が積層されている場合で
あっても、適正なエツチング液を選択することによって
上記と同様な微細加工をすることができることはもちろ
んである。
以上説明したように、この発明は不純物濃度あるいは、
導伝タイプの異なる複数層に重層された半導体を、該濃
度あるいは導伝タイプによって選択エツチングできるエ
ツチング液を使用して加工するので複雑な形状を正確に
一体成形できる。また、この発明が多素子型受光素子の
アパーチャに適用された場合、各受光部に対応する穴は
正確に同じ大きさとなり、また、架台と上面板を一体成
形できるので、各受光部に同一条件で入射光を与えるア
パーチャを形成できる。
導伝タイプの異なる複数層に重層された半導体を、該濃
度あるいは導伝タイプによって選択エツチングできるエ
ツチング液を使用して加工するので複雑な形状を正確に
一体成形できる。また、この発明が多素子型受光素子の
アパーチャに適用された場合、各受光部に対応する穴は
正確に同じ大きさとなり、また、架台と上面板を一体成
形できるので、各受光部に同一条件で入射光を与えるア
パーチャを形成できる。
第1図はこの発明の実施例を示す工程図、第2図はこの
発明の用いるエツチング液の特性図、第3図は多素子型
受光素子のアパーチャを示す斜視図、第4図は従来のア
パーチャの分解斜視図である。 図中、 ■・・・基板層、 2・・・上面層、10・
・・被加工物、 11・・・上面板、12・・・
窓、 12a・・・開口部、13・・・架台、
14・・・シリコン薄層板。 ン 本願実施分 第 1 図(うの1ン 本願実施倒 第 図 (予42) 抵抗(Ω・cm) エツチング液のエツチング速度特性 第 図
発明の用いるエツチング液の特性図、第3図は多素子型
受光素子のアパーチャを示す斜視図、第4図は従来のア
パーチャの分解斜視図である。 図中、 ■・・・基板層、 2・・・上面層、10・
・・被加工物、 11・・・上面板、12・・・
窓、 12a・・・開口部、13・・・架台、
14・・・シリコン薄層板。 ン 本願実施分 第 1 図(うの1ン 本願実施倒 第 図 (予42) 抵抗(Ω・cm) エツチング液のエツチング速度特性 第 図
Claims (1)
- 【特許請求の範囲】 〔1〕半導体基板層(1)表面に高濃度の不純物を添加
した上面層(2)を形成し、該上面層(2)をドライエ
ッチングにより所定のパターンに形成し、前記基板層(
1)を不純物濃度又は導伝タイプに応じて選択的にエッ
チングが可能なエッチング液を利用して、所定のパター
ンを形成することを特徴とする半導体微細装置の加工方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP333789A JPH02183532A (ja) | 1989-01-09 | 1989-01-09 | 半導体微細装置の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP333789A JPH02183532A (ja) | 1989-01-09 | 1989-01-09 | 半導体微細装置の加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183532A true JPH02183532A (ja) | 1990-07-18 |
Family
ID=11554540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP333789A Pending JPH02183532A (ja) | 1989-01-09 | 1989-01-09 | 半導体微細装置の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183532A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6193780A (ja) * | 1984-10-13 | 1986-05-12 | Dainippon Screen Mfg Co Ltd | 撮像および表示における解像数増加方法 |
| JPS62245666A (ja) * | 1986-04-17 | 1987-10-26 | Fujitsu Ltd | 多素子検知器 |
| JPS62263636A (ja) * | 1986-05-06 | 1987-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | リソグラフイ用マスク |
| JPS63100780A (ja) * | 1986-10-17 | 1988-05-02 | Fuji Electric Co Ltd | 圧力センサの製造方法 |
-
1989
- 1989-01-09 JP JP333789A patent/JPH02183532A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6193780A (ja) * | 1984-10-13 | 1986-05-12 | Dainippon Screen Mfg Co Ltd | 撮像および表示における解像数増加方法 |
| JPS62245666A (ja) * | 1986-04-17 | 1987-10-26 | Fujitsu Ltd | 多素子検知器 |
| JPS62263636A (ja) * | 1986-05-06 | 1987-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | リソグラフイ用マスク |
| JPS63100780A (ja) * | 1986-10-17 | 1988-05-02 | Fuji Electric Co Ltd | 圧力センサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455445A (en) | Multi-level semiconductor structures having environmentally isolated elements | |
| JPH0461326A (ja) | 半導体装置の製造方法 | |
| JP2616130B2 (ja) | 超伝導素子の製造方法 | |
| JPH02183532A (ja) | 半導体微細装置の加工方法 | |
| US4916509A (en) | Method for obtaining low interconnect resistance on a grooved surface and the resulting structure | |
| JPS6258541B2 (ja) | ||
| JPS6377117A (ja) | 半導体装置の製造方法 | |
| JP2639153B2 (ja) | 半導体素子の製造方法 | |
| JPH0194227A (ja) | 焦電検出装置とその製造方法 | |
| JP3044929B2 (ja) | 半導体装置の製造方法 | |
| JPH0729711A (ja) | 抵抗の形成方法 | |
| JP2682313B2 (ja) | 半導体の微細加工方法 | |
| JPH0573276B2 (ja) | ||
| JP2564113B2 (ja) | 微細電極の形成方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH09153480A (ja) | シリコンのエッチング加工方法 | |
| JPS5889861A (ja) | 半導体装置およびその製造方法 | |
| JPS61161720A (ja) | 半導体装置の製造方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPH0462977A (ja) | バラクタダイオードおよびその製造方法 | |
| JPH04132217A (ja) | 半導体装置の製造方法 | |
| JPS5951150B2 (ja) | 逆メサ型半導体装置の製法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPS62247530A (ja) | マスクパタ−ンの形成方法 | |
| JPS6255305B2 (ja) |