JPH02183537A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH02183537A JPH02183537A JP1003360A JP336089A JPH02183537A JP H02183537 A JPH02183537 A JP H02183537A JP 1003360 A JP1003360 A JP 1003360A JP 336089 A JP336089 A JP 336089A JP H02183537 A JPH02183537 A JP H02183537A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- tool
- bump
- bumps
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体チップにフィルムキャリア法（ＴＡＢ
法）を用いてリードをインナーリードボンディングする
際に良好な接続が行えるようにした半導体チップの実装
方法に関する。
法）を用いてリードをインナーリードボンディングする
際に良好な接続が行えるようにした半導体チップの実装
方法に関する。
（従来の技術）
近年、電子機器の小型化、軽石化、薄型化に伴い、特に
メモリカード、液晶テレビ等に見られるように半導体チ
ップの大型化或いは多ビン化がなされ、しかも大形成い
は多ピンの半導体チップに対して薄型化及び高密度化が
要求されている。
メモリカード、液晶テレビ等に見られるように半導体チ
ップの大型化或いは多ビン化がなされ、しかも大形成い
は多ピンの半導体チップに対して薄型化及び高密度化が
要求されている。
このような半導体チップを回路に高密度に実装づる代表
的な方法として、フィルムギ１１リア法が使用される。
的な方法として、フィルムギ１１リア法が使用される。
このフィルムキャリア法は、半導体チップの電極部に、
フィルハキ１フリア上に形成したリードをバンプを介し
てインナーリードボンディングする方法である。
フィルハキ１フリア上に形成したリードをバンプを介し
てインナーリードボンディングする方法である。
一般的なフィルムキャリア法を第５図乃至第７図を用い
て説明Ｊ゛る。
て説明Ｊ゛る。
第５図はバンプが形成される前の半導体チップの電極配
置の一例を示す平面図である。この図に示ずように半導
体チップ１にはその短辺Ａ、長辺Ｂの辺縁部分にアルミ
ニウム電極パッド２を複数個形成しである。
置の一例を示す平面図である。この図に示ずように半導
体チップ１にはその短辺Ａ、長辺Ｂの辺縁部分にアルミ
ニウム電極パッド２を複数個形成しである。
第６図はバンプが形成されたバンプ付き半導体チップの
電極部分を拡大して示ザ断面図である。
電極部分を拡大して示ザ断面図である。
この図に示Ｊ如く半導体チップ１のアルミニウム電極パ
ッド２上に拡散防止用として例えばＣｒ。
ッド２上に拡散防止用として例えばＣｒ。
Ｃｕ、Ａｕ等の多層金属膜（バリヤメタルと呼ばれる）
３を被着し、次にＡｕ等の金属突起（バンプと呼ばれる
）４を形成するためのメツキ用マスクを形成するために
、感光性樹脂（図示せず）を塗布し、電極上を開孔する
。この開孔部においてバリヤメタル３をメツキ用の電極
としてバンプ４を形成し、不要となったバリヤメタル３
の領域を除去してバンプ付き半導体チップを形成する。
３を被着し、次にＡｕ等の金属突起（バンプと呼ばれる
）４を形成するためのメツキ用マスクを形成するために
、感光性樹脂（図示せず）を塗布し、電極上を開孔する
。この開孔部においてバリヤメタル３をメツキ用の電極
としてバンプ４を形成し、不要となったバリヤメタル３
の領域を除去してバンプ付き半導体チップを形成する。
なＪ′３、アルミニウム電極パッド２の周辺には、半導
体チップ１表面を保護ツるためのパッシベーション膜５
を形成しである。
体チップ１表面を保護ツるためのパッシベーション膜５
を形成しである。
第７図はこのバンプ付き半導体チップをインナーリード
ボンディングする状態を説明する側断面図である。この
図に示す如く、半導体チップ１を搭載Ｊるためのデバイ
スホール等の開孔部６を右するベースフィルム７に対し
銅箔のリード８を形成したしのに、上記のバンプ付き半
導体チップを所定の位置に位置合わせし、リード８と半
導体チップ１のアルミニウム電極バッド２とをバンプ４
を介して熱圧着法等により接続（インナーリードボンデ
ィング）りる。熱圧着を行うにはヒータツール９を使用
する。
ボンディングする状態を説明する側断面図である。この
図に示す如く、半導体チップ１を搭載Ｊるためのデバイ
スホール等の開孔部６を右するベースフィルム７に対し
銅箔のリード８を形成したしのに、上記のバンプ付き半
導体チップを所定の位置に位置合わせし、リード８と半
導体チップ１のアルミニウム電極バッド２とをバンプ４
を介して熱圧着法等により接続（インナーリードボンデ
ィング）りる。熱圧着を行うにはヒータツール９を使用
する。
しかし、上記従来のフィルムギヤリア法を用いた半導体
チップの実装方法では、例えば大容量メモリＩＣのよう
にチップサイズが増大した場合、第８図に示す如くイン
ナーリードボンディング時、熱圧着を行うためのヒータ
ツール９が複数の金属から構成されていることがら熱膨
）脹係数の差による反りが発生する。特に半導体チップ
１の長辺方向の中央近傍の反りが非常に大きいことから
、全端子を均一な力で加圧することが不司能で安定した
接続を行うことが極めて難しい。従って、ＩＣチップの
中央部分の端子の接続強度が低下する。
チップの実装方法では、例えば大容量メモリＩＣのよう
にチップサイズが増大した場合、第８図に示す如くイン
ナーリードボンディング時、熱圧着を行うためのヒータ
ツール９が複数の金属から構成されていることがら熱膨
）脹係数の差による反りが発生する。特に半導体チップ
１の長辺方向の中央近傍の反りが非常に大きいことから
、全端子を均一な力で加圧することが不司能で安定した
接続を行うことが極めて難しい。従って、ＩＣチップの
中央部分の端子の接続強度が低下する。
このようなことから、全端子の接続を行うために、イン
ナーリードボンディング条件の中から例えば加圧力を上
げる等の方法により、強引に接続した場合、半導体索子
１の短辺方向に形成されたバンプ４が潰れ過ぎる。第９
図（ａ）及び（ｂ）にそれぞれ第８図における端部及び
中央部の拡大図を示すが、特にアルミニウム電極パッド
２のピッチが狭くなった場合、第９図（ａ）に示すよう
に潰れたバンプ４同志が短絡する等の不良を発生する場
合がある。このような場合には、アルミニウム電極パッ
ド２周辺に形成されている、半導体素子１表面を保護づ
るパッシベーション膜５（第６図参照）を破壊し、半導
体素子１内部の配線パターンを短絡又は断線する可能性
がある。
ナーリードボンディング条件の中から例えば加圧力を上
げる等の方法により、強引に接続した場合、半導体索子
１の短辺方向に形成されたバンプ４が潰れ過ぎる。第９
図（ａ）及び（ｂ）にそれぞれ第８図における端部及び
中央部の拡大図を示すが、特にアルミニウム電極パッド
２のピッチが狭くなった場合、第９図（ａ）に示すよう
に潰れたバンプ４同志が短絡する等の不良を発生する場
合がある。このような場合には、アルミニウム電極パッ
ド２周辺に形成されている、半導体素子１表面を保護づ
るパッシベーション膜５（第６図参照）を破壊し、半導
体素子１内部の配線パターンを短絡又は断線する可能性
がある。
（発明が解決しようとする課題）
上記の如く、従来のフィルムキャリア法を用いた半導体
チップの実装方法では、特にＩＣチップが大型化した場
合、インナーリードボンディング時のヒータツールの反
りから、バンプの潰れ方が不均一となる。インナーリー
ドボンディング時の加圧を強くすると、部分的に潰れ過
ぎることがら、アルミニウム電極パッドからバンプがは
みだし、隣同志の端子或いはチップ内部の配線パターン
が短絡しやすいという欠点があった。逆に、インナーリ
ードボンディング時の加圧を弱くすると、ＩＣチップの
特にチップ中央部分の電極パッドの接合強度が低下覆る
とい・）問題を生じる。
チップの実装方法では、特にＩＣチップが大型化した場
合、インナーリードボンディング時のヒータツールの反
りから、バンプの潰れ方が不均一となる。インナーリー
ドボンディング時の加圧を強くすると、部分的に潰れ過
ぎることがら、アルミニウム電極パッドからバンプがは
みだし、隣同志の端子或いはチップ内部の配線パターン
が短絡しやすいという欠点があった。逆に、インナーリ
ードボンディング時の加圧を弱くすると、ＩＣチップの
特にチップ中央部分の電極パッドの接合強度が低下覆る
とい・）問題を生じる。
そこで、本発明は上記の問題を除去するためのもので、
ツールの反りに起因した接続不良やＩＣチップへのダメ
ージを生じることがなく、歩留まりが高く信頼性に優れ
た半導体チップの実装方法を提供することを目的とする
ものである。
ツールの反りに起因した接続不良やＩＣチップへのダメ
ージを生じることがなく、歩留まりが高く信頼性に優れ
た半導体チップの実装方法を提供することを目的とする
ものである。
［発明の構成］
（課題を解決するための手段）
本発明の半導体チップの実装方法は、半導体チップの電
極部に対し、フィルムキャリア上に形成したリードの全
てをバンプを介し、ヒータツールを用いてインナーリー
ドボンディングする場合に、前記バンプの形状を、前記
インナーリードボンディングの箇所に応じた径に形成し
たことを特徴とするものである。
極部に対し、フィルムキャリア上に形成したリードの全
てをバンプを介し、ヒータツールを用いてインナーリー
ドボンディングする場合に、前記バンプの形状を、前記
インナーリードボンディングの箇所に応じた径に形成し
たことを特徴とするものである。
具体的には、バンプの形状をヒータツールの反りに合わ
せ、ヒータツールの突出した部分はバンプ径を小さく形
成し、ツールの凹んだ部分はバンプ径を大きく形成する
。
せ、ヒータツールの突出した部分はバンプ径を小さく形
成し、ツールの凹んだ部分はバンプ径を大きく形成する
。
（作用）
本発明の方法によれば、ヒータツールが反ってヒータツ
ールの突出した部分のバンプが潰れ過ぎてし、半導体チ
ップの電極パッドからはみだりことがなく、電極パッド
周辺にダメージを与えず、かつ他の配線パターンとの短
絡も生じないため、信頼性に優れ、歩留まりの高い半導
体装置を得ることができる。
ールの突出した部分のバンプが潰れ過ぎてし、半導体チ
ップの電極パッドからはみだりことがなく、電極パッド
周辺にダメージを与えず、かつ他の配線パターンとの短
絡も生じないため、信頼性に優れ、歩留まりの高い半導
体装置を得ることができる。
（実施例）
以下、図面に示した実施例に基づいて本発明を説明りる
。
。
第１図は本発明の一実施例の半導体チップの実装方法に
使用するバンプ付き半導体チップを概略的に示す側面図
である。この図は半導体チップ１の長辺側の側面（第５
図の８に対応り−る）を示し、従来例と同一の構成要素
には同符号を付しである。
使用するバンプ付き半導体チップを概略的に示す側面図
である。この図は半導体チップ１の長辺側の側面（第５
図の８に対応り−る）を示し、従来例と同一の構成要素
には同符号を付しである。
第１図に示ず如く、半導体チップ１上のアルミニウム電
極パッド２には、インナーリードボンディング時のボン
ディング箇所に応じて径の異なったバンプ４を設けてい
る。即ち、インナーリードボンディングの際のヒータツ
ールの反りによってツールの突出する部分く中央部）に
は小さな径のバンプ４を形成し、その逆の部分（端部）
には大ぎな径のバンプ４を形成している。
極パッド２には、インナーリードボンディング時のボン
ディング箇所に応じて径の異なったバンプ４を設けてい
る。即ち、インナーリードボンディングの際のヒータツ
ールの反りによってツールの突出する部分く中央部）に
は小さな径のバンプ４を形成し、その逆の部分（端部）
には大ぎな径のバンプ４を形成している。
第２図（ａ）及び（ｂ）はそれぞれ第１図の中央部及び
端部に形成されるバンプを拡大して示している。
端部に形成されるバンプを拡大して示している。
これらの図においてバンプ形成のプロセスを説明する。
半導体チップ１のアルミニウム電極パッド２上に、拡散
防止用としてｃｒ’、ｃｕ、Ａｕ等のバリヤメタル３を
真空蒸着法等で厚さ約１００ＯＡで被着する。次にＡｕ
等のバンプ４を形成するためのメツキ用マスクを形成す
べく、感光性樹脂（図示せず）を数ミクロン塗布して電
極上を開孔し、イの開孔部のバリヤメタル３をメツキ用
電慢としてバンプ４をメツキ法で高さ約３０〜５０μ「
ｎ程度形成Ｊる。その後、不要となったバリへ７メタル
３の領域を除去してバンプ付き半導体チップを得る。こ
こで、感光性樹脂の電４４上の開孔寸法（径）を、イン
ナーリードボンディングの際のヒータツールの反りによ
るツールの突出Ｊる部分（端部）では小さく（例えば約
５μｍ）、ツールの凹んだ部分（中央部）では大きく（
例えば約２０ｕｒｎ’）−ｒることにより、第２図（ｂ
） 、 （ａ）に示ザ如くボンディング箇所に応じて径
の異なったバンプ４を得る。
防止用としてｃｒ’、ｃｕ、Ａｕ等のバリヤメタル３を
真空蒸着法等で厚さ約１００ＯＡで被着する。次にＡｕ
等のバンプ４を形成するためのメツキ用マスクを形成す
べく、感光性樹脂（図示せず）を数ミクロン塗布して電
極上を開孔し、イの開孔部のバリヤメタル３をメツキ用
電慢としてバンプ４をメツキ法で高さ約３０〜５０μ「
ｎ程度形成Ｊる。その後、不要となったバリへ７メタル
３の領域を除去してバンプ付き半導体チップを得る。こ
こで、感光性樹脂の電４４上の開孔寸法（径）を、イン
ナーリードボンディングの際のヒータツールの反りによ
るツールの突出Ｊる部分（端部）では小さく（例えば約
５μｍ）、ツールの凹んだ部分（中央部）では大きく（
例えば約２０ｕｒｎ’）−ｒることにより、第２図（ｂ
） 、 （ａ）に示ザ如くボンディング箇所に応じて径
の異なったバンプ４を得る。
次に、フィルムキャリア用フィルムの所定位置にパンブ
イ」ぎ半導体チップを位置合わせして、第３図に示す如
くヒータツール９により熱圧着法等でフィルムリード８
とアルミニウム電極パッド２との接続を行う。第４図（
ａ）及び（ｂ）にそれぞれＩＣチップの端部及び中央部
のリード接続状態をンＩ（でし［。
イ」ぎ半導体チップを位置合わせして、第３図に示す如
くヒータツール９により熱圧着法等でフィルムリード８
とアルミニウム電極パッド２との接続を行う。第４図（
ａ）及び（ｂ）にそれぞれＩＣチップの端部及び中央部
のリード接続状態をンＩ（でし［。
この様に、特に大型ＩＣチップのインナーリードボンデ
ィングを行う際にヒータツールに反りが生じても、予め
バンプを形成する時にヒータツールの突出する部分のバ
ンプ径を小さく、文通の部分の径を大きく形成しておく
ことにより、インナーリードボンディング後、第４図に
示したように端部のバンプ４が潰れ過ぎてもアルミニウ
ム電極パッド２からバンプ４がはみだすことがない。し
たがって、アルミニウム’ｍＪＡｉパッド２周辺部への
ダメージがなく、又隣のバンプ４同志がグ、０絡するこ
とｂなく、信頼性に優れ、かつ歩留まりの高い半導体装
置を得ることができる。
ィングを行う際にヒータツールに反りが生じても、予め
バンプを形成する時にヒータツールの突出する部分のバ
ンプ径を小さく、文通の部分の径を大きく形成しておく
ことにより、インナーリードボンディング後、第４図に
示したように端部のバンプ４が潰れ過ぎてもアルミニウ
ム電極パッド２からバンプ４がはみだすことがない。し
たがって、アルミニウム’ｍＪＡｉパッド２周辺部への
ダメージがなく、又隣のバンプ４同志がグ、０絡するこ
とｂなく、信頼性に優れ、かつ歩留まりの高い半導体装
置を得ることができる。
尚、上記実施例では、半導体チップのアルミニウム電極
パッド上へバンプを形成する通常のフィルムキトリア法
について説明しているが、本発明はこれに限定されずバ
ンプ形成の方法としてフィルムギ１ノリアのリード側に
バンプを形成する所謂転写バンプ方式を採用した場合に
も同様にバンプの大きさを変えることによって同様な効
果が得られることは言うまでもない。
パッド上へバンプを形成する通常のフィルムキトリア法
について説明しているが、本発明はこれに限定されずバ
ンプ形成の方法としてフィルムギ１ノリアのリード側に
バンプを形成する所謂転写バンプ方式を採用した場合に
も同様にバンプの大きさを変えることによって同様な効
果が得られることは言うまでもない。
［発明の効果コ
以上）ホべたように本発明によれば、大型チップに対し
フィルムキャリア実装を行う場合に、ツールの反りに起
因した接続不良やＩＣチップへのダメージを生じること
がなく、歩留まりが高く信頼性に優れた半導体装置を提
供することができる。
フィルムキャリア実装を行う場合に、ツールの反りに起
因した接続不良やＩＣチップへのダメージを生じること
がなく、歩留まりが高く信頼性に優れた半導体装置を提
供することができる。
第１図は本発明の一実施例の半導体チップの実装方法に
使用するバンプ付ぎ半導体チップを概略的に示づ側面図
、第２図は第１図のチップの中央部及び端部におけるバ
ンプ構造を拡大して示づ断面図、第３図はヒータツール
によって第１図のチップをインナーリードボンディング
する状態を説明する側面図、第４図は第３図のインナー
リードボンディング後におけるチップの端部及び中央部
の接続状態を示す側面図、第５図は半導体チップの平面
図、第６図は第５図の半導体チップに形成される従来の
バンプの４ｆ４造を拡大して示す断面図、第７図はイン
ナーリードボンディングを説明する断面図、第８図は従
来のインナーリードボンディング時にあける半導体チッ
プの長辺側より見た側面図、第９図は第８図のインナー
リードボンディング後におけるチップの端部及び中央部
の接続状態を示す側面図である。 １・・・半導体チップ、 ２・・・アルミニウム ｉパッド、 ４・・・バンプ。 第１図 第２図 第３図
使用するバンプ付ぎ半導体チップを概略的に示づ側面図
、第２図は第１図のチップの中央部及び端部におけるバ
ンプ構造を拡大して示づ断面図、第３図はヒータツール
によって第１図のチップをインナーリードボンディング
する状態を説明する側面図、第４図は第３図のインナー
リードボンディング後におけるチップの端部及び中央部
の接続状態を示す側面図、第５図は半導体チップの平面
図、第６図は第５図の半導体チップに形成される従来の
バンプの４ｆ４造を拡大して示す断面図、第７図はイン
ナーリードボンディングを説明する断面図、第８図は従
来のインナーリードボンディング時にあける半導体チッ
プの長辺側より見た側面図、第９図は第８図のインナー
リードボンディング後におけるチップの端部及び中央部
の接続状態を示す側面図である。 １・・・半導体チップ、 ２・・・アルミニウム ｉパッド、 ４・・・バンプ。 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 半導体チップの電極部に対し、フィルムキャリア上に形
成したリードをバンプを介し、ヒータツールを用いてイ
ンナーリードボンディングする半導体チップの実装方法
において、 前記バンプの形状を、前記インナーリードボンディング
の箇所に応じた径に形成したことを特徴とする半導体チ
ップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003360A JPH02183537A (ja) | 1989-01-10 | 1989-01-10 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003360A JPH02183537A (ja) | 1989-01-10 | 1989-01-10 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183537A true JPH02183537A (ja) | 1990-07-18 |
Family
ID=11555181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1003360A Pending JPH02183537A (ja) | 1989-01-10 | 1989-01-10 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183537A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028250A (ja) * | 1983-07-27 | 1985-02-13 | Sharp Corp | 電子部品の構成 |
| JPS6031244A (ja) * | 1983-08-01 | 1985-02-18 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1989
- 1989-01-10 JP JP1003360A patent/JPH02183537A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028250A (ja) * | 1983-07-27 | 1985-02-13 | Sharp Corp | 電子部品の構成 |
| JPS6031244A (ja) * | 1983-08-01 | 1985-02-18 | Oki Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714123B1 (en) | A semiconductor device, a semiconductor device-mounted apparatus, and a method for replacing the semiconductor device | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| KR100537243B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| US6319749B1 (en) | Lead frame, semiconductor package having the same and method for manufacturing the same | |
| JP2005109187A (ja) | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JP2779133B2 (ja) | バンプを持つ半導体構造 | |
| US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| EP1301945A1 (en) | Multi-metal layer circuit | |
| KR20010020974A (ko) | 범프 전사 기판, 그 제조방법, 반도체 장치, 및 그제조방법 | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| US6448106B1 (en) | Modules with pins and methods for making modules with pins | |
| JPH07235618A (ja) | 多端子半導体パッケージ | |
| JPH02183537A (ja) | 半導体チップの実装方法 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP2007123919A (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP2753408B2 (ja) | 半導体チップの接続方法 | |
| JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
| JP2551243B2 (ja) | 半導体装置 |