JPH02183538A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02183538A
JPH02183538A JP1003214A JP321489A JPH02183538A JP H02183538 A JPH02183538 A JP H02183538A JP 1003214 A JP1003214 A JP 1003214A JP 321489 A JP321489 A JP 321489A JP H02183538 A JPH02183538 A JP H02183538A
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
bump electrode
film
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1003214A
Other languages
English (en)
Inventor
Michio Asahina
朝比奈　通雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1003214A priority Critical patent/JPH02183538A/ja
Publication of JPH02183538A publication Critical patent/JPH02183538A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関するものである。
さらに言えば、高温加圧接触による拡散接合、又は超音
波振動による拡散接合等により、配線６轡とバンプ電極
を形成することにより、微細、高強度、゛高信頼、低コ
ストを可能とした半導体装置に関するものである。
［従来の技術］ 第４図は、従来方法によるバンプ電極を有した半導体装
置である。
基板１．絶縁膜２．配線層３上にパッシベーション膜４
を堆積後、パット部５を開孔し、Ｃｒ１１、Ａｕ１ｚを
連続デポ後、Ａｕパン（ブ用レジストマスクを形成し、
Ａｕメツキ１５によりバンプ電極を形成する。次にＯｒ
　−Ａ　ｕ膜エツチング用。
レジストマスクを形成し、各バンプ電極下のＯｒ−Ａ　
ｕをエツチングして分離する。従来方法によるバンプ電
極は、２回のフォト工程を行うこと、膜形成、エツチン
グ、メツキ、前処理等、非常に長いことからコストが高
い上、歩留シも低かったさらに、バンプメツキの横方向
への拡がり、０ｒ−Ａｕ膜のエツチング余裕等の必要が
あることから、多ビン、微細バンプをつくることが出来
なかった。又、バンプ対重ａを実装した後の耐湿性は於
て、特に電界印加時の耐湿性が非常に悪くイオン化傾向
の大きいＯｒ膜が電池腐食をおこし、バンプ強度が極端
に低下するという信頼性上の問題があった。
［発明が解決しようとする課Ｍ］ 本発明は、従来のバンプ電極のこのような問題を一掃し
、低コスト、微細、高信頼性のバンプ電極を有゛した半
導体装置を提供するものである。
［課題を解決するための手段］ 本発明は、従来方法の如（、異種金属のスパッタ、Ａｕ
メツキ、エツチング等を全（行わず、直接、配線層と、
バンプ電極を融点以下の温度で双方金属を加圧接触させ
、溶融することなしに波数結合により、形成するもので
各バンプ電極の形状もキャピラリー、カッター等を用い
て同時に形成する。下地拡散層との結合方法は、高温加
圧法と、超音波振動法があり、又その組合せも有効であ
る。
［実施例］ 以下に本発明を実施例をもって説明してい（。
第１図は、本発明のバンプ電極を示したものであり、第
２，５図は、工程を示した。ものである。
第２図で８はＡｕワイヤー　９は特殊形状をしたキャピ
ラリーである。本実施例では、チップを３５０℃に加熱
し、キャピラリーの内面は、セラミックコートし、加圧
することにより、キャピラリー内に形造られたバンプ形
状の電極６が形成される。次に、冷却窒素を送りながら
キャビラＩＪ−を上げ、１０のカッターでバンプ電極１
０の上部を切断する。続いて次のパット電極を同様な方
法で形成していく。本発明方法によれば、バンプサイズ
は、非常に微細なものまで可能であり、しかも異種金属
が配線層とバンプ電極間に介在しない為、電池腐食等に
よる信頼性の低下も生じない。
さらに、工程数が非常に少ないので、大巾なコストダウ
ンができるものである。本発明は、Ａｕバンプだけにつ
いて説明したが、基本的にはすべての材質のバンプ電極
について有効であり、ＡＬ。
Ｏｕ　、　ハ＞ダ、Ａｇ、Ｐｔ、Ｎｉ等の単一、又は合
金電極でも同等の効果が得られるものである。
又、キャピラリーの形状、バンプの形状、カッティング
方法等は、本実施例以外の方法についても可能である。
［発明の効果コ 以上により、本発明は低コスト、微細、高信頼性のバン
プ電極を持った半導体装置が得られるという効果を有す
るものである。
【図面の簡単な説明】
第１図は本発明の実施例によるパン４プ電極を有した半
導体装置を示す図、第２図及び第６図は、第１図におけ
るバンプ電極の形成方法の・−例を示す図。第４図は、
従来方法によるバンプ電極を有した半導体装置を示す図
である。 １・・・・・・・・・基　板 ２・・・・・・・・・絶縁腐 ６・・・・・・・・・配＃ｉ１層 ４・・・・・・・・・パッシベーション膜５・・・山・
・・パット音６ ６・・・・・・・・・バンプ電極 Ｚ・・・・・・・・・拡散接合層 ８・・・・・・・・・バンプ用ワイヤ、−９・・・・・
・・・・キャピラリー １０・・・・・・・・・カッター １１・・・・・・・・・Ｏｒ膜 １２・・・・・・・・・Ａｕ膜 １３・・・・・・・・・Ａｕバンプ 以上 部１０ 茅２０ 剤３図 革４ｄ

Claims (2)

    【特許請求の範囲】
  1. （１）バンプ電極を有した半導体装置に於て、前記バン
    プ電極は、パット部の配線層とバンプ電極材との高温加
    圧接触による拡散接合、又は超音波振動による拡散接合
    の単一、又は組合せによる接合により形成されているこ
    とを特徴とする半導体装置。
  2. （２）前記バンプ電極材料は、Ａｕ、ＡＬ、Ｃｕ、ハン
    ダ、Ａｇ、Ｐｔ、Ｎｉの単一、又は合金よりなることを
    特徴とする請求項１記載の半導体装置。
JP1003214A 1989-01-10 1989-01-10 半導体装置 Pending JPH02183538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1003214A JPH02183538A (ja) 1989-01-10 1989-01-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1003214A JPH02183538A (ja) 1989-01-10 1989-01-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH02183538A true JPH02183538A (ja) 1990-07-18

Family

ID=11551194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1003214A Pending JPH02183538A (ja) 1989-01-10 1989-01-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH02183538A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0615284A3 (en) * 1993-03-11 1995-03-22 Tokyo Shibaura Electric Co Electronic circuitry.
EP0792517A4 (en) * 1994-11-15 1998-06-24 Formfactor Inc ELECTRICAL CONTACT STRUCTURE MADE OF FLEXIBLE WIRE
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6778406B2 (en) 1993-11-16 2004-08-17 Formfactor, Inc. Resilient contact structures for interconnecting electronic devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0615284A3 (en) * 1993-03-11 1995-03-22 Tokyo Shibaura Electric Co Electronic circuitry.
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6778406B2 (en) 1993-11-16 2004-08-17 Formfactor, Inc. Resilient contact structures for interconnecting electronic devices
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US7225538B2 (en) 1993-11-16 2007-06-05 Formfactor, Inc. Resilient contact structures formed and then attached to a substrate
EP0792517A4 (en) * 1994-11-15 1998-06-24 Formfactor Inc ELECTRICAL CONTACT STRUCTURE MADE OF FLEXIBLE WIRE

Similar Documents

Publication Publication Date Title
EP0253691B1 (en) Silicon die bonding process
US3952404A (en) Beam lead formation method
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
JP4766725B2 (ja) 電子部品の製造方法
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US5249728A (en) Bumpless bonding process having multilayer metallization
JPS61204953A (ja) ハ−メチツクシ−ルカバ−及びその製造方法
JPH1084003A (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
US7339267B2 (en) Semiconductor package and method for forming the same
JPS63204620A (ja) ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法
JPH03101234A (ja) 半導体装置の製造方法
JP2768448B2 (ja) 半田バンプの形成方法
JP2000068396A (ja) ハーメチックシール用カバー
JPH03218644A (ja) 回路基板の接続構造
JPS62122157A (ja) 光半導体用ヒ−トシンクの電極構造
JPS5815252A (ja) バンプ構造
JPS5928049B2 (ja) 半導体装置のリ−ド接続方法
JP3036291B2 (ja) 半導体装置の実装構造
JPH0366130A (ja) バンプ形成方法
JPS5943734Y2 (ja) 半導体装置
JPH038346A (ja) ろう付け材料
JPS62287647A (ja) 半導体チツプの接続バンプ
JPH0732170B2 (ja) 半導体装置
JPH02183539A (ja) バンプ電極の製造方法
JPS6142148A (ja) 半導体装置の製造方法