JPH0366130A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPH0366130A
JPH0366130A JP1203521A JP20352189A JPH0366130A JP H0366130 A JPH0366130 A JP H0366130A JP 1203521 A JP1203521 A JP 1203521A JP 20352189 A JP20352189 A JP 20352189A JP H0366130 A JPH0366130 A JP H0366130A
Authority
JP
Japan
Prior art keywords
bump
wire
ball
electrode
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1203521A
Other languages
English (en)
Inventor
Koji Sato
浩司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1203521A priority Critical patent/JPH0366130A/ja
Publication of JPH0366130A publication Critical patent/JPH0366130A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体チップまたはリードフレームへのバン
プ形成方法に関する。
〈従来の技術〉 フリソプチソプボンディングやTAB (テープキャリ
ア方式のボンディング)等においては、バンプの形成が
不可欠である。
バンプの構造は、パッド金属、密着金属、拡散防止金属
、バンプ金属からなる複雑なものである。
例えば、メツキ法によるバンプの形成方法は、次のよう
な工程で行う。
■ 予めパッド金属(/l)が形成されている半導体チ
ップの表面を保護用のガラス膜(または3 i、 02
膜)で被覆する。
■ 前記の保護用ガラス膜の表面にホトレジストを塗布
する。
■ エソチップにより、パッド金属に対応する箇所にお
いて保護用ガラス膜を除去し、電極用窓をあける。この
電極用窓においてパッド金属が露出する。
■ 露出しているパッド金属(Aβ)上に密着金属(C
r)を蒸着する。
■ 密着金属(Cr)上に拡散防止金属(Cu)を蒸着
する。
■ 拡散防止金属(Cu)上にハンプ金属(AU)を蒸
着する。
■ 全面にホトレジストを塗布し、エッチングによって
、前記の三層(Cr、Cu、Au)からなる電極下地に
対応する箇所においてホトレジストを除去する。これに
よって、電極下地が露出する。
■ 電極下地の最上層(バンプ金属(Au))に、Au
メツキしたCuボールをおき、ハンダ(Pb−3n)を
ブレーティング(メツキ)する。
このハンダがバンプとなる。
■ 残っているホトレジストを剥離する。
〈発明が解決しようとする課題〉 以上のような従来のバンプ形成方法には、次のような問
題がある。
(a)  非常に繁雑な工程を要するので迅速なバンプ
形成が行えない。
(b)  バンブ形成のための設備が大掛かりなものに
なり、バンブ形成を容易には行えない。
(C)  前記(a)、 (b)の相乗により、高コス
ト化は免れない。
(dl  蒸着、ホト−ジス1−塗布、メツキ等による
悪影響があり、バンプ接合の信頼性に劣る。
(14)  バンプ付きチソプを人手するにしても、入
手先が限られていて簡単には入手できない。
本発明は、このような事情に鑑みてなされたものであっ
て、信頼性の高いバンプを迅速、容易かつ低コストに形
成することができるバンプ形成方法を提供することを0
的とする。
〈課題を解決するための手段〉 本発明は、このような目的を達成するために、次のよう
な構成をとる。
すなわち、本発明のバンブ形成方法は、ワイヤの先端部
を溶融してボール部を形成する第1工程と、 前記ボール部を電極バンドに対して接合一体化する第2
工程と、 前記ボール部をワイヤから切り放すことにより、前記電
極パソドと一体化したボール部をバンプとする第3工程 とを含むものである。
く作用〉 本発明の上記lIB戒による作用は、次のとおりである
すなわち、ポールボンディングの要領でバンプを形成す
るものであり、ワイヤ先端部の溶融(ボール部形成)、
ボール部の接合、切断という簡単な工程ですむとともに
、設備としては、フリップチップボンディングやTAB
の場合のバンブ形成のための設備に比べて簡単なもので
よい。したがって、迅速、容易かつ低コストにバンプを
形成できる。
そして、蒸着、レジスト塗布、メツキを使用しないので
、それらによる悪影響がなく、また、電極パッドに対す
るボール部の直接接合であるので、接合の面で信頼性の
高いバンプが形成できる。
〈実施例〉 以下、本発明の実施例を図面に基づいて詳細に説明する
第1図ないし第3図は本発明の実施例に係るバンプ形成
方法の各工程を順に示したものである。
(i)第1図に示すように、Aj+の複数の電極パッド
1が形成された半導体チップ2をマウントし4− ている基板3をボンディングステージ4上に位置決め状
態で載置する1、。
(ii )同じく第1図に示すように、キャピラリ5に
通線保持されたAj!、Au等のワイヤ6の先端部に放
電用電極7を近づけ、両者間で放電させることにより、
ワイヤ6の先端部を溶融してボール部6aを形成する。
(iii )第2図に示すように、放電用電極7を退避
させた後、キャピラリ5の下降によってボール部6aを
半導体チップ2における1つの電極パッド1に強く押圧
し、熱または超音波振動を与えることによりボール部6
aを電極パッド1に接合一体化する。
にV)次いで、キャピラリ5を横方向に動かすか、ある
いは、ボンディングステージ4を横方向に動かすことに
よって、第3図に示すように、ボール部6aをワイヤ6
の付は根から切り離す。これによって、ボール部6aが
電極パッド1と一体化したバンプ8となる。
(v)同じく第3図に示すように、キャピラリ5を原点
位置まで上昇させる。
(vi )以上の工程(11)〜(v)を繰り返すこと
により、すべての電極パッド1に対して、ボール部6a
を利用したバンプ8を順次接合していく。
バンプ形成が完成した半導体チップ2を第4図に示す。
なお、図示は省略するが、ハンプ形成が完了した半導体
チップ2は、従来から一般的に行われているように、フ
ェイスアンプの状態でテープキャリアのフィンガリード
に対してハンプ8を介してワイヤレスボンディングした
り (TAB方式)、あるいは、フェイスダウンの状態
でプリント基板の電極パッドに対してハンプ8を介して
ワイヤレスボンディングする(フリソプチソプ方式)。
上記実施例におけるバンプ形成方法は、半導体チップに
適用したものであるが、これに限る必要はなく、テープ
キャリアのフィンガリードや、リードフレームのインナ
ーリードの方にバンプを形成する場合にも本発明を適用
することができる。
〈発明の効果〉 本発明によれば、次の効果が発揮される。
すなわち、溶融によってワイヤ先端部に作ったボール部
をポールボンディングの要領で電極パッドに接合した後
、ポール部をワイヤから切り離すことによってバンプを
形成するから、 ■ 全体の工程数が少なく、かつ、各工程が比較的簡単
であるので、迅速、容易にハンプ形成を行うことができ
る。
@ 設備としてはポールボンディングと同様のものでよ
く、フリソブチソプボンディングやTABの場合のよう
な大掛かりな設備に比べてはるかに簡単なものでよい。
したがって、低コスト化を図ることができる。
■ 従来例のように華着、レジスト塗布、メツキを行う
ことに起因した接合部への悪影響がなく、電極パッドに
対するボール部の直接接合であるので、バンプ接合の信
頼性を向上することができる。
■ 半導体チップの入手先が限定されない。
【図面の簡単な説明】
第1図ないし第3図は本発明の一実施例に係るバンプ形
成方法の各工程を順に示す説明図、第4図はバンプ形成
が完成した半導体チップを示す斜視図である。 1・・・電極パッド 2・・・半導体チップ 3・・・基板 4・・・ボンデインダステージ 5・・・キャピラリ 6・・・ワイヤ 6a・・・ボール部 7・・・放電用電極 8・・・バンプ

Claims (1)

    【特許請求の範囲】
  1. (1)ワイヤの先端部を溶融してボール部を形成する第
    1工程と、 前記ボール部を電極パッドに対して接合一体化する第2
    工程と、 前記ボール部をワイヤから切り放すことにより、前記電
    極パッドと一体化したボール部をバンプとする第3工程 とを含むバンプ形成方法。
JP1203521A 1989-08-04 1989-08-04 バンプ形成方法 Pending JPH0366130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1203521A JPH0366130A (ja) 1989-08-04 1989-08-04 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1203521A JPH0366130A (ja) 1989-08-04 1989-08-04 バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH0366130A true JPH0366130A (ja) 1991-03-20

Family

ID=16475528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1203521A Pending JPH0366130A (ja) 1989-08-04 1989-08-04 バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH0366130A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359440A (ja) * 1991-06-05 1992-12-11 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動電極接続方法
US6079610A (en) * 1996-10-07 2000-06-27 Denso Corporation Wire bonding method
US6601752B2 (en) 2000-03-13 2003-08-05 Denso Corporation Electronic part mounting method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359440A (ja) * 1991-06-05 1992-12-11 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動電極接続方法
US6079610A (en) * 1996-10-07 2000-06-27 Denso Corporation Wire bonding method
US6601752B2 (en) 2000-03-13 2003-08-05 Denso Corporation Electronic part mounting method

Similar Documents

Publication Publication Date Title
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JPH0366130A (ja) バンプ形成方法
JPH0198237A (ja) 半導体装置の実装方法
JPS63288031A (ja) フリップチップボンディング方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPH0198238A (ja) 半導体装置の実装方法
JP2001118957A (ja) 半導体装置
JPH03200343A (ja) 半田バンプの形成方法
JPS63168028A (ja) 微細接続構造
JPH02183538A (ja) 半導体装置
JPH0357223A (ja) 半導体装置
JPH09293961A (ja) 電子部品の実装方法
JPS5989438A (ja) 半導体装置
JPH07221102A (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JPS62216347A (ja) 半導体装置
JPS6384127A (ja) 半導体装置
JPH01227458A (ja) バンプ電極形成方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPH06132354A (ja) 半導体チップの実装構造及び実装方法
JPH03169035A (ja) フィルムキャリヤーテープ
JPS62104143A (ja) はんだバンプの形成方法
JPH0362937A (ja) フィルムキャリヤ型半導体装置の製造方法
JPH01273327A (ja) 半導体装置の製法