JPH02183689A - 同期位相比較装置 - Google Patents
同期位相比較装置Info
- Publication number
- JPH02183689A JPH02183689A JP1003174A JP317489A JPH02183689A JP H02183689 A JPH02183689 A JP H02183689A JP 1003174 A JP1003174 A JP 1003174A JP 317489 A JP317489 A JP 317489A JP H02183689 A JPH02183689 A JP H02183689A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、映像信号の合成または挿入を行なう際、映倫
信号に含まれる同期信号の位相比較を行なう装置に関す
るものである。
信号に含まれる同期信号の位相比較を行なう装置に関す
るものである。
従来においては、２系統の映像信号相互間の同期信号位
相を比較する装置は存在したが、入力映像信号として複
数系統であることを前提としている。
相を比較する装置は存在したが、入力映像信号として複
数系統であることを前提としている。
しかし、入力映像信号が１系統の場合には適用できない
と共に、入力映像信号に含まれる同期信号の位相を連続
的に比較することのできない欠点を生じている。
と共に、入力映像信号に含まれる同期信号の位相を連続
的に比較することのできない欠点を生じている。
前述の課題を解決するため、本発明はつぎの手段により
構成するものとなっている。
構成するものとなっている。
すなわち、映像信号から複合同期信号を抽出する同期分
離回路と、複合同期信号に対しＩＨ分の遅延を与える遅
延回路と、これの出力と複合同期信号との位相差を抽出
するＷ、１０位相比較手段と、複合同期信号に基づき各
種のパルスを発生するパルス発生回路と、これからのバ
ーストフラグパルスと映像信号とに基づきバーストフラ
グパルスと同期しかつ副搬送波の周波数に対し整数倍の
周波数を有するクロックパルスを発生する制御発振器と
、パルス発生回路からの複合同期パルスおよび螢似Ｖブ
ランキングパルスに基づき奇数フィールドと偶数フィー
ルドとの判定を行なうフィールド検出回路と、これから
のＶスタードパに７．ｔ／ｉ＝ヨｔ）読み出しを開始し
クロックパルスにしたがってＶ期間の特異パターンを送
出するメモリ回路と、これの出力と第１の位相比較手段
の出力との位相差を抽出する第２の位相比較手段と、フ
ィールド検出回路からのゲートパルスにしたがい第１の
位相比較手段の出力をＶ期間において阻止すると共に第
２の位相比較手段の出力をＶ期間において通過させるゲ
ート回路と、これの出力を積分して基準電圧と比較し積
分による電圧が基準電圧を超えたとき出力を送出する比
較回路とを備えたものである。
離回路と、複合同期信号に対しＩＨ分の遅延を与える遅
延回路と、これの出力と複合同期信号との位相差を抽出
するＷ、１０位相比較手段と、複合同期信号に基づき各
種のパルスを発生するパルス発生回路と、これからのバ
ーストフラグパルスと映像信号とに基づきバーストフラ
グパルスと同期しかつ副搬送波の周波数に対し整数倍の
周波数を有するクロックパルスを発生する制御発振器と
、パルス発生回路からの複合同期パルスおよび螢似Ｖブ
ランキングパルスに基づき奇数フィールドと偶数フィー
ルドとの判定を行なうフィールド検出回路と、これから
のＶスタードパに７．ｔ／ｉ＝ヨｔ）読み出しを開始し
クロックパルスにしたがってＶ期間の特異パターンを送
出するメモリ回路と、これの出力と第１の位相比較手段
の出力との位相差を抽出する第２の位相比較手段と、フ
ィールド検出回路からのゲートパルスにしたがい第１の
位相比較手段の出力をＶ期間において阻止すると共に第
２の位相比較手段の出力をＶ期間において通過させるゲ
ート回路と、これの出力を積分して基準電圧と比較し積
分による電圧が基準電圧を超えたとき出力を送出する比
較回路とを備えたものである。
したがって、例えば、ＮＴＳＣ方式の同期信号と、これ
に対してＩＨ分の遅延を与えた同期信号との位相差に応
じ次信号を特異パターンとしてメモリ回路へ格納してお
くことにより、第１の位相比較手段の出力とメモリ回路
の出力との位相差が第２の位相比較手段により求められ
、両者の位相差が増大するのに応じて比較回路の積分電
圧が上昇し、同回路の出力が送出される。
に対してＩＨ分の遅延を与えた同期信号との位相差に応
じ次信号を特異パターンとしてメモリ回路へ格納してお
くことにより、第１の位相比較手段の出力とメモリ回路
の出力との位相差が第２の位相比較手段により求められ
、両者の位相差が増大するのに応じて比較回路の積分電
圧が上昇し、同回路の出力が送出される。
以下、実施例を示すブロック図によって本発明の詳細な
説明する。
説明する。
同図においては、入力端子１がらの映像信号より、同期
分離回路（以下、５ＥＰ）２において複合同期信号を抽
出し、１１分の遅延を与える遅延回路（以下、ＤＬ）
３へ与えると共に、これの出力と５ＥＰ２の出力とを第
１の位相比較手段として用いる排他的論理和（以下、Ｅ
ＸＯＲ）ゲート４へ与え、こ＼において両人力の位相差
を抽出している。
分離回路（以下、５ＥＰ）２において複合同期信号を抽
出し、１１分の遅延を与える遅延回路（以下、ＤＬ）
３へ与えると共に、これの出力と５ＥＰ２の出力とを第
１の位相比較手段として用いる排他的論理和（以下、Ｅ
ＸＯＲ）ゲート４へ与え、こ＼において両人力の位相差
を抽出している。
また、５ＥＰ２の出力は、パルス発生回路（以下、ＰＧ
）５にも与えられておシ、こ＼において、複合同期信号
に基づき複合同期パルス、２１．５ｆ（の擬似Ｖ７’ラ
ンキングパルス、バーストフラグパルス等の各種パルス
を発生し、バーストフラグパルスを制御発振器（以下、
Ｃ０８）６へ与る一方、複合同期パルス、擬似Ｖブラン
キングパルスはフィールド検出回路（以下、ＦＬＤ）７
へ与えている。
）５にも与えられておシ、こ＼において、複合同期信号
に基づき複合同期パルス、２１．５ｆ（の擬似Ｖ７’ラ
ンキングパルス、バーストフラグパルス等の各種パルス
を発生し、バーストフラグパルスを制御発振器（以下、
Ｃ０８）６へ与る一方、複合同期パルス、擬似Ｖブラン
キングパルスはフィールド検出回路（以下、ＦＬＤ）７
へ与えている。
ＣＯ８６は、入力端子１からの映像信号とＰＧ５からの
バーストフラグパルスとに基づき、バーストフラグパル
スと同期し、かつ、副搬送波の周波数を’ＩＣ％整数を
ｎとしたときｎ−ｆｌｌｅの周波数を有するクロックパ
ルスを発生しておシ、これをＲＯＭ等のメモリ回路（以
下、ＭＭ）８へ与えている。
バーストフラグパルスとに基づき、バーストフラグパル
スと同期し、かつ、副搬送波の周波数を’ＩＣ％整数を
ｎとしたときｎ−ｆｌｌｅの周波数を有するクロックパ
ルスを発生しておシ、これをＲＯＭ等のメモリ回路（以
下、ＭＭ）８へ与えている。
ＭＭ８には、入力端子１からの映像信号がＮＴＳＣ方式
であれば、ＮＴＳＣ方式の同期信号と、これに対してＩ
Ｈ分の遅延を与えた同期信号との位相差に応じた信号が
、例えばＩＯＨ分のＶ期間にわたり特異パターンとして
格納されておｐ、ＦＬＤ７が複合同期パルスおよび擬似
Ｖブランキングパルスに応じ奇数フィールドと偶数フィ
ールドとの判定を行なうと共に、各Ｖ期間の最初に送出
するＶスタートパルスによりＭＭ９ の読み出しが開始
され、ＭＭ８ の内容がＣＯ８６からのクロックパルス
にしたがって送出されるものとなっている。
であれば、ＮＴＳＣ方式の同期信号と、これに対してＩ
Ｈ分の遅延を与えた同期信号との位相差に応じた信号が
、例えばＩＯＨ分のＶ期間にわたり特異パターンとして
格納されておｐ、ＦＬＤ７が複合同期パルスおよび擬似
Ｖブランキングパルスに応じ奇数フィールドと偶数フィ
ールドとの判定を行なうと共に、各Ｖ期間の最初に送出
するＶスタートパルスによりＭＭ９ の読み出しが開始
され、ＭＭ８ の内容がＣＯ８６からのクロックパルス
にしたがって送出されるものとなっている。
この九め、ＥＸＯＲゲート４の出力とＭＭ８ の出力と
は本質的に同一でおり、これらの位相差を第２の位相比
較手段としてのＥＸＯＲゲート９により抽出すれば、入
力映像信号に含まれる同期信号とＭＭ８ の出力との
位相比較がなされ、これの出力をＡＮＤゲート１０にお
いて、ＦＬＤ７からのゲートパルスによ、？１０Ｈ分の
Ｖ期間のみ通過させる一方、ＥＸＯＲゲート４の出力を
ＡＮＤゲート１１において、ＦＬＤ７からのゲートパル
スにより同様のＶ期間阻止し、両ゲート１０．１１の出
力をＯＲゲート１２において合成のうえ、比較回路（以
下、ＣＭＰ）１３へ与えている。
は本質的に同一でおり、これらの位相差を第２の位相比
較手段としてのＥＸＯＲゲート９により抽出すれば、入
力映像信号に含まれる同期信号とＭＭ８ の出力との
位相比較がなされ、これの出力をＡＮＤゲート１０にお
いて、ＦＬＤ７からのゲートパルスによ、？１０Ｈ分の
Ｖ期間のみ通過させる一方、ＥＸＯＲゲート４の出力を
ＡＮＤゲート１１において、ＦＬＤ７からのゲートパル
スにより同様のＶ期間阻止し、両ゲート１０．１１の出
力をＯＲゲート１２において合成のうえ、比較回路（以
下、ＣＭＰ）１３へ与えている。
ＣＭＰ１３においては、ＯＲゲート１２の出力を積分の
うえ所定の基準電圧と比較しており、ＥＸＯＲゲート９
の位相差出力が大となれば積分電圧が上昇するため、こ
れが基準電圧を超えたとき、位相差が規定値よシ大にな
ったことを示す出力を出力端子１４へ送出するものとな
っている。
うえ所定の基準電圧と比較しており、ＥＸＯＲゲート９
の位相差出力が大となれば積分電圧が上昇するため、こ
れが基準電圧を超えたとき、位相差が規定値よシ大にな
ったことを示す出力を出力端子１４へ送出するものとな
っている。
以上の説明により明らかなとおり本発明によれば、入力
映像信号より複合同期信号を抽出し、これをＩＨ分遅延
させた信号と複合同期信号との位相差を抽出する一方、
これと同等の特異パターンをメモリ回路へ格納しておき
、これの読み出し出力と抽出した位相差を示す信号との
位相を比較し、これを積分して基準電圧と比較のうえ、
積分電圧が基準電圧を超えたときに出力を送出するもの
としたことにより、１系統のみの映像信号を対象とし、
これに含まれる同期信号の位相比較を連続的に行なうこ
とができるため、各種用途の同期位相比較において顕著
な効果が得られる。
映像信号より複合同期信号を抽出し、これをＩＨ分遅延
させた信号と複合同期信号との位相差を抽出する一方、
これと同等の特異パターンをメモリ回路へ格納しておき
、これの読み出し出力と抽出した位相差を示す信号との
位相を比較し、これを積分して基準電圧と比較のうえ、
積分電圧が基準電圧を超えたときに出力を送出するもの
としたことにより、１系統のみの映像信号を対象とし、
これに含まれる同期信号の位相比較を連続的に行なうこ
とができるため、各種用途の同期位相比較において顕著
な効果が得られる。
図は本発明の！ｊ！施例を示すブロック図である。
２・・・・同期分離回路、３・・・・遅延回路、４．９
− ・・・ＥＸＯＲケ−ト、５・・・・パルス発生回路
、６・・・・制御発振器、Ｔ・・・・フィールド検出回
路、８・・・・メモリ回路、１０゜１１・・・・ＡＮＤ
ゲート、１２・・・・ＯＲゲート、１３・・・・比較回
路。
− ・・・ＥＸＯＲケ−ト、５・・・・パルス発生回路
、６・・・・制御発振器、Ｔ・・・・フィールド検出回
路、８・・・・メモリ回路、１０゜１１・・・・ＡＮＤ
ゲート、１２・・・・ＯＲゲート、１３・・・・比較回
路。
Claims (1)
- 映像信号から複合同期信号を抽出する同期分離回路と、
前記複合同期信号に対し１Ｈ分の遅延を与える遅延回路
と、該遅延回路の出力と前記複合同期信号との位相差を
抽出する第１の位相比較手段と、前記複合同期信号に基
づき各種のパルスを発生するパルス発生回路と、該パル
ス発生回路からのバーストフラグパルスと前記映像信号
とに基づきバーストフラグパルスと同期しかつ副搬送波
の周波数に対し整数倍の周波数を有するクロックパルス
を発生する制御発振器と、前記パルス発生回路からの複
合同期パルスおよび擬似Ｖブランキングパルスに基づき
奇数フィールドと偶数フィールドとの判定を行なうフィ
ールド検出回路と、該フィールド検出回路からのＶスタ
ートパルスにより読み出しを開始し前記クロックパルス
にしたがつてＶ期間の特異パターンを送出するメモリ回
路と、該メモリ回路の出力と前記第１の位相比較手段の
出力との位相差を抽出する第２の位相比較手段と、前記
フィールド検出回路からのゲートパルスにしたがい前記
第１の位相比較手段の出力をＶ期間において阻止すると
共に前記第２の位相比較手段の出力を前記Ｖ期間におい
て通過させるゲート回路と、該ゲート回路の出力を積分
して基準電圧と比較し前記積分による電圧が基準電圧を
超えたとき出力を送出する比較回路とを備えたことを特
徴とする同期位相比較装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP317489A JP2503618B2 (ja) | 1989-01-10 | 1989-01-10 | 同期位相比較装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP317489A JP2503618B2 (ja) | 1989-01-10 | 1989-01-10 | 同期位相比較装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02183689A true JPH02183689A (ja) | 1990-07-18 |
| JP2503618B2 JP2503618B2 (ja) | 1996-06-05 |
Family
ID=11550021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP317489A Expired - Fee Related JP2503618B2 (ja) | 1989-01-10 | 1989-01-10 | 同期位相比較装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503618B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4883043A (ja) * | 1972-02-07 | 1973-11-06 |
-
1989
- 1989-01-10 JP JP317489A patent/JP2503618B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4883043A (ja) * | 1972-02-07 | 1973-11-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503618B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4614973A (en) | Method and apparatus for generating timing pulses | |
| US4203135A (en) | External synchronizing signal generating circuit for a color television camera | |
| US4531147A (en) | Digital memory color framing circuit | |
| JP2503618B2 (ja) | 同期位相比較装置 | |
| JPS58707B2 (ja) | 垂直同期信号検出方法および回路 | |
| KR0149809B1 (ko) | 클럭발생회로 | |
| JP3515172B2 (ja) | テレビカメラ装置 | |
| JP2569671B2 (ja) | デジタルビデオエンコーダ | |
| KR0169855B1 (ko) | 트리거보드의 리셋신호제어장치 | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| KR910013933A (ko) | 디지탈 텔레비젼 수상기의 메인클럭 발생방법 및 회로 | |
| JPH08275074A (ja) | デジタル・クロック発生装置 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JPH05167439A (ja) | 位相同期ループ回路 | |
| JP2801611B2 (ja) | 垂直同期回路 | |
| JP3363795B2 (ja) | 放送方式判別装置 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| KR100287783B1 (ko) | 씨씨티브이카메라 | |
| JP2623958B2 (ja) | テレビカメラの外部同期装置 | |
| JPH08265622A (ja) | 電源重畳方式テレビカメラ | |
| JPH06245099A (ja) | 遅延線装置 | |
| JPS60224385A (ja) | 文字多重インサ−タ装置 | |
| JPS637078B2 (ja) | ||
| JP2000156794A (ja) | 外部同期システムおよびこれを用いたカメラシステム | |
| JPH01129587A (ja) | 複合映像信号の時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |