JPH02183837A - パラレルインタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パラレルインタフェース回路に関する。

〔従来の技術〕

従来、この種のパラレルインタフェース回路は、受信デ
ータしたデータをそのまま装置内部に取込んでいた。

〔発明が解決しようとする課題〕

上述した従来のパラレルインタフェース回路は、受信デ
ータの確認をしていない為に誤ったデータを受信してし
まうという欠点があった。

〔課題を解決するための手段〕

本発明のパラレルインタフェース回路は、受信データを
確認する為に、並列に２つの受信データラッチ回路と、
受信データラッチ回路の出力を比較する比較回路と、パ
ラレルインタフェース回路を制御する制御部とを有して
いる。

〔実施例〕

次に本発明の一実施例について図面を参照して説明する
。第１図は本発明の一実施例のブロック図である。

パラレルインタフェースｌからの受信データ２はバッフ
ァ３を通して受信データラッチ信号５及び受信データラ
ッチ信号６により、受信データラッチ回路７及び受信デ
ータラッチ回路８に入力される。比較回路１１は受信デ
ータ９と受信データ１０を比較してその効果を制御部１
２に出力する。

制御部１２は比較回路１１からの出力が受信データＡ９
と受信データＢＩＯが同一であるという結果の場合は受
信データ９を受信する。また、受信データ９と受信デー
タ１０が違っているという結果の場合は、制御部１２は
受信データラッチ記号Ｃ１３を出力し、再び受信データ
をラッチし、同一結果が出力されるまで動作を行い、バ
ッファ３と受信データラッチ回路Ａ７間、及びバッファ
３と受信データラッチ回路３８間の受信データ上におい
て、受信データが変化していても、誤った受信データを
受信しない。

〔発明の効果〕

以上説明したように、本発明は受信データを２つのラッ
チ回路でデータをラッチし比較することにより、誤った
データをを受信してしまうということを防止できるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 ■・・・・・・パラレルインタフェース、２・・・・・
・受信データ、３・・・・・・バッファ、４・・・・・
・データストローブ信号、５，６・・・・・・受信デー
タラッチ信号、７゜８・・・・・・受信データラッチ回
路、９，１０・・・・・・受信データ、１１・・・・・
・比較回路、１２・・・・・・制御部、１３・・・・・
・受信データラッチ信号。 代理人　弁理士　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 並列に設けられた２つの受信データラッチ回路と、前記
   ２つの受信データラッチ回路の出力を比較する比較回路
   と、前記比較回路で一致がとれたときのみに前記受信デ
   ータラッチ回路の内容を有効とする制御部とを有するこ
   とを特徴とするパラレルインタフェース回路。