JPH02184076A - Manufacturing method of thin film transistor - Google Patents
Manufacturing method of thin film transistorInfo
- Publication number
- JPH02184076A JPH02184076A JP404789A JP404789A JPH02184076A JP H02184076 A JPH02184076 A JP H02184076A JP 404789 A JP404789 A JP 404789A JP 404789 A JP404789 A JP 404789A JP H02184076 A JPH02184076 A JP H02184076A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- amorphous silicon
- film
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、等倍イメージセンサや液晶装置等に使用され
る薄膜トランジスタの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method of manufacturing a thin film transistor used in a 1:1 image sensor, a liquid crystal device, etc.
[従来の技術]
絶縁基体、例えば、石英基板を基体として薄膜トランジ
スタを製造する場合、石英基板上に非晶質シリコン膜を
堆積し、その後、この非晶質シリコン膜を多結晶シリコ
ン膜化することが行われる。[Prior Art] When manufacturing a thin film transistor using an insulating substrate, for example, a quartz substrate, an amorphous silicon film is deposited on the quartz substrate, and then this amorphous silicon film is made into a polycrystalline silicon film. will be held.
ここに、従来、非晶質シリコン膜を多結晶シリコン膜化
する方法として、溶融再結晶化法、即ち、非晶質シリコ
ン膜を加熱・溶融して再結晶化させる方法やアニール固
相成長法、即ち、アニールによって固相成長させる方法
が用いられていた。Here, conventional methods for converting an amorphous silicon film into a polycrystalline silicon film include a melt recrystallization method, that is, a method in which an amorphous silicon film is heated and melted to recrystallize it, and an annealing solid phase growth method. That is, a method of solid phase growth using annealing has been used.
[発明が解決しようとする課題]
しかしながら、溶融再結晶化法による場合には、シリコ
ンの粒径を比較的大きくすることが可能であるが、大面
積を均一に処理することが難しく、均一特性を有する薄
膜トランジスタを製造することができないという問題点
があった。[Problems to be Solved by the Invention] However, although it is possible to make the grain size of silicon relatively large using the melt recrystallization method, it is difficult to uniformly process a large area, and it is difficult to uniformly treat a large area. There was a problem in that it was not possible to manufacture a thin film transistor having a .
また、アニール固相成長法による場合には、大面積と均
一に処理することが可能であるが、処理に長時間を要す
るという問題点があった。特に、例えば、等倍イメージ
センサ駆動用の薄膜トランジスタにあっては、シリコン
の粒径を3 、0OOAとする多結晶シリコン膜を形成
すれば足りるにも拘らず、このアニール固相成長法によ
る場合には、シリコン粒径を3,0OOAとするのに4
0時間もかかり、このことがスループットを低下させる
要因になっていた。Furthermore, when using the annealing solid-phase growth method, it is possible to uniformly process a large area, but there is a problem that the process requires a long time. In particular, for example, in the case of a thin film transistor for driving a 1x image sensor, it is sufficient to form a polycrystalline silicon film with a silicon grain size of 3.0 OOA, but when using this annealing solid phase growth method, is 4 to make the silicon grain size 3,0OOA.
This took 0 hours, which was a factor in reducing throughput.
本発明は、かかる点に鑑み、多結晶シリコン膜を半導体
材料とする薄膜トランジスタをスルーブット良く製造で
きるようにすることを目的とする。In view of this, an object of the present invention is to enable thin film transistors using polycrystalline silicon films as semiconductor materials to be manufactured with good throughput.
[課題を解決するための手段]
本発明による薄膜トランジスタの製造方法は、その構成
要素を実施例図面に対応させて説明すると、絶縁基体1
上に非晶質シリコン膜2を形成した後、熱酸化を施して
、非晶質シリコン膜2を多結晶シリコン膜3と成す工程
を含むものである。[Means for Solving the Problems] The method for manufacturing a thin film transistor according to the present invention will be described with reference to the drawings of the embodiments.
The method includes a step of forming an amorphous silicon film 2 thereon and then performing thermal oxidation to form the amorphous silicon film 2 into a polycrystalline silicon film 3.
[作用]
非晶質シリコン膜2に熱酸化を施すことによって固相成
長を進行させることができるが、この熱酸化による固相
成長によって非晶質シリコンJII2を多結晶シリコン
膜3と成す場合には、アニール固相成長法による場合に
比較して、非常に短い時間で非晶質シリコン膜2の多結
晶シリコン膜化を達成することができる。[Operation] Solid-phase growth can be advanced by thermally oxidizing the amorphous silicon film 2, but when forming the amorphous silicon JII 2 into the polycrystalline silicon film 3 by solid-phase growth by thermal oxidation, In this method, the amorphous silicon film 2 can be turned into a polycrystalline silicon film in a much shorter time than when using the annealing solid phase growth method.
また、熱酸化の際、多結晶シリコン1113の表面に熱
酸化膜4が形成されるが、この熱酸化膜4はゲート酸化
膜6を形成するのに利用することができる。Further, during thermal oxidation, a thermal oxide film 4 is formed on the surface of the polycrystalline silicon 1113, and this thermal oxide film 4 can be used to form the gate oxide film 6.
[実施例コ
以下、第1図及び第2図を参照して、本発明の一実施例
につき説明する。[Embodiment] An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.
先ず、第1図Aに示すように、石英基板1を用意し、表
−1に示す条件の下に、減圧CVDを実行して、石英基
板1の表面に非晶質シリコンIf!2を堆積する。First, as shown in FIG. 1A, a quartz substrate 1 is prepared, and low pressure CVD is performed under the conditions shown in Table 1 to form amorphous silicon If! on the surface of the quartz substrate 1. Deposit 2.
表−1
次に、非晶質シリコン膜2を所定形状にパターニングし
た後、流速1051m 、1000℃の乾燥酸素ガス雰
囲気中で2時間かけて熱酸化を行う。このようにすると
、非晶質シリコン膜2の多結晶シリコン膜化が進行して
、第1図Bに示すように、多結晶シリコン膜3が形成さ
れると共に多結晶シリコン膜3の表面に5i02層4が
形成される。ここに、多結晶シリコン膜3中のシリコン
の粒径は、第2図に示すように、非晶質シリコン膜2の
成膜温度に応じて1,000〜3.000A程度となる
。Table 1 Next, after patterning the amorphous silicon film 2 into a predetermined shape, thermal oxidation is performed for 2 hours in a dry oxygen gas atmosphere at 1000° C. at a flow rate of 1051 m. In this way, the conversion of the amorphous silicon film 2 into a polycrystalline silicon film progresses, and as shown in FIG. 1B, a polycrystalline silicon film 3 is formed and 5i02 Layer 4 is formed. Here, the grain size of silicon in the polycrystalline silicon film 3 is about 1,000 to 3,000 A, depending on the film formation temperature of the amorphous silicon film 2, as shown in FIG.
ちなみに、アニール固相成長法によって同様の大きさの
粒径を得ようとすると、非晶質シリコン膜2を600℃
の窒素ガス雰囲気中で30時間、その後、更に続けて、
1000℃の窒素ガス雰囲気中で10時間のアニールを
実行しなければならない。By the way, when trying to obtain a similar grain size by annealing solid phase growth method, the amorphous silicon film 2 is grown at 600°C.
for 30 hours in a nitrogen gas atmosphere, and then further continued.
Annealing for 10 hours must be performed in a nitrogen gas atmosphere at 1000°C.
次に、第1図Cに示すように、5i02層4上にゲート
電極形成用の多結晶シリコン膜5を形成した後、この多
結晶シリコン膜5にn型不純物をドープして低抵抗化し
、その後、多結晶シリコン膜5及び5i02層4に対し
、順次に選択的エツチングを行い、ゲート酸化膜6及び
ゲート電極7を形成する。Next, as shown in FIG. 1C, after forming a polycrystalline silicon film 5 for forming a gate electrode on the 5i02 layer 4, this polycrystalline silicon film 5 is doped with n-type impurities to lower its resistance. Thereafter, polycrystalline silicon film 5 and 5i02 layer 4 are sequentially selectively etched to form gate oxide film 6 and gate electrode 7.
次に、第1図りに示すように、表面全域にボロンガラス
(BSG)膜8を形成し、950℃で30分間加熱して
、ボロンBを多結晶シリコン膜3に熱拡散させてソース
・ドレンン拡散層9及び10を形成する。Next, as shown in the first diagram, a boron glass (BSG) film 8 is formed over the entire surface and heated at 950° C. for 30 minutes to thermally diffuse boron B into the polycrystalline silicon film 3, forming the source and drain regions. Diffusion layers 9 and 10 are formed.
次に、第1図Eに示すように、BSGII!8を除去し
た後、925°Cの酸素雰囲気中で25分間の加熱を行
い、熱酸化による5i02膜11を形成し、続いて、表
面全域に層間絶縁膜12を形成する。Next, as shown in FIG. 1E, BSGII! After removing 8, heating is performed for 25 minutes in an oxygen atmosphere at 925° C. to form a 5i02 film 11 by thermal oxidation, and then an interlayer insulating film 12 is formed over the entire surface.
次に、第1図Fに示すように、層間絶縁膜12から5i
02膜11に互ってコンタクトホール13及び14を形
成し、これらコンタクトホール13及び14を介してア
ルミニウム電極層15及び16を形成した後、シンター
処理を行い、続いて、温度:300°C5圧カニ 0.
5torr 、出カニ IKIII 、時間:40分の
条件の下にプラズマ水素処理を実行する。Next, as shown in FIG. 1F, from the interlayer insulation film 12 to 5i
After forming contact holes 13 and 14 in the 02 film 11 and forming aluminum electrode layers 15 and 16 through these contact holes 13 and 14, a sintering process is performed, followed by a temperature of 300°C and 5 pressures. Crab 0.
Plasma hydrogen treatment is performed under the conditions of 5 torr, IKIII, and time: 40 minutes.
ここに、Pチャネルの薄膜トランジスタを得ることがで
きる。Here, a P-channel thin film transistor can be obtained.
表−2は、本実施例により製造した薄膜トランジスタの
特性を比較例とともに示すものである。Table 2 shows the characteristics of the thin film transistor manufactured according to this example together with a comparative example.
表−2
この比較例は、非晶質シリコン膜2を600℃の窒素ガ
ス雰囲気中で30時間、その後、更に続けて、1000
℃の窒素ガス雰囲気中で10時間のアニールを実行した
後、本実施例と同様な工程を経て製造した薄膜トランジ
スタである。尚、表−2において、rosは、ドレイン
・ソース間電圧VOgを−5[V] 、ゲート電圧■。Table 2 In this comparative example, the amorphous silicon film 2 was heated in a nitrogen gas atmosphere at 600°C for 30 hours, and then further heated for 1000 hours.
This is a thin film transistor manufactured through the same process as this example after performing annealing for 10 hours in a nitrogen gas atmosphere at .degree. In Table 2, ros is the drain-source voltage VOg of -5 [V] and the gate voltage ■.
を−17[V]とした場合のドレイン・ソース間電流で
あり、また、I OFFは、トレイン・ソース間電圧■
Dsを−5[V]、ゲート電圧VGを0[■]とした場
合のドレイン・ソース間電流である。I OFF is the drain-source current when the voltage is -17 [V], and I OFF is the train-source voltage ■
This is the drain-source current when Ds is -5 [V] and the gate voltage VG is 0 [■].
この表−2から明らかなように、本実施例においても、
アニール固相成長法によって多結晶シリコン膜を形成し
、この多結晶シリコン膜を半導体材料として製造した薄
膜トランジスタとほぼ同一特性を有する薄膜トランジス
タを得ることができる。そして、本実施例によれば、非
晶質シリコンWA2の多結晶シリコン膜化を図るのに、
2時間の熱酸化を行えば足りる。As is clear from Table 2, also in this example,
A polycrystalline silicon film is formed by an annealing solid phase growth method, and a thin film transistor having substantially the same characteristics as a thin film transistor manufactured using this polycrystalline silicon film as a semiconductor material can be obtained. According to this embodiment, in order to convert the amorphous silicon WA2 into a polycrystalline silicon film,
Two hours of thermal oxidation is sufficient.
また、本実施例によれば、ゲート酸化膜6は、多結晶シ
リコン膜3を形成する際の熱酸化により形成された5i
02層4を利用して形成できるので、その分、製造工程
数を低減化することもできる。Further, according to this embodiment, the gate oxide film 6 is a 5i film formed by thermal oxidation when forming the polycrystalline silicon film 3.
Since it can be formed using the 02 layer 4, the number of manufacturing steps can be reduced accordingly.
したがって、本実施例によれば、スループットが向上し
、その価格の低減化を図ることができるという効果が得
られる。Therefore, according to this embodiment, it is possible to improve the throughput and reduce the cost.
[発明の効果]
本発明によれば、絶縁基体上に非晶質シリコン膜を形成
した後、熱酸化を施して、非晶質シリコン膜を多結晶シ
リコン膜と成す工程を採用したことにより、アニールに
よる固相成長法による場合に比較して、非常に短い時間
で非晶質シリコン膜の多結晶シリコン脱化を達成するこ
とができると共に多結晶シリコン膜を形成する際に形成
される熱酸化膜を利用してゲート酸化膜を形成できるの
で、スループットが向上し、価格の低減化を図ることが
できるという効果が得られる。[Effects of the Invention] According to the present invention, by employing a step of forming an amorphous silicon film on an insulating substrate and then performing thermal oxidation to form the amorphous silicon film into a polycrystalline silicon film, Compared to the solid phase growth method using annealing, polycrystalline silicon removal from an amorphous silicon film can be achieved in a much shorter time, and thermal oxidation that is formed when forming a polycrystalline silicon film Since the gate oxide film can be formed using a film, throughput can be improved and costs can be reduced.
第1図は本発明による薄膜トランジスタの製造方法の一
実施例を示す断面図、第2図は非晶質シリコン膜の成膜
温度と多結晶シリコン膜中のシリコンの粒径との関係を
示す図である。
1・・・石英基板
2・・・非晶質シリコン膜
3・・・多結晶シリコン膜
第1図FIG. 1 is a cross-sectional view showing an embodiment of the method for manufacturing a thin film transistor according to the present invention, and FIG. 2 is a diagram showing the relationship between the deposition temperature of an amorphous silicon film and the grain size of silicon in a polycrystalline silicon film. It is. 1...Quartz substrate 2...Amorphous silicon film 3...Polycrystalline silicon film Fig. 1
Claims (1)
施して、上記非晶質シリコン膜を多結晶シリコン膜と成
す工程を含む薄膜トランジスタの製造方法。A method for manufacturing a thin film transistor comprising the steps of forming an amorphous silicon film on an insulating substrate and then performing thermal oxidation to form the amorphous silicon film into a polycrystalline silicon film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP404789A JPH02184076A (en) | 1989-01-11 | 1989-01-11 | Manufacturing method of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP404789A JPH02184076A (en) | 1989-01-11 | 1989-01-11 | Manufacturing method of thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02184076A true JPH02184076A (en) | 1990-07-18 |
Family
ID=11574003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP404789A Pending JPH02184076A (en) | 1989-01-11 | 1989-01-11 | Manufacturing method of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02184076A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283415A (en) * | 1994-04-12 | 1995-10-27 | Kodo Eizo Gijutsu Kenkyusho:Kk | Thin-film transistor and its manufacturing method |
| JPH0936373A (en) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US5733793A (en) * | 1994-12-19 | 1998-03-31 | Electronics And Telecommunications Research Institute | Process formation of a thin film transistor |
| WO1998024120A1 (en) * | 1996-11-26 | 1998-06-04 | Advanced Micro Devices, Inc. | Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures |
-
1989
- 1989-01-11 JP JP404789A patent/JPH02184076A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283415A (en) * | 1994-04-12 | 1995-10-27 | Kodo Eizo Gijutsu Kenkyusho:Kk | Thin-film transistor and its manufacturing method |
| US5733793A (en) * | 1994-12-19 | 1998-03-31 | Electronics And Telecommunications Research Institute | Process formation of a thin film transistor |
| JPH0936373A (en) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| WO1998024120A1 (en) * | 1996-11-26 | 1998-06-04 | Advanced Micro Devices, Inc. | Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures |
| US5930658A (en) * | 1996-11-26 | 1999-07-27 | Advanced Micro Devices, Inc. | Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307371B2 (en) | Thin film transistor manufacturing method | |
| JPH05291220A (en) | Manufacture of semiconductor device | |
| JP2698724B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPS63119268A (en) | Manufacture of semiconductor device | |
| JPH06260644A (en) | Manufacture of semiconductor device | |
| JP4200530B2 (en) | Thin film transistor manufacturing method | |
| JPH06181313A (en) | Thin film transistor and its manufacturing method | |
| JP3925085B2 (en) | Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device | |
| JPS63119576A (en) | Method of forming active region of thin film transistor | |
| JPH0393273A (en) | Method for manufacturing thin film semiconductor devices | |
| JPS60193379A (en) | Formation for low-resistance single crystal region | |
| JP2794833B2 (en) | Method for manufacturing thin film transistor | |
| KR19990006994A (en) | Growth method and CVD apparatus of polycrystalline silicon film | |
| JPH113887A (en) | Method for manufacturing thin film transistor | |
| JP3644977B2 (en) | Method for manufacturing polycrystalline silicon thin film transistor | |
| JP2006013438A (en) | Thin film transistor and manufacturing method thereof | |
| JPH0319340A (en) | Manufacturing method of semiconductor device | |
| JP3193813B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP3684909B2 (en) | Thin film transistor manufacturing method | |
| JPH07122752A (en) | Method of manufacturing thin film transistor | |
| JPS62104078A (en) | Manufacture of semiconductor integrated circuit device | |
| JP2002237598A (en) | Method for manufacturing thin film transistor | |
| JPH03280474A (en) | Semiconductor device and its manufacturing method | |
| JPS592191B2 (en) | Method for manufacturing electrodes for semiconductor devices | |
| JPH04124814A (en) | Manufacture of soi substrate |