【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体装置の製造方法に関する.[従来の技術
]
近年、大型で高解像度の液晶表示パネル、高速で高解像
度の密着型イメージセンサ、三次元IC等への実現に向
けて、ガラス、石英等の絶縁性非晶質基板や、SiOz
等の絶縁性非晶貿層上に、高性能な半導体素子を形成す
る試みが威されている.特に大型の液晶表示パネル等に
於いては、低コストの要求を満たすため、安価な低融点
ガラス上に薄膜トランジスタ(TPT)を形成すること
が必須の要求になりつつある.従来は、低融点ガラス基
板上に形成するTPTのゲート絶縁膜に、Journa
l of Vacuum Science & Tec
hnology Vol.Ba(2) p.517 (
1988)、 Journal of Applied
Phy−sics Vol.60, p.3138
(1986)等に見られるようにプラズマ気相成長法(
PCVD)を用いたもの、Applied Physi
cs Letters Vol.50(17) p.1
167(1987)等にみられるように減圧化学気相成
長法(LPGVD)を用いたもの、Electroni
cs Let一ters Vol.24(3) p.
172 (1988)、Japanese Jour−
nal of Applied Physics Vo
l.26(6) p.805,835,L908 (1
988)等にみられるように光化学気相成長法を用いた
もの、 Japanese Journal of
AppliedPhysics Vol.22(4)
p.L210 (1983)等にみられるようにECR
プラズマ気相成長法を用いたもの等があり、いずれも低
温成膜法で作製したSiC)+薄膜を用いてきた.
[発明が解決しようとする課題]
しかし、TPTのゲート酸化膜の形成を低温(く600
℃)で行なう場合、高温酸化法で形成したゲート絶縁膜
と比較すると膜買が劣り、高性能のTPTが実現できな
いという問題点があった.低温で成膜したゲート絶aX
の膜買が劣る理由は、ゲート絶縁膜中の残留ストレス、
ダングリングボンド、不純物等に起因する欠陥準位が半
導体/ゲート絶縁膜界面に存在し、空乏層が広がらない
ことによる.このため、従来の低温成膜法で形成したT
PTでは高性能化が難しかった.この問題を解決するた
め、Journal of Applied Phys
icsVol.60, p.3138 (1986)等
に示すように、pcvD法でSiO2を成膜する際にH
eガスを希釈ガスに用いる方法が知られている.この方
法によればPCvDrli.ll[時のプラズマダメー
ジを著しく低減でき、高品質のゲート酸化膜を成膜でき
る.しかし、この方法では大流量のHeで希釈する必要
があり、成膜速度が小さく、成膜時間が長くかかるとい
う問題点があった.
本発明は以上の問題点を解決するもので、その目的は低
温プロセスを用いて高性能のTPTを高いスルーブット
で作製することにある.[課題を解決するための千段コ
本発明の半導体装置の製造方法は、半導体表面に絶縁膜
を化学気相成長法で成膜する方法において、ヘリウム、
ネオン、アルゴン、キセノン等の希釈ガス濃度を成膜時
間に対して変化させることを特徴とする.
[実施例]
まず石英基板あるいはガラス基板上に非品質半導体を成
膜する.本実施例では非晶質半導体の例に非晶買シリコ
ンを用いて説明する.尚基板にはSiO2で覆われたS
i基板を用いることもある.石英基板あるいはSiO2
で覆われたSi基板を用いる場合は1 200℃の高温
プロセスにも耐えることができるが、ガラス基板を用い
る場合は軟化温度が低いために約600℃以下の低温プ
ロセスに制限される.以下、第2図(a)に従って説明
する.はじめに非品質絶縁基Fi.201上に非晶貿シ
リコン薄膜202を堆積させる.該非品質シリコン薄膜
202は一様で、微小な結晶子は含まれておらず結晶成
長の核が全く存在しないことが望ましい.減圧化学気相
成長法(LPCVD)の場合は、成膜温度がなるべく低
くて、成膜速度が早い条件が適している.シランガス(
SiH4)を用いる場合は500℃〜560℃程度、ジ
シランガス(Si2Hs)を用いる場合は300℃〜5
00′C程度の成膜温度で分解堆積が可能である.トリ
シランガス(Si3H●〉は分解温度がより低い.成膜
温度を高くすると堆積した膜が多結晶になるので、Si
イオン注入によって一旦非晶質化する方法もある.プラ
ズマ化学気相成長法(PCVD)の場合は、基板温度が
500゜C以下でも成膜できる.また、成膜直前に水素
プラズマあるいはアルゴンプラズマ処理を行えば、基板
表面の清浄化と成膜を連続的に行うことができる.光励
起CVD法の場合も500℃以下の低温成膜及び基板表
面の清浄化と成膜を連続的に行うことができる点で効果
的である.電子ビーム蒸着法などのような高真空蒸着法
の場合は膜がボーラスであるために大気中の酸素を膜中
に取り込み易く、結晶或長の妨げとなる.このことを防
ぐために、真空雰囲気から取り出す前に300℃〜50
0℃程度の低温熱処理を行い膜を緻密化させることが有
効である.以上のようにして作製した半導体薄膜におい
て、半導体薄膜を固相或長させるアニール工程を行うこ
とがTPTの高性能化には望ましい.固相成長方法は、
石英管による炉アニールが便利である.アニール雰囲気
としては、窒素ガス、水素ガス、アルゴンガス、ヘリウ
ムガスなどを用いる.1×10−6からIXIO−”T
orrの高真空雰囲気でアニールを行ってもよい.固相
成長アニール温度は、およそ500℃〜700℃とする
.低温アニールでは選択的に、結晶成長の活性化エネル
ギーの小さな結晶方位を持つ結晶粒のみが成長する.固
相成長させたシリコン薄膜上にゲート絶縁膜となるSi
O2薄膜を200〜1 500人成膜する.PCVD法
をSiO2の成膜に用いる場合は、SiH4と亜酸化窒
素ガス(N20)の混合ガスを用いる.膜のダメージが
低減するために、SiHz、N20の混合ガスにHeな
との不活性ガス加える.不活性ガスの内でも原子量の最
も小さいHeがプラズマダメージも最も少なくなるので
望ましい.ゲート絶縁膜に81の窒化膜を用いる場合に
はSiH4、窒素ガス(N2)またはアンモニアガス(
NH3)の混合ガス、これに加えて希釈ガスにHe等の
不活性ガスを用いる.光CVDではS i H aの代
わりにSi2Hs、SitH●ガス等を用いる, P
CVDでは、成膜ガスのガス流量比はHeを希釈ガスに
使う場合、初期状態でSiHn/N20/He=1/1
25/4000であり、これを第1図に示すような曲線
に従ってHeガスの流量を成膜時間で変化させる.流量
の制御はマスフローコントローラをマイクロコンピュー
タで制御することによって行った.基板温度は50〜6
50℃、RFパワーは10〜4 0 m W / c
m ”の範囲が望ましい.第1図に示すようにHeの流
量を変化させると、S i / S i O 2界面付
近ではHeは希釈Iの大きい状態、即ち膜のダメージは
極めて小さいが成膜速度は遅い状態で膜形成が進み、S
i/SiO2界面から離れるにしたがって、成膜速度は
速くなる.この様な成膜方法を採用することによって、
成膜時間を短く保ったまま良好なS i / 3 i
0 2界面を実現することができる.約10分間の成膜
時間でeoo〜1000人のSiO2が形成される.こ
の様にして成膜したSiOz膜を真空中、または不活性
ガス中で300〜500℃の温度で熱処理を行うと膜が
緻密化するので望ましい.
本発明を用いて作製した多結晶シリコン薄膜を、薄膜ト
ランジスタに応用した例を第2図にしたがって説明する
.多結晶シリコン薄膜基板を第2図(a)に示す.20
1は絶縁基板、202は多結晶シリコン薄膜である.2
03は上述の方法で作製したゲート絶縁膜のSiO2で
ある.次に前記シリコン薄膜をフォトリソグラフィ法に
よりパタニングして第2図(b)に示すように島状にす
る.次に第2図(C)に示されるように、ゲート電極2
04を形成する.該ゲート電極材料としては多結晶シリ
コン薄膜、あるいはモリブデンシリサイド、あるいはア
ルミニウムやクロムなどのような金属膜、あるいは工T
oやSn02などのような透明性導電膜などを用いるこ
とができる.成膜方法としては、CVD法、スパツタ法
、真空蒸着法、等の方法があるが、ここでの詳しい説明
は省略する.
続いて第3図(d)に示すように、前記ゲート電極20
4をマスクとして不純物をイオン注入し、自己整合的に
ソース領域205およびドレイン領域206を形成する
.前記不純物としては、Nchトランジスタを作製する
場合はP0あるいはAs9を用い、Pch}ランジスタ
を作製する場合はB゛等を用いる.不純物添加方法とし
ては、イオン注入法の他に、レーザードーピング法ある
いはプラズマドーピング法などの方法がある.207で
示される矢印は不純物のイオンビームを表している.前
記非晶買絶縁基板201として石英基板を用いた場合に
は熱拡散法を使うことができる.不純物濃度は、IXI
O”からIXIO”cm−ゴ程度とする.
続いて第2図(e)に示されるように、層間絶縁膜20
8を積層する.該層間絶縁膜材料としては、酸化膜ある
いは窒化膜などを用いる.絶縁性が良好ならば膜厚はい
くらでもよいが、数千人から数μm程度が普通である.
窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である.反応には、アンモニア
ガスとシランガスと窒素ガスとの混合ガス、あるいはシ
ランガスと窒素ガスとの混合ガスなどを用いる.ここで
、水素プラズマ法、あるいは水素イオン注入法、あるい
はプラズマ窒化膜からの水素の拡散法などの方法で水素
イオンを導入すると,ゲート酸化膜界面などに存在する
ダングリングボンドなどの欠陥が終端化される.この様
な水素化工程は、層間絶縁膜208を積層する前におこ
なってもよい.
次に第2図(f)に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極209およびドレイン電極210
とする.該ソース電極及びドレイン電極は、アルミニウ
ムなどの金属材料で形成する.このようにして薄膜トラ
ンジスタが形成される.
[J!明の効果]
本発明によって得られた大粒径多結晶シリコン薄膜を用
いて薄膜トランジスタを作成すると、優れた特性が得ら
れる.従来に比べて、薄膜トランジスタのON電流は増
大しOFFI流は小さくなる.またスレッシホルド電圧
も小さくなりトランジスタ特性が大きく改善される.
非晶買絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される.さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある.また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい.本発明を
、充電変換素子とその走査回路を同一チップ内に集積し
た密着型イメージセンサに応用した場合には、読み取り
速度の高速化、高解像度化、さらに階調をとる場合に非
常に大きな効果をうみだす.高解像度化が達成されると
カラー読み取り用密着型イメージセンサへの応用も容易
となる.もちろん電源電圧の低減、消費電流の低減、信
頼性の向上に対してもその効果は大きい.また低温プロ
セスによって作製することができるので、密着型イメー
ジセンサチップの長尺化が可能となり、一本のチップで
A4サイズあるいはA3サイズの様な大型ファクシミリ
用の読み取り装置を実現できる.従って、センサチツプ
の二本継ぎのような手数がかかり信頼性の悪い技術を回
避することができ、実装歩留りも向上される.
石英基板やガラス基板だけではなく、サファイア基板(
Al201)あるいはMgO.Al203、BP,Ca
F2等の結晶性絶縁基板も用いることができる.
以上薄膜トランジスタを例として説明したが、パイボー
ラトランジスタあるいはへテロ接合バイボーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる.また、三次元デバイスのようなSO
工技術を利用した素子に対しても、本発明を応用するこ
とができる.4. Iili面の簡単な説明
第1図は本発明におけるHeガス流量の成膜時間に対す
る変化を示す図。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device. [Prior Art] In recent years, insulating amorphous substrates such as glass and quartz, and SiOz
Attempts are being made to form high-performance semiconductor devices on insulating amorphous layers such as those described above. Particularly in large liquid crystal display panels and the like, in order to meet the demand for low cost, it is becoming essential to form thin film transistors (TPT) on inexpensive low melting point glass. Conventionally, Journal was applied to the TPT gate insulating film formed on a low melting point glass substrate.
l of Vacuum Science & Tec
hnology Vol. Ba(2) p. 517 (
1988), Journal of Applied
Phy-sics Vol. 60, p. 3138
(1986) and others, plasma vapor phase epitaxy (
PCVD), Applied Physi
cs Letters Vol. 50(17) p. 1
167 (1987), etc., using low pressure chemical vapor deposition (LPGVD);
cs Letters Vol. 24(3) p.
172 (1988), Japanese Jour-
nal of Applied Physics Vo
l. 26(6) p. 805,835,L908 (1
988), etc., using the photochemical vapor deposition method, Japanese Journal of
Applied Physics Vol. 22(4)
p. ECR as seen in L210 (1983) etc.
There are some that use plasma vapor phase epitaxy, and all of them have used SiC)+ thin films fabricated using low-temperature deposition methods. [Problem to be solved by the invention] However, the formation of the gate oxide film of TPT is performed at a low temperature (600℃).
℃), there was a problem that the film quality was inferior to that of a gate insulating film formed by high-temperature oxidation, and a high-performance TPT could not be achieved. Gate absolute aX film formed at low temperature
The reason for the inferior film performance is the residual stress in the gate insulating film,
This is because defect levels caused by dangling bonds, impurities, etc. exist at the semiconductor/gate insulating film interface, and the depletion layer does not expand. For this reason, T
It was difficult to improve performance with PT. To solve this problem, the Journal of Applied Phys.
icsVol. 60, p. 3138 (1986), when forming a SiO2 film by the pcvD method, H
A method using e-gas as a diluent gas is known. According to this method, PCvDrli. It is possible to significantly reduce plasma damage during ll [time, and to form a high-quality gate oxide film. However, this method requires dilution with a large flow of He, and has the problem that the film formation rate is low and the film formation time is long. The present invention solves the above problems, and its purpose is to manufacture high-performance TPT at high throughput using a low-temperature process. [1000 Steps to Solve the Problems] The method for manufacturing a semiconductor device of the present invention includes forming an insulating film on a semiconductor surface by chemical vapor deposition, in which helium, helium,
It is characterized by changing the concentration of diluent gas such as neon, argon, xenon, etc. with respect to the film formation time. [Example] First, a non-quality semiconductor is deposited on a quartz or glass substrate. In this example, amorphous silicon is used as an example of an amorphous semiconductor. The substrate is S covered with SiO2.
An i-board may also be used. Quartz substrate or SiO2
When using a Si substrate covered with glass, it can withstand a high-temperature process of 1200°C, but when using a glass substrate, the softening temperature is low, so low-temperature processes are limited to about 600°C or less. This will be explained below according to Fig. 2(a). Introduction Non-quality insulating base Fi. An amorphous silicon thin film 202 is deposited on 201. It is desirable that the non-quality silicon thin film 202 is uniform, does not contain minute crystallites, and does not have any nuclei for crystal growth. In the case of low-pressure chemical vapor deposition (LPCVD), conditions are suitable where the film-forming temperature is as low as possible and the film-forming rate is fast. Silane gas (
When using SiH4), the temperature is about 500°C to 560°C, and when using disilane gas (Si2Hs), the temperature is about 300°C to 50°C.
Decomposition deposition is possible at a film formation temperature of around 00'C. Trisilane gas (Si3H●) has a lower decomposition temperature.If the film formation temperature is increased, the deposited film becomes polycrystalline, so Si
Another method is to temporarily make it amorphous by ion implantation. In the case of plasma chemical vapor deposition (PCVD), films can be formed even when the substrate temperature is 500°C or less. Furthermore, if hydrogen plasma or argon plasma treatment is performed immediately before film formation, cleaning of the substrate surface and film formation can be performed continuously. The photo-excited CVD method is also effective in that it can form a film at a low temperature of 500°C or less and can continuously perform cleaning of the substrate surface and film formation. In the case of high-vacuum deposition methods such as electron beam evaporation, since the film is a bolus, oxygen from the atmosphere is easily incorporated into the film, which hinders crystal growth. To prevent this, before removing from the vacuum atmosphere,
It is effective to densify the film by performing low-temperature heat treatment at around 0°C. In order to improve the performance of TPT, it is desirable to perform an annealing process to elongate the semiconductor thin film in a solid state on the semiconductor thin film produced as described above. The solid phase growth method is
Furnace annealing using a quartz tube is convenient. The annealing atmosphere uses nitrogen gas, hydrogen gas, argon gas, helium gas, etc. 1×10-6 to IXIO-”T
Annealing may be performed in a high vacuum atmosphere of orr. The solid phase growth annealing temperature is approximately 500°C to 700°C. Low-temperature annealing selectively grows only crystal grains with crystal orientations that have low activation energy for crystal growth. Si that becomes the gate insulating film is grown on the silicon thin film grown in solid phase.
200 to 1,500 people deposit O2 thin films. When using the PCVD method to form a SiO2 film, a mixed gas of SiH4 and nitrous oxide gas (N20) is used. To reduce damage to the film, an inert gas such as He is added to the SiHz and N20 mixture gas. Among the inert gases, He, which has the smallest atomic weight, is preferable because it causes the least plasma damage. When using 81 nitride film for the gate insulating film, SiH4, nitrogen gas (N2) or ammonia gas (
NH3), and in addition to this, an inert gas such as He is used as a diluent gas. In optical CVD, Si2Hs, SitH● gas, etc. are used instead of SiHa, P
In CVD, when He is used as the diluent gas, the gas flow rate ratio of the film-forming gas is SiHn/N20/He=1/1 in the initial state.
25/4000, and the flow rate of He gas is varied according to the film forming time according to the curve shown in FIG. The flow rate was controlled by a mass flow controller controlled by a microcomputer. The substrate temperature is 50-6
50℃, RF power is 10~40mW/c
m'' range is desirable. As shown in Figure 1, when the He flow rate is changed, near the S i / S i O 2 interface, He is in a state where the dilution I is large, that is, the damage to the film is extremely small, but it is difficult to form a film. Film formation progresses at a slow rate, and S
The film formation rate increases as the distance from the i/SiO2 interface increases. By adopting such a film formation method,
Good S i / 3 i while keeping the deposition time short
02 interface can be realized. Eoo~1000 SiO2 layers are formed in a film formation time of about 10 minutes. It is desirable to heat-treat the SiOz film formed in this way at a temperature of 300 to 500°C in a vacuum or in an inert gas because the film becomes denser. An example in which a polycrystalline silicon thin film produced using the present invention is applied to a thin film transistor will be explained with reference to FIG. Figure 2(a) shows a polycrystalline silicon thin film substrate. 20
1 is an insulating substrate, and 202 is a polycrystalline silicon thin film. 2
03 is SiO2 of the gate insulating film produced by the method described above. Next, the silicon thin film is patterned by photolithography to form an island shape as shown in FIG. 2(b). Next, as shown in FIG. 2(C), the gate electrode 2
Form 04. The gate electrode material may be a polycrystalline silicon thin film, molybdenum silicide, a metal film such as aluminum or chromium, or a polycrystalline silicon thin film.
A transparent conductive film such as O or Sn02 can be used. Film forming methods include CVD, sputtering, vacuum evaporation, etc., but detailed explanations are omitted here. Subsequently, as shown in FIG. 3(d), the gate electrode 20
4 as a mask, impurity ions are implanted to form a source region 205 and a drain region 206 in a self-aligned manner. As the impurity, P0 or As9 is used when producing an Nch transistor, and B' or the like is used when producing a Pch transistor. In addition to ion implantation, methods for adding impurities include laser doping and plasma doping. The arrow 207 represents the impurity ion beam. When a quartz substrate is used as the amorphous insulating substrate 201, a thermal diffusion method can be used. The impurity concentration is IXI
From O" to IXIO" cm-g. Subsequently, as shown in FIG. 2(e), an interlayer insulating film 20 is formed.
Layer 8. As the interlayer insulating film material, an oxide film or a nitride film is used. As long as the insulation is good, the film thickness can be any thickness, but it is usually from several thousand to several micrometers.
A simple method for forming the nitride film is the LPCVD method or the plasma CVD method. For the reaction, a mixed gas of ammonia gas, silane gas, and nitrogen gas, or a mixed gas of silane gas and nitrogen gas is used. If hydrogen ions are introduced using a method such as a hydrogen plasma method, a hydrogen ion implantation method, or a hydrogen diffusion method from a plasma nitride film, defects such as dangling bonds that exist at the gate oxide film interface will be terminated. It will be done. Such a hydrogenation step may be performed before laminating the interlayer insulating film 208. Next, as shown in FIG. 2(f), contact holes are formed in the interlayer insulating film and the gate insulating film, contact electrodes are formed, and a source electrode 209 and a drain electrode 210 are formed.
Suppose that The source electrode and drain electrode are formed of a metal material such as aluminum. In this way, a thin film transistor is formed. [J! [Bright Effect] When a thin film transistor is made using the large-grain polycrystalline silicon thin film obtained by the present invention, excellent characteristics can be obtained. Compared to conventional thin film transistors, the ON current increases and the OFFI current decreases. In addition, the threshold voltage is reduced and transistor characteristics are greatly improved. Since it is possible to fabricate thin film transistors with excellent characteristics on an amorphous insulating substrate, sufficient high-speed operation can be achieved even when applied to an active matrix substrate where a driver circuit is integrated on the same substrate. Furthermore, it has great effects in reducing power supply voltage, reducing current consumption, and improving reliability. In addition, since it can be manufactured using a low-temperature process at temperatures below 600°C, it is highly effective in reducing the cost and increasing the area of active matrix substrates. When the present invention is applied to a contact type image sensor in which a charging conversion element and its scanning circuit are integrated on the same chip, it will have a very large effect in increasing the reading speed, increasing the resolution, and further increasing the gradation. It produces. Once high resolution is achieved, it will be easier to apply it to contact image sensors for color reading. Of course, this has great effects in reducing power supply voltage, reducing current consumption, and improving reliability. Furthermore, since it can be manufactured using a low-temperature process, it is possible to increase the length of the contact image sensor chip, making it possible to realize a reading device for large-sized facsimile machines such as A4 or A3 size with a single chip. Therefore, it is possible to avoid complicated and unreliable techniques such as splicing two sensor chips, and the mounting yield is also improved. In addition to quartz and glass substrates, sapphire substrates (
Al201) or MgO. Al203, BP, Ca
A crystalline insulating substrate such as F2 can also be used. Although the explanation has been given above using a thin film transistor as an example, the present invention can also be applied to elements using thin films such as a bibolar transistor or a heterojunction bibolar transistor. In addition, SO such as a three-dimensional device
The present invention can also be applied to elements using engineering technology. 4. Brief Explanation of Iili Plane FIG. 1 is a diagram showing the change in He gas flow rate with respect to film formation time in the present invention.
第2図は本発明による薄膜トランジスタの製造工程を示
す図。FIG. 2 is a diagram showing the manufacturing process of a thin film transistor according to the present invention.
201・・・・・・・・・絶縁基板
202・・・・・・・・・多結晶シリコン薄膜203・
・・・・・・・・ゲート絶縁膜204・・・・・・・・
・ゲート電極
205・・・・・・・・・ソース領域
206・・・・・・・・・ドレイン領域207・・・・
・・・・・イオンビーム208・・・・・・・・・層間
絶縁膜
209・・・・・・・・・ソース電極
210・・・・・・・・・ドレイン電極第1図
以上201...Insulating substrate 202...Polycrystalline silicon thin film 203.
......Gate insulating film 204...
- Gate electrode 205... Source region 206... Drain region 207...
...Ion beam 208...Interlayer insulating film 209...Source electrode 210...Drain electrode Figure 1 and above