JPH0218482B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はプロセス制御装置のプラント側アナロ
グ信号とデイジタル制御装置間のインターフエイ
スに特徴を有するプラントのデジタル制御装置に
関するもので、特に各点間の絶縁に適した方式に
関する。

従来の絶縁向きプラント側アナログ・インター
フエイス方式としては、第１図に示すように、左
のプラント側信号１３のそれぞれにフイルタ４，
４′を挿入した後、フライングキヤパシタ等の絶
縁タイプのアナログマルチプレクサ３を介して、
Ａ／Ｄ変換器２に入力し、その結果をデイジタル
制御装置１に取り入れる方式を取るか、第２図に
示すように、プラント側信号１３を個々に絶縁ア
ンプ６，６′を介して絶縁し、フイルタ４，４′を
介した後、アナログマルチプレクサ５を介して
Ａ／Ｄ変換器２に入力し、その結果をデイジタル
制御装置１に供給するのが一般的であつた。

しかしながらこれらの方式には、次のような欠
点がある。

(1) 変換時間が短いため、フイルター（キヤパシ
タ）が大きい。

(2) アナログ信号を絶縁するために、質の良いコ
ンデンサやトランスをマルチプレクサ部に必要
とする。

(3) Ａ／Ｄ変換器が多重処理のため、高速性が要
求され高価になる。

(4) Ａ／Ｄ変換器、マルチプレクサ、フイルタ、
絶縁アンプ等よりなるインターフエイス回路が
高価となり、信号取込み点数が充分にとれず、
プラント診断等の高度な応用が困難であつた。

したがつて本発明では、インターフエイス回路
のLSI化によつて各アナログ点の変換時間を長く
し、各チヤネル別に必要となるフイルタ容量を低
減し、またＡ／Ｄ変換を各チヤネル別に並列処理
して変換処理速度を速め、さらには信号絶縁をデ
イジタルで行ない最小限の接点で絶縁したプロセ
ス制御装置のインターフエイス方式を提供するこ
とを目的としている。

プラント制御では、プラント側のアナログ信号
を取り込むことが基本的要件であり、特にアナロ
グ信号を絶縁して取り込むことが重要な課題であ
る。この絶縁の効果は、(1)500V程度の異常電圧
からの保護と(2)低mV信号検出時のコモン・モー
ド・リジエクシヨンの２点である。

LSI化され、今後さらに高密度小形化が進むと
き各チヤネル別の回路と共通部のデイジタル制御
部との接続点を少なくすることは基本的に重要で
ある。特に絶縁を必要とする場合には接続点数に
比例して(1)トランス、フオトカプラ等の接続部品
が増加し、(2)LSIの外形の大きさを支配するピン
数が増加する。

一方、チヤネル別回路と共通のデイジタル制御
部間とで交信すべき対象は下記の５種である。

(1) 電源エネルギー (2) クロツク周期 (3) クロツクのリセツト・タイミング (4) プラント側検出データ値（デイジタル値） (5) チヤネル別回路の正常・異常を診断するため
の基準信号と判定結果情報 これらの情報を１つの通路で交換するには、 (1) 電源エネルギーを高周波パルス (2) クロツク周期を上記高周波パルスの周期 (3) クロツクのリセツト・タイミングを、高周波
パルスの周波数変調 (4) デイジタル・データを、電源受信側のインピ
ーダンス変調 にて行なうことが有効であり、特に、チヤネル別
回路の正常・異常を診断するための基準信号を供
給電源の電圧を分圧して与え、判定結果情報を上
記(4)のデイジタル値に加えて伝送することが有効
である。この具体的手段としては、パルストラン
ス結合を用いる。

第３図に本発明の実施例の全体図を示す。各チ
ヤネル毎のＡ／Ｄ変換部９とデイジタル・マルチ
プレクサ部７とのインターフエイスはデイジタル
信号のシリアル・バス１０を介して行なわれる。
シリアル・バス１０とチヤネル毎の各回路９はパ
ルストランス１１によつて絶縁されている。デイ
ジタル・マルチプレクサ部７は上記シリアル・バ
ス１０に対して、電源エネルギー、タイミング等
を送出するが、これは駆動部８を操作して行な
う。各チヤネルからのチヤネル別回路の正常・異
常診断の判定結果を含むデイジタル信号は、チヤ
ネル毎の各回路９の受信端でのインピーダンス変
調によつて行なうため、この影響をセンスするセ
ンス信号１２がマルチプレクサ部７に取り込まれ
ている。マイコンやミニコン等のデイジタル制御
装置１は、マルチプレクサ７を入出力装置として
アクセスすることにより、プラント側のアナログ
情報１３とともに、そのデータの正常・異常の識
別情報を取り込むことができる。

以上の方式をより具体的に実現した回路構成に
ついて、第４図により説明する。

各チヤネル毎Ａ／Ｄ変換部９は、プラント側信
号および電源信号の分圧値を分圧値を取り込ん
で、Ａ／Ｄ変換１５を行ない、補正回路１６によ
りフルスケール値、オフセツト値等の補正を行な
い、計算結果をレジスターに記憶する。特に電源
信号の分圧値については、上下限値との比較を行
ない、範囲を越えた場合には、プラント側信号に
対するデータ値の末尾に位置する異常ビツトを
ONすることにより記憶する。上述の記憶された
値は、コード変換回路１７によつてバイナリー・
シリアル・データに変換し、インピーダンス変調
回路１８，１９によつて、外部にデータを伝送す
る。２０は電源平滑用コンデンサで、２１は整流
用ダイオードである。

一方、デイジタル・マルチプレクサ部７では直
流電源１４を、高周波に変換する駆動回路８、プ
ラント側よりインピーダンス変調により伝送され
てくるデイジタル・コードを検出する、センス回
路２２〜２６およびこれを“１”，“０”に判別す
るコンパレータ２７、シリアルな信号をパラレ
ル・コードに変換するシリパラ変換回路２８を介
して、各チヤネル別のメモリ・レジスタ２９にデ
ータを格納する。各チヤネル別のデータは後述の
タイミングに従つて、伝達されてくるので、この
タイミングを制御する回路３０に従つて、データ
の流れを制御する。マルチプレクサ部では、各チ
ヤネル別回路に対してクロツクとそのリセツト信
号を送出している。すなわちクロツク発生回路３
１とリセツト信号用の倍周波パルス発生回路３２
の出力を切り替えて電源駆動部に同期信号を出力
し、この電源信号によつて各チヤネルにタイミン
グが伝えられる。

第５図は、タイムチヤートでありトランス１１
を介して伝達される電圧信号を示したものであ
る。倍周波の電圧波形３３は一定周期３６でデイ
ジタル・マルチプレクサ部より送出されており、
この周期の前半は各チヤネルから順次、変換デー
タが送出される。全チヤネルからのデータ送出が
終了すると、全チヤネルは一斉にまず、電源電圧
の分圧値のＡ／Ｄ変換を行ない、正常・異常の判
定を行ない、その結果を格納した後、プラント側
信号のＡ／Ｄ変換処理を開始する。プラント側信
号のＡ／Ｄ変換処理は定められた周期３８で繰り
返す。Ａ／Ｄ変換中にリセツト信号が入力される
と伝送処理が優先し、Ａ／Ｄ変換結果のデータは
前回のデータが保持される。

第６図は、インピーダンス変調によつて伝達さ
れるバイナリーコードを示したものである。コー
ドは“スタート”，“１”，“０”の３種類よりなつ
ている。

第７図に上述のコードを用いて各チヤネル別回
路９よりデイジタル・マルチプレクサ部７に伝達
される情報内容について説明する。

最上位ビツト６７は±の符号、次のビツト６８
にバイナリーのＡ／Ｄ変換結果のデータ値、最下
位ビツト６９にデータの正常・異常の区分情報が
配置される。

第８図は各チヤネル別回路９に個有な補正情報
でプラント信号を直接Ａ／Ｄ変換した生データ値
を係数倍するための値である。

第９図は、プリント基板の大きさや基板上の位
置によつて各チヤネルに指定される情報で、１つ
のデイジタル・マルチプレクサが扱う全チヤネル
数６０を示す区分７２と、各チヤネル番号７３よ
り構成される。

次に、各チヤネルとデイジタル・マルチプレク
サ間とのインターフエイスについて、各チヤネル
側回路９の構成に従つて、より詳細に説明する。

プラント・インターフエイスの制御方式につい
て、第４図〜第６図、第１０図および第１１図を
参照して説明する。Ａ／Ｄ変換部９はデイジタル
マルチプレクサ７とはパルス・トランス１１を介
して絶縁される。Ａ／Ｄ変換部９で必要とする電
源は、電源駆動部８で発生される基本周波電圧波
形３４がパルス・トランス１１を介して電源平滑
用コンデンサ２０に蓄積される。

マイコンあるいはミニコン１がプラントのアナ
ログ信号を必要とすると、デイジタル・マルチプ
レクサ７にあるマルチプレクサ制御回路３０が基
本周波電圧波形３４と異なる波形（例えば、本実
施例では周波数を２倍として周波数を異なるよう
にしている。）の倍周波電圧波形３３に切り替え
て、パルス・トランス１１に出力する。倍周波電
圧波形３３が出力される時間はＡ／Ｄ変換送信制
御回路６６（後で説明する）でクロツクをリセツ
トするに必要な時間より大きい。

パルス・トランス１１のＡ／Ｄ変換部９側の端
子は、電源平滑回路と、Ａ／Ｄ変換送信制御回路
６６に接続される。Ａ／Ｄ変換送信制御回路６６
に送出されるパルス・トランス１１の出力波形
は、波形整形回路５５でデイジタルに整形され、
カウンタ５３のクロツク端子Ｃ及びクロツク・リ
セツト検出回路５６のアンプ５７に接続される。
アンプ５７の出力はパルス状の波形を平滑コンデ
ンサ５８で平滑され、コンパレータ５９の入力端
子に接続される。コンパレータ５９の他の入力端
子は基準電圧V_thが供給される。基準電圧V_thは、
基本周波電圧波形３４と倍周波電圧波形３３がそ
れぞれ平滑された時の２種類の電圧の中間電圧に
設定する。

倍周波電圧波形３３の場合、コンパレータ５９
は倍周波電圧波形受信であることを示す。コンパ
レータ５９の出力はカウンタ５３のリセツト端子
に接続される。

チヤネル別Ａ／Ｄ変換回路９は倍周波電圧波形
３３を受信すると、チヤネル番号の順にＡ／Ｄ変
換データがデイジタル・マルチプレクサ７にシリ
アルに送信されるため、各チヤネルが送信すべき
時間を検出してＡ／Ｄ変換データをパルス・トラ
ンス１１を介して送信する。全チヤネルのＡ／Ｄ
変換データを送信し終えると、全チヤネルが同時
にプラント側アナログ情報１３をＡ／Ｄ変換して
温度、電源電圧等による補正計算を実行した後、
デイジタルデータを記憶しておき、次の倍周波電
圧波形３３を検出するまでＡ／Ｄ変換、補正、記
憶をくり返す。

チヤネル毎にＡ／Ｄ変換送信制御回路６６があ
り、Ａ／Ｄ変換送信制御回路６６はチヤネル番号
と全チヤネル数を記憶するチヤネル記憶回路５
０，Ａ／Ｄ変換制御回路５１、送信制御回路５２
も有している。

カウンタ５３は倍周波電圧波形（クロツク・リ
セツト・タイミング）３３の受信によつてリセツ
トされた後、波形整形回路５５の出力である基本
電圧波形３４に応じたパルスで計数される。カウ
ンタ５３は各チヤネルがＡ／Ｄ変換データを送信
するに必要な時間経過毎に現在送信中の実行チヤ
ネル番号６２を出力する。

ｉ番号のチヤネルでは実行チヤネル番号６２が
第ｉチヤネル番号６１に一致したか否かを送信制
御回路５２で判定し、一致すると補正計算記憶回
路１６に記憶されているＡ／Ｄ変換データを送信
する送信許可信号６５を補正計算記憶回路１６及
びコード変換回路１７に供給し、シリアルデータ
にコード変換されたデータがインピーダンス変換
されパルス・トランス１１を介して送出される。

全チヤネル数６０と実行チヤネル番号６２とが
一致した後は、全チヤネルのＡ／Ｄ変換データ送
信が終了しているから、Ａ／Ｄ変換制御回路５１
はまず、電源電圧の分圧回路８２の出力分圧値８
１のＡ／Ｄ変換を起動させる変換起動信号８０を
Ａ／Ｄ変換回路１５に出力する。変換起動信号８
０により開始されたＡ／Ｄ変換は一定時間後に終
了し、データは補正計算記憶回路１６に送出され
補正された後Ａ／Ｄ変換制御回路５１の他の出力
信号であるデータ記憶パルス６４によりＡ／Ｄ変
換されたデータを記憶する。

続いて、Ａ／Ｄ変換制御回路５１からの異常判
定指示信号８３に従つて異常診断回路８４が、上
下限チエツクによる判定を開始し、判定結果を上
述の記憶回路１６の特定ビツトに格納する。

次に、Ａ／Ｄ変換制御回路５１はプラント信号
のＡ／Ｄ変換を起動させる変換起動信号６３を
Ａ／Ｄ変換回路１５に出力する。変換起動信号６
３により開始されたＡ／Ｄ変換は一定時間後に終
了し、データは補正計算記憶回路１６に送出され
補正された後Ａ／Ｄ変換制御回路５１の他の出力
信号であるデータ記憶パルス６４によりプラント
信号のＡ／Ｄ変換されたデータを記憶する。プラ
ント信号のＡ／Ｄ変換は、次の倍周波電圧波形
（クロツク・リセツト・タイミング）３３を検出
するまで繰り返される。なお、Ａ／Ｄ変換は全チ
ヤネルが同時に実行される。

Ａ／Ｄ変換回路９からパルス・トランス１１を
介してデイジタル・マルチプレクサ７に送信する
データはシリアルで伝送し、またデータのフレー
ムは、第６図に示すようにバイナリー信号周期３
５によりデータの開始であることを示し、バイナ
リー信号同期３５以降にデイジタル変換されたデ
ータが送信される。バイナリー信号の作成は、送
信許可信号６５とデイジタル変換データとからコ
ード変換回路１７で行われる。

本発明により、絶縁を必要とするプラント・イ
ンターフエイス方式において、各チヤネルと制御
部を結ぶ接点を最小限に抑えることができ、しか
も、回路の半導体化に適した構成とすることがで
きる。結果として小形化、高信頼化、低価格化が
達成できる。すなわち、各チヤネル別回路を診断
するために接点を通過する信号は他の必要な信号
と同様、デイジタル信号と電源エネルギーである
ため、絶縁を必要としてもその特性上の制約が
（アナログ信号を扱う方式に比して）小さく実現
しやすい。

各チヤネル別回路にエネルギーが供給されてい
る上、各チヤネル別の診断が実現できるため、各
チヤネル別回路が高信頼性の態動素子となり、並
列処理による信号処理能力が増大し、結果として
共通部の制御装置の負担が小さくなり、実質的に
システム全体の機能が向上する。

【図面の簡単な説明】

第１図，第２図は従来方式の構成図、第３図は
本発明による実施例の全体構成図、第４図は第３
図の詳細図、第５図は本発明の動作を説明するタ
イム・チヤート、第６図は接続点間を各チヤネル
より制御部に流れるデイジタル信号の構成要素の
符号の説明、第７図は第６図を用いて交信される
情報内容の形式、第８図および第９図は各チヤネ
ル毎で必要となる固定情報の形式、第１０図は第
４図の詳細図、第１１図は第１０図の説明図（タ
イム・チヤート）である。 １……デイジタル制御装置、７……デイジタ
ル・マルチプレクサ、８……電源駆動部、１０…
…シリアル・バス、１１……パルストランス、９
……チヤネル別Ａ／Ｄ変換部、１３……プラント
側アナログ情報。

Claims (1)

1. 【特許請求の範囲】 １ プラントの状態を各チヤンネル毎に配置され
   たセンサーにより検知し前記プラントを制御する
   プラントのデジタル制御装置であつて、 前記デジタル制御装置側においてクロツク信号
   を発生するクロツク発生器と、 前記デジタル制御装置側における直流源からの
   直流を高周波変換する駆動回路と、 前記駆動回路よりシリアルバスを介してその一
   次側に接続するパルストランスと、 前記パルストランスの二次側に接続され前記駆
   動回路からの前記高周波を整流する整流器と、 前記クロツク発生器から前記シリアルバス及び
   前記パルストランスを介して伝送されるクロツク
   信号を検出するクロツク検出器と、 前記センサーからのアナログ信号をシリアルな
   デジタル信号に変換するものであつて前記整流器
   からのエネルギーを得て動作するＡ／Ｄ変換器
   と、 前記Ａ／Ｄ変換器に対しＡ／Ｄ変換の開始を制
   御するＡ／Ｄ変換制御回路と、 前記クロツク検出器からのクロツク信号をカウ
   ントして前記Ａ／Ｄ変換器の出力に対し送信許可
   を与える送信制御回路と、 送信許可を与えられ前記Ａ／Ｄ変換制御回路か
   ら出力されたデジタル信号により前記パルストラ
   ンスに流れる電流を変調する変調器と、 前記変調器の作動により、前記シリアルバスに
   おいて発生する前記のシリアルなデジタル信号を
   検出するセンス回路を前記デジタル制御装置側に
   もうけて成るマルチプレクサーと を備えたことを特徴とするプラントのデジタル制
   御装置。 ２ 前記変調器は前記パルストランスに接続した
   整流器の出力を変調するものであることを特徴と
   する特許請求の範囲第１項記載のプラントのデジ
   タル制御装置。