JPH02184934A - 回路データ分割装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路データ分割装置に関し、特にマルチプロセ
ッサ方式の論理シミュレーション装置に入力する回路デ
ータを生成する前処理装置に関する。

〔従来の技術〕

近年のＶＬＳ　Ｉ化技術の進歩による集積回路の大規模
化、高密度化に伴い開発期間、コストの面から実際の装
置を製造する前の論理の検証作業が必要不可欠なものに
なりつつある。

初期の論理シミュレーションは、ソフトウェアにより実
現していたが被検証回路の大規模化に伴い、ハードウェ
アで論理シミュレーションを実行する専用エンジンが開
発され一部実用化されている。これらの専用エンジンは
一般に汎用の８〜３２ｂｉｔマイクロプロセツサを複数
個用いたマルチプロセッサ方式を採用しており、被検証
回路をいくつかの部分回路に分割してシミューレーショ
ンを実行し、処理速度を向上させている。しかし、シミ
ュレーション実行中は、各プロセッサが同期をとる必要
があり、回路データの分割法によっては、各プロセッサ
の待ち時間が増加し処理速度が逆に悪化してしまう可能
性がある。

一般に、回路データ分割は、以下の２点を基本方針とし
て処理される。

（１）プロセサ間の通信量を最小にする。

（２）各シミュレーション時刻において各プロセサで評
価する素子の数を平均化する。

従来の回路データ分割装置では、被検証回路の接続情報
に基づき前記被検証回路の回路データの中から入力ビン
から直列に接続された素子群を抽出し複数のグループに
分ける手段と、複数のグループに分けられた前記素子群
以外の素子を前記グループに分ける手段と、前記グルー
プに含まれる素子数を比較し、前記素子数の最大値と最
小値の差がしきい値よりも小さくなるように再度振り分
けを行なう手段より構成され、回路データの分割を行な
う。

〔発明が解決しようとする課題〕 上述した従来の回路データ分割装置では、接続された２
つ以上の零遅延素子を同一のプロセッサにふり分ける以
外は特別な処理はしていないので論理シミュレーション
の実行中にプロセッサ間通信のために各プロセッサが同
期をとらなければならず、プロセッサの稼働率が低下し
全体のスループットが悪化するという欠点があった。

〔課題を解決するための手段〕

本発明の回路データ分割装置は、被検証回路を構成する
素子の遅延値に従って、前記素子に評価の優先順位を付
与する手段と、前記被検証回路の接続情報に基づき前記
被検証回路の回路データの中から、入力ビンから直列に
接続された素子群を抽出し、複数のグループに分ける手
段と、複数のグループに分けられた前記素子群以外の素
子を、前記グループにふり分ける手段と、前記グループ
に含まれる素子数を比較し、前記素子数の最大値と最小
値を差があらかじめ設定されたしきい値よりも小さくな
るように再度ふり分けを行なう手段と、グループ間通信
プリミティブを生成して前記グループ間の接続を行う手
段とを有している。

〔実施例〕

次に、本発明の実施例について、図面を参照して詳細に
説明する。

第１図は本発明の一実施例を示す回路データ分割装置の
ブロック図である。第１図において、本発明の一実施例
はマルチプロセッサ方式の論理シミュレーション装置に
入力する回路データを生成する前処理装置である。回路
データ分割装置１で、回路データ１０１を入力し、被検
証回路の接続情報及び遅延情報を用いて回路データ１０
１を分割し、分割回路データ群１０２を出力するもので
ある。

第２図は本発明の一実施例である回路データ分割装置を
示すブロック図である。第２図において、この回路デー
タ分割装置１は回路データを入力するように接続される
評価優先順位付与手段２１と、回路データおよび評価優
先順位付与手段１からの優先情報２０１を入力するよう
に接続される抽出手段２２と、回路データ１０１、優先
情報２０１および抽出手段２２からの接続情報２０２を
入力するように接続される振分手段２３と、接続情報２
０２および第１分割情報２０３を入力するように接続さ
れる均等化手段２４と、均等化手段２４からの第２分割
情報を入力するように接続される接続手段２５とを有し
ている。

評価優先順付与手段２１は第３図に示す対象回路である
被検証回路の回路データ１０１を入力し被検証回路を構
成する素子の遅延値に従って、零遅延素子から評価する
ように優先順位を付与し、優先情報２０１を出力する。

抽出手段２２は、第４図に示すように入力ビンから直列
に接続された素子群を抽出し、優先情報２０１及び回路
データ１０１を入力し、回路データ１０１内の入力ビン
情報から接続情報をサーチし、直列接続情報２０２を出
力する。振分手段２３は第５図に示すように残りの素子
をグループに振分ける手段で、回路データ１ｏ１．直列
接続情報２０２及び優先情報２０１を入力し残りの素子
を評価優先順位の高い素子からグループに振分け、第１
分割情報２０３を出力する。この際、出力の入力が接続
された２つの零遅延素子は同一のグループに振分ける。

均等化手段２４は第６図に示すようにグループの素子数
を均等化する手段で、第１分割情報２０３人力し、グル
ープに含まれる素子数を比較し、素子数の最大値と最小
値の差があらかじめ設定されたしきい値よりも小さくな
るように再度振分けを行い、第２分割情報２０４を出力
する。接続手段２５は図に示すようにグループ間の接続
を行う手段で、第２分割情報２０４を入力し、グループ
間の接続情報をグループ間通信プリミティブを用いて生
成し、分割回路データ群１０２を出力する。

なお、第３図〜第７図は本実施例の回路データ分割装置
の一処理例を示したものである。第３図は対象回路、第
４図は入力ピンから直列に接続された素子群の抽出手段
を適用後の状態、第５図は残りの素子グループに振分け
る手段を適用後の状態、第６図はグループの素子数を均
等化する手段を適用後の状態、第７図はグループ間の接
続を行う手段を適用後の状態である。

〔発明の効果〕

以上説明したように本発明の回路データ分割装置は、処
理した回路データを用いて論理シミュレーションを実行
した場合プロセッサの同期回数が減少し、プロセッサの
稼働率が向上し、全体のスループットが改善されるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例である回路データ分割装置を
示すブロック図、第２図は本実施例の回路データ分割装
置における処理を示すブ・ロック図、第３図乃至第７図
は本実施例の回路データ分割装置の一処理例を示す図で
ある。 １・・・回路データ分割装置、２１・・・評価優先順位
付与手段、２２・・・抽出手段、２３・・・振分手段、
２４・・・均等化手段、２５・・・接続手段。

Claims (1)

【特許請求の範囲】
1. 被検証回路を構成する素子の遅延値に従つて、前記素子
   に評価の優先順位を付与する手段と、前記被検証回路の
   接続情報に基づき前記被検証回路の回路データの中から
   、入力ピンから直列に接続された素子群を抽出し、複数
   のグループに分ける手段と、複数のグループに分けられ
   た前記素子群以外の素子を、前記グループにふり分ける
   手段と、前記グループに含まれる素子数を比較し、前記
   素子数の最大値と最小値を差があらかじめ設定されたし
   きい値よりも小さくなるように再度ふり分けを行なう手
   段と、グループ間通信プリミティブを生成して前記グル
   ープ間の接続を行う手段とを含むことを特徴とする回路
   データ分割装置。