JPH0218496B2 - - Google Patents
Info
- Publication number
- JPH0218496B2 JPH0218496B2 JP56038891A JP3889181A JPH0218496B2 JP H0218496 B2 JPH0218496 B2 JP H0218496B2 JP 56038891 A JP56038891 A JP 56038891A JP 3889181 A JP3889181 A JP 3889181A JP H0218496 B2 JPH0218496 B2 JP H0218496B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- signal line
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Document Processing Apparatus (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はデータを定められた書式に従つて出力
するデータ処理装置に関するものである。
するデータ処理装置に関するものである。
［従来技術の説明とその問題点］
第１図に示すのは従来より知られているデータ
記録装置であるが、かかる記録装置においては、
磁気テープ、紙テープ、デイスク又はキーボード
の如き入力部の信号線１２，１３より入力アドレ
ス及び文字等記号コード信号が出力される。かか
る信号はアドレス及びコード変換部１４に入り、
ここで前記入力アドレスは１７で示すページデー
タ記憶部（以下PDMと言う）１７の物理的アド
レスに変換されて信号線１５上に出力され、前記
記号コード信号は１８で示す記号パターン発生部
（以下CGと言う）１８において該当する記号パタ
ーンが記憶されているアドレスに変換されて信号
線１６上に出力される。
記録装置であるが、かかる記録装置においては、
磁気テープ、紙テープ、デイスク又はキーボード
の如き入力部の信号線１２，１３より入力アドレ
ス及び文字等記号コード信号が出力される。かか
る信号はアドレス及びコード変換部１４に入り、
ここで前記入力アドレスは１７で示すページデー
タ記憶部（以下PDMと言う）１７の物理的アド
レスに変換されて信号線１５上に出力され、前記
記号コード信号は１８で示す記号パターン発生部
（以下CGと言う）１８において該当する記号パタ
ーンが記憶されているアドレスに変換されて信号
線１６上に出力される。
そしてCG１８で発生した信号ドツトパターン
は順次出力部２０に印加して、不図示の記録媒体
上に記録を行うものである。
は順次出力部２０に印加して、不図示の記録媒体
上に記録を行うものである。
第２図で示すのは前記出力部２０より出力すべ
きデータの書式を示すものであるが、第１図に示
す如き従来の装置においては、かかるデータを出
力するには第１図におけるＸ，Ｙの座標軸をと
り、全座標について座標軸情報（アドレス）と文
字コード情報を入力する必要が有る。一般にこの
作業は煩雑且つ莫大な時間を要する。又出力フオ
ーマツトの形式が変る毎に、全座標についてこの
作業は必要である。出力フオーマツトが同じであ
り表頭部（漢字部）に変化の無い場合でも表側部
（名部）及びデータ部（数字部）は出力情報が変
る為最低この変化部については座標付きで文字コ
ードを入力する必要があつた。
きデータの書式を示すものであるが、第１図に示
す如き従来の装置においては、かかるデータを出
力するには第１図におけるＸ，Ｙの座標軸をと
り、全座標について座標軸情報（アドレス）と文
字コード情報を入力する必要が有る。一般にこの
作業は煩雑且つ莫大な時間を要する。又出力フオ
ーマツトの形式が変る毎に、全座標についてこの
作業は必要である。出力フオーマツトが同じであ
り表頭部（漢字部）に変化の無い場合でも表側部
（名部）及びデータ部（数字部）は出力情報が変
る為最低この変化部については座標付きで文字コ
ードを入力する必要があつた。
［問題点を解決するための手段及び作用］
本発明は、上記従来の技術に鑑みてなされたも
ので、出力すべきデータが展開される記憶手段
と、当該記憶手段に展開記憶されたデータを出力
する出力手段と、出力すべきデータと当該データ
が展開される前記記憶手段上の領域を指定する領
域情報を入力する入力手段と、前記入力手段によ
り入力された領域情報に対応した前記記憶手段上
の領域内でのデータの配列方向を指定する配列方
向指定手段と、前記配列方向指定手段により指定
された配列方向に従つて、前記記憶手段に記憶さ
れたデータを領域情報に対応した前記記憶手段上
の領域内で展開して、前記出力手段により出力す
る制御手段とを有したデータ処理装置を提供する
ことで、データを予め定められた書式に従つて出
力させるに際し、データの入力の繁雑さを軽減
し、データ入力、修正、変更等の操作性を向上さ
せることを目的とするものである。
ので、出力すべきデータが展開される記憶手段
と、当該記憶手段に展開記憶されたデータを出力
する出力手段と、出力すべきデータと当該データ
が展開される前記記憶手段上の領域を指定する領
域情報を入力する入力手段と、前記入力手段によ
り入力された領域情報に対応した前記記憶手段上
の領域内でのデータの配列方向を指定する配列方
向指定手段と、前記配列方向指定手段により指定
された配列方向に従つて、前記記憶手段に記憶さ
れたデータを領域情報に対応した前記記憶手段上
の領域内で展開して、前記出力手段により出力す
る制御手段とを有したデータ処理装置を提供する
ことで、データを予め定められた書式に従つて出
力させるに際し、データの入力の繁雑さを軽減
し、データ入力、修正、変更等の操作性を向上さ
せることを目的とするものである。
［実施例］
以下本発明を図面に従いその一実施例について
説明する。
説明する。
第３図は本発明によるデータ処理装置を適用し
た記録装置を示すブロツク図であるが、第１図と
同一の番号を付した部材は第１図と同様の部材よ
り成るものである。
た記録装置を示すブロツク図であるが、第１図と
同一の番号を付した部材は第１図と同様の部材よ
り成るものである。
第３図において２１で示すのは書式を予め記憶
した書式記憶部であるが、かかる書式について詳
しく説明する。
した書式記憶部であるが、かかる書式について詳
しく説明する。
第２図に示した如きフオームにおいて罫線で囲
まれた部分を１つの領域と見なすと、第２図は第
４図に示す如くＲ１〜Ｒ８までの８つの領域によ
り構成されていると見なすことが出来る。そして
各領域の対角点の２点を第５図に示す如く
（Xsn，Ysn）（Xen，Yen）と指定することによ
り、該領域Rnを特定出来るものであるので、前
記領域Ｒ１〜Ｒ８の夫々を先ず対角点の２点の座
標により前記書式記憶部２１に記憶しておく。こ
こで夫々の領域におけるデータの配列順序につい
て述べる。例えば領域Ｒ１には第６図ａに示す如
く６ａ方向に文字が配列されてかつ上から下方向
に文字が配列されているものである。従つて第６
図ｃに示す如き文字データ（但しｂはブランクコ
ードである）と第６図ａの如き配列方向の情報Ｓ
１があれば、第６図ａに示す如き文字配列を再現
することが出来るものである。
まれた部分を１つの領域と見なすと、第２図は第
４図に示す如くＲ１〜Ｒ８までの８つの領域によ
り構成されていると見なすことが出来る。そして
各領域の対角点の２点を第５図に示す如く
（Xsn，Ysn）（Xen，Yen）と指定することによ
り、該領域Rnを特定出来るものであるので、前
記領域Ｒ１〜Ｒ８の夫々を先ず対角点の２点の座
標により前記書式記憶部２１に記憶しておく。こ
こで夫々の領域におけるデータの配列順序につい
て述べる。例えば領域Ｒ１には第６図ａに示す如
く６ａ方向に文字が配列されてかつ上から下方向
に文字が配列されているものである。従つて第６
図ｃに示す如き文字データ（但しｂはブランクコ
ードである）と第６図ａの如き配列方向の情報Ｓ
１があれば、第６図ａに示す如き文字配列を再現
することが出来るものである。
又領域Ｒ２に於いては第６図ｂに示す如く６ｂ
方向に文字が配列され、かつ、左から右方向に文
字が配列されているものである。従つて第６図ｄ
の如き文字データと第６図ｂの如き配列方向情報
Ｓ５が有れば、第６図ｂに示す如き文字配列を再
現することが出来るものである。前記書式記憶部
２１には前記領域Ｒ１〜Ｒ８を２つの座標により
記憶するに際して、各領域における配列方向情報
を併せて記憶しておくものである。
方向に文字が配列され、かつ、左から右方向に文
字が配列されているものである。従つて第６図ｄ
の如き文字データと第６図ｂの如き配列方向情報
Ｓ５が有れば、第６図ｂに示す如き文字配列を再
現することが出来るものである。前記書式記憶部
２１には前記領域Ｒ１〜Ｒ８を２つの座標により
記憶するに際して、各領域における配列方向情報
を併せて記憶しておくものである。
かかる配列方向は第７図ａ〜ｈに示す如く８種
類があるので、これらの配列方向を夫々Ｓ１〜Ｓ
８とするならば、このＳ１〜Ｓ８は第８図に示す
如く３ビツトによりあらわすことが出来るもので
ある。
類があるので、これらの配列方向を夫々Ｓ１〜Ｓ
８とするならば、このＳ１〜Ｓ８は第８図に示す
如く３ビツトによりあらわすことが出来るもので
ある。
従つて前記書式記憶部２１には、第９図に示す
如く領域Ｒ１に関しては、座標Xs1，Ys1，Xe1，
Ye1と配列情報Ｓ１が格納されることとなる。
如く領域Ｒ１に関しては、座標Xs1，Ys1，Xe1，
Ye1と配列情報Ｓ１が格納されることとなる。
以下同様にして夫々の領域の座標及び配列情報
Ｓが入力部１１より入力線１１−ａにより予め格
納されているものである。
Ｓが入力部１１より入力線１１−ａにより予め格
納されているものである。
かかる書式記憶部２１の出力及び前記入力部か
らの文字コード信号が展開部２２に印加される
が、かかる展開部２２は第１０図に示す如き回路
構成より成るものである。
らの文字コード信号が展開部２２に印加される
が、かかる展開部２２は第１０図に示す如き回路
構成より成るものである。
第１０図においては３つのスイツチSWA，
SWB，SWCが有るが、かかるスイツチは夫々第
８図に示す配列信号の各ビツトSA，SB，SCに
よつて制御されるものであり、第８図に示したビ
ツト信号０，１と同じ符号を付した接点０又は１
と接触するものである。即ち配列信号Ｓ２が書式
記憶部２１より展開部２２に印加されているとき
は、SWAの接片は接点１に、SWBの接片は接点
０に、SWCの接片は接点０に接触するものであ
る。従つて第１０図は配列信号Ｓ１によつてスイ
ツチSWA，SWB，SWCが制御されている状態
を示すものである。
SWB，SWCが有るが、かかるスイツチは夫々第
８図に示す配列信号の各ビツトSA，SB，SCに
よつて制御されるものであり、第８図に示したビ
ツト信号０，１と同じ符号を付した接点０又は１
と接触するものである。即ち配列信号Ｓ２が書式
記憶部２１より展開部２２に印加されているとき
は、SWAの接片は接点１に、SWBの接片は接点
０に、SWCの接片は接点０に接触するものであ
る。従つて第１０図は配列信号Ｓ１によつてスイ
ツチSWA，SWB，SWCが制御されている状態
を示すものである。
３１はデーターラツチ部であり信号線１１ｂを
介して入力データを受け信号線３２のデータ読み
取りクロツク毎に信号線１３にデータを順次に出
力する。書式記憶部２１に含まれているメモリ２
１−１，２１−２から領域Rnの開始及び終了の
Ｘ軸情報Xns，Xneを受け減算回路３３でXne−
Xns（Ｘ領域サイズ）を求め信号線３４を介して
Ｘ比較回路３５へ入力する。
介して入力データを受け信号線３２のデータ読み
取りクロツク毎に信号線１３にデータを順次に出
力する。書式記憶部２１に含まれているメモリ２
１−１，２１−２から領域Rnの開始及び終了の
Ｘ軸情報Xns，Xneを受け減算回路３３でXne−
Xns（Ｘ領域サイズ）を求め信号線３４を介して
Ｘ比較回路３５へ入力する。
一方この比較回路３５には信号線６を介してＸ
計数回路３７の信号Xcが入力されている。Ｘ比
較回路３５は入力されたこれら両数値が一致する
とＸ一致信号（Ｘ終了信号）を信号線３８に出力
する。このＸ終了信号はＸ計数回路３７のクリア
端子に入つておりＸ計数回路３７の数値を零にす
る。一方Ｘ計数回路３７のクロツク線３９はスイ
ツチ回路SWCのSW１のコモン端子（Ｃ端子）に
接続されておりSW１が“０”側であれば信号線
３２のクロツクを“１”であれば信号線４０のＹ
一致信号を受ける様に接続されている。又４１は
Ｘ開始点Xnsと計数回路３７によるＸ計数値Xc
の加算回路となつており、信号線４２にXns＋
Xcの加算数値を出力しスイツチ回路SWAの
“０”側に接続されている。更に４３はＸ終了点
XneとＸ計数値Xncの減算回路となつており、信
号線４４にXne−Xcの減算数値を出力しスイツ
チ回路SWAの“１”側に接続されている。スイ
ツチ回路SWAのコモン端子Ｃには、その時のデ
ータのＸ座標上の数値が出力され信号線４５に与
えられる。スイツチ回路SWAが“０”であれば
信号線１３にデータを送出する毎に信号線４５上
にＸ開始点Xnsからインクリメントする数値が出
力され、“１”であればＸ終了点Xneからデクレ
メントする数値が出力される。
計数回路３７の信号Xcが入力されている。Ｘ比
較回路３５は入力されたこれら両数値が一致する
とＸ一致信号（Ｘ終了信号）を信号線３８に出力
する。このＸ終了信号はＸ計数回路３７のクリア
端子に入つておりＸ計数回路３７の数値を零にす
る。一方Ｘ計数回路３７のクロツク線３９はスイ
ツチ回路SWCのSW１のコモン端子（Ｃ端子）に
接続されておりSW１が“０”側であれば信号線
３２のクロツクを“１”であれば信号線４０のＹ
一致信号を受ける様に接続されている。又４１は
Ｘ開始点Xnsと計数回路３７によるＸ計数値Xc
の加算回路となつており、信号線４２にXns＋
Xcの加算数値を出力しスイツチ回路SWAの
“０”側に接続されている。更に４３はＸ終了点
XneとＸ計数値Xncの減算回路となつており、信
号線４４にXne−Xcの減算数値を出力しスイツ
チ回路SWAの“１”側に接続されている。スイ
ツチ回路SWAのコモン端子Ｃには、その時のデ
ータのＸ座標上の数値が出力され信号線４５に与
えられる。スイツチ回路SWAが“０”であれば
信号線１３にデータを送出する毎に信号線４５上
にＸ開始点Xnsからインクリメントする数値が出
力され、“１”であればＸ終了点Xneからデクレ
メントする数値が出力される。
次に、Ｙ軸側について説明する。書式記憶部２
１に含まれているメモリ２１−３，２１−４から
領域Rnの開始及び終了のＹ軸情報Yns Yneを受
け減算回路４６でYne−Yns（Ｙ領域サイズ）を
求め信号線４７を介しＹ比較回路４８へ入力す
る。一方このＹ比較回路４８には信号線４９を介
しＹ計数回路５０の信号Ycが入力されている。
Ｙ比較回路４８は入力されたこれら両数値が一致
するとＹ一致信号（Ｙ終了信号）を信号線４０上
に出力する。このＹ終了信号はＹ計数回路５０の
クリア端子に入つておりＹ計数回路５０の数値を
零にする。
１に含まれているメモリ２１−３，２１−４から
領域Rnの開始及び終了のＹ軸情報Yns Yneを受
け減算回路４６でYne−Yns（Ｙ領域サイズ）を
求め信号線４７を介しＹ比較回路４８へ入力す
る。一方このＹ比較回路４８には信号線４９を介
しＹ計数回路５０の信号Ycが入力されている。
Ｙ比較回路４８は入力されたこれら両数値が一致
するとＹ一致信号（Ｙ終了信号）を信号線４０上
に出力する。このＹ終了信号はＹ計数回路５０の
クリア端子に入つておりＹ計数回路５０の数値を
零にする。
一方Ｙ計数回路５０のクロツク線５１はスイツ
チ回路SWCのSW２のコモン端子（Ｃ端子）に接
続されており、SW２が“０”側であれば信号線
３８のＸ一致信号を“１”であれば信号線３２の
クロツクを受ける様に接続されている。又５２は
Ｙ開始点YnsとＹ計数値Ycの加算回路になつて
おり信号線５３にYns＋Ycの加算数値を出力し
スイツチ回路SWBの“０”側に接続されている。
チ回路SWCのSW２のコモン端子（Ｃ端子）に接
続されており、SW２が“０”側であれば信号線
３８のＸ一致信号を“１”であれば信号線３２の
クロツクを受ける様に接続されている。又５２は
Ｙ開始点YnsとＹ計数値Ycの加算回路になつて
おり信号線５３にYns＋Ycの加算数値を出力し
スイツチ回路SWBの“０”側に接続されている。
更に５４はＹ終了点YneとＹ計数値Ycの減算
回路になつており信号線５５にYne−Ycの減算
数値を出力しスイツチ回路SWBの“１”側に接
続されている。スイツチ回路SWBのコモン端子
Ｃにはその時のデーターのＹ座標上の数値が出力
され信号線５６に与えられる。信号線５６に於い
てスイツチ回路SWBが“０”であれば信号線１
３にデーターを送出する毎にＹ開始点Yxsからイ
ンクリメントする数値が出力され、“１”であれ
ばＹ終了点Yneからデクレメントする数値が出力
される。
回路になつており信号線５５にYne−Ycの減算
数値を出力しスイツチ回路SWBの“１”側に接
続されている。スイツチ回路SWBのコモン端子
Ｃにはその時のデーターのＹ座標上の数値が出力
され信号線５６に与えられる。信号線５６に於い
てスイツチ回路SWBが“０”であれば信号線１
３にデーターを送出する毎にＹ開始点Yxsからイ
ンクリメントする数値が出力され、“１”であれ
ばＹ終了点Yneからデクレメントする数値が出力
される。
一方スイツチ回路SWCに於いてSW１，SW２
は連動して動作し“０”側であればＸ計数回路３
７は信号線３２のクロツクで計数し、Ｙ計数回路
５０は信号線３８からのＸ一致信号によつて計数
される。又“１”であればＸ計数回路３７は信号
線４０のＹ一致信号で計数され、Ｙ計数回路５０
は信号線３２のクロツクで計数する事となる。尚
スイツチ回路SWA，SWB，SWCは第８図の順
序コードの各ビツトSA，SB，SCに対応してい
る。
は連動して動作し“０”側であればＸ計数回路３
７は信号線３２のクロツクで計数し、Ｙ計数回路
５０は信号線３８からのＸ一致信号によつて計数
される。又“１”であればＸ計数回路３７は信号
線４０のＹ一致信号で計数され、Ｙ計数回路５０
は信号線３２のクロツクで計数する事となる。尚
スイツチ回路SWA，SWB，SWCは第８図の順
序コードの各ビツトSA，SB，SCに対応してい
る。
この様にして信号線１３に出力されるデータに
同期して、信号線１２には帳票上のＸ，Ｙのアド
レスデーターが出力される。そしてこの様にして
送出されたデータとアドレスは第３図に示す様
に、アドレス及びコード変換部１４でPDMアド
レス、CGアドレスの内部コードに変換され信号
線１５，１６に出力されPDM１７に記憶される。
そして起動命令等によりCG１８を通じ文字発生
部１９，出力部２０に与えられ出力される。
同期して、信号線１２には帳票上のＸ，Ｙのアド
レスデーターが出力される。そしてこの様にして
送出されたデータとアドレスは第３図に示す様
に、アドレス及びコード変換部１４でPDMアド
レス、CGアドレスの内部コードに変換され信号
線１５，１６に出力されPDM１７に記憶される。
そして起動命令等によりCG１８を通じ文字発生
部１９，出力部２０に与えられ出力される。
なお上記実施例においては、データバツフアを
用いてなかつたが、第１１図ａ〜ｄに示す如く、
データバツフアDBを種々の位置に用いることも
出来るものである。
用いてなかつたが、第１１図ａ〜ｄに示す如く、
データバツフアDBを種々の位置に用いることも
出来るものである。
［発明の効果］
本発明によれば、データを予め定められた書式
に従つて出力させるに際し、データの入力の繁雑
さを軽減し、データ入力、修正、変更等の操作性
を向上させることができるデータ処理装置を提供
できる。
に従つて出力させるに際し、データの入力の繁雑
さを軽減し、データ入力、修正、変更等の操作性
を向上させることができるデータ処理装置を提供
できる。
第１図は記憶データの出力フオームを示す正面
図、第２図は従来の記憶装置を示すブロツク線
図、第３図は本発明によるデータ処理装置を用い
た記録装置を示すブロツク線図、第４図は第１図
に示した出力フオームの複数領域への分割を示す
説明図、第５図は領域に与える座標を示す説明
図、第６図ａ，ｂは領域における記録データの配
列を示す正面図、第６図ｃ，ｄは記録データを示
す図、第７図ａ〜ｈはデータ配列順序を示す説明
図、第８図はデータ配列順序のコード信号を示す
図、第９図はメモリ内に格納されたデータを示す
図、第１０図は本発明によるデータ処理装置の要
部を示すブロツク線図、第１１図ａ〜ｄは本発明
を適用した記録装置のブロツク線図である。 ここで１１は入力部、１４はアドレス及びコー
ド変換部、１７はページデータ記憶部、１９は文
字発生部、２０は出力部、２１は書式記憶部、２
２は展開部、Ｒ１〜Ｒ８は領域、３３，４３，４
６，５４は減算回路、３５，４８は比較回路、３
７，５０は計数回路、４１，５２は加算回路であ
る。
図、第２図は従来の記憶装置を示すブロツク線
図、第３図は本発明によるデータ処理装置を用い
た記録装置を示すブロツク線図、第４図は第１図
に示した出力フオームの複数領域への分割を示す
説明図、第５図は領域に与える座標を示す説明
図、第６図ａ，ｂは領域における記録データの配
列を示す正面図、第６図ｃ，ｄは記録データを示
す図、第７図ａ〜ｈはデータ配列順序を示す説明
図、第８図はデータ配列順序のコード信号を示す
図、第９図はメモリ内に格納されたデータを示す
図、第１０図は本発明によるデータ処理装置の要
部を示すブロツク線図、第１１図ａ〜ｄは本発明
を適用した記録装置のブロツク線図である。 ここで１１は入力部、１４はアドレス及びコー
ド変換部、１７はページデータ記憶部、１９は文
字発生部、２０は出力部、２１は書式記憶部、２
２は展開部、Ｒ１〜Ｒ８は領域、３３，４３，４
６，５４は減算回路、３５，４８は比較回路、３
７，５０は計数回路、４１，５２は加算回路であ
る。
Claims (1)
- 【特許請求の範囲】 １ 出力すべきデータが展開される記憶手段と、 当該記憶手段に展開記憶されたデータを出力す
るための出力手段と、 出力すべきデータと、当該データが展開される
前記記憶手段上の領域を指定する領域情報を入力
する入力手段と、 前記入力手段により入力された領域情報に対応
した前記記憶手段上に領域内でのデータの配列方
向を指定する配列方向指定手段と、 前記配列方向指定手段により指定された配列方
向に従つて、前記記憶手段に記憶されたデータを
領域情報に対応した前記記憶手段上の領域内で展
開して、前記出力手段により出力する制御手段と
から構成されたデータ処理装置。 ２ 前記出力手段は、プリンタであることを特徴
とする特許請求の範囲第１項記載のデータ処理装
置。 ３ 前記記憶手段上に記憶された領域は、複数で
あることを特徴とする特許請求の範囲第１項記載
のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56038891A JPS57153331A (en) | 1981-03-18 | 1981-03-18 | Data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56038891A JPS57153331A (en) | 1981-03-18 | 1981-03-18 | Data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57153331A JPS57153331A (en) | 1982-09-21 |
| JPH0218496B2 true JPH0218496B2 (ja) | 1990-04-25 |
Family
ID=12537828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56038891A Granted JPS57153331A (en) | 1981-03-18 | 1981-03-18 | Data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57153331A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3412714A1 (de) * | 1983-04-06 | 1984-10-11 | Quantel Ltd | Bildverarbeitungssystem |
| JPH078588B2 (ja) * | 1984-09-25 | 1995-02-01 | キヤノン株式会社 | 画像処理装置 |
| JPH0643836Y2 (ja) * | 1987-10-01 | 1994-11-14 | カシオ計算機株式会社 | 文字出力装置 |
-
1981
- 1981-03-18 JP JP56038891A patent/JPS57153331A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57153331A (en) | 1982-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635212A (en) | Method for generating a rotated print pattern | |
| US4707153A (en) | Printer controller | |
| JPH0218496B2 (ja) | ||
| JPH02296291A (ja) | 文字ドットパターン信号発生装置 | |
| KR100852590B1 (ko) | 메모리 제어 회로 및 메모리 제어 방법 | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| JPS5994783A (ja) | 文字信号等発生装置 | |
| JPS5931751B2 (ja) | ドツト式印刷装置 | |
| JPH0236966B2 (ja) | ||
| JPH0418038Y2 (ja) | ||
| JPH0113108B2 (ja) | ||
| JPH07104761B2 (ja) | 印刷データ生成装置 | |
| JPS5835591A (ja) | 文字表示装置 | |
| JPS6330256A (ja) | 印字装置 | |
| JPS63233465A (ja) | 数式記号の入力表示方式 | |
| JPS6129013B2 (ja) | ||
| JPS61158384A (ja) | 文字処理装置 | |
| JPS5831443A (ja) | プリンタ | |
| JPS5851330A (ja) | 文字処理装置 | |
| JPH049150B2 (ja) | ||
| JPS6355097B2 (ja) | ||
| JPS61198274A (ja) | 文字パタ−ン記憶方式 | |
| JP2674020B2 (ja) | 光学文字認識装置 | |
| JPS629435B2 (ja) | ||
| JPS63260462A (ja) | 印字装置における文字発生方法 |