JPH0218506B2 - - Google Patents
Info
- Publication number
- JPH0218506B2 JPH0218506B2 JP57164476A JP16447682A JPH0218506B2 JP H0218506 B2 JPH0218506 B2 JP H0218506B2 JP 57164476 A JP57164476 A JP 57164476A JP 16447682 A JP16447682 A JP 16447682A JP H0218506 B2 JPH0218506 B2 JP H0218506B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- signal
- time monitoring
- time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は情報処理装置、特に制御記憶装置から
の読出しデータのエラー自動訂正機能を有する情
報処理装置に関する。
の読出しデータのエラー自動訂正機能を有する情
報処理装置に関する。
ストアドプログラム方式を採用する情報処理装
置においては、命令の読み出し、命令の解読、解
読した命令の実行という一連の動作を繰り返すこ
とにより所定の処理が実行される。これらの動作
は、すべて、レジスタ間の情報の転送、シフト動
作、加算器の使用など数十種の基本動作の組み合
せによつて実行できる。
置においては、命令の読み出し、命令の解読、解
読した命令の実行という一連の動作を繰り返すこ
とにより所定の処理が実行される。これらの動作
は、すべて、レジスタ間の情報の転送、シフト動
作、加算器の使用など数十種の基本動作の組み合
せによつて実行できる。
そのような基本動作を指定する指令をマイクロ
命令といい、これを組合わせて各命令の実行を行
うものがマイクロプログラム制御方式による情報
処理装置である。
命令といい、これを組合わせて各命令の実行を行
うものがマイクロプログラム制御方式による情報
処理装置である。
マイクロ命令は、情報処理装置の制御に直接関
係するものであるので、マイクロ命令を制御記憶
装置から読み出す時には、従来より１ビツトエラ
ー検出訂正及び２ビツトエラー検出の機能をもつ
た誤り訂正技術が採用され、広く一般に用いられ
ている。従つて通常運転時には、訂正可能エラー
を検出するとこれを訂正して、訂正済データによ
り動作を続行可能なように構成されている。
係するものであるので、マイクロ命令を制御記憶
装置から読み出す時には、従来より１ビツトエラ
ー検出訂正及び２ビツトエラー検出の機能をもつ
た誤り訂正技術が採用され、広く一般に用いられ
ている。従つて通常運転時には、訂正可能エラー
を検出するとこれを訂正して、訂正済データによ
り動作を続行可能なように構成されている。
従来、この種の情報処理装置では、訂正可能な
エラーが１回もしくは数回検出され訂正される
と、その時点でエラー報告信号を発生して、エラ
ーの発生した制御記憶の該当アドレスおよびビツ
ト位置等に関するエラーログ情報が収集され、以
後、エラー報告信号の発生を抑止するという方法
をとつていた。
エラーが１回もしくは数回検出され訂正される
と、その時点でエラー報告信号を発生して、エラ
ーの発生した制御記憶の該当アドレスおよびビツ
ト位置等に関するエラーログ情報が収集され、以
後、エラー報告信号の発生を抑止するという方法
をとつていた。
エラー報告信号発生時の障害が固定的な障害で
あれば、以後エラー報告信号の発生を抑止する方
法は、不必要なエラーログ情報をとることによる
性能低下を防ぐという点で有効であるが、一時的
な障害であれば、以後有効なエラーログ情報が全
くとられないという欠点があつた。
あれば、以後エラー報告信号の発生を抑止する方
法は、不必要なエラーログ情報をとることによる
性能低下を防ぐという点で有効であるが、一時的
な障害であれば、以後有効なエラーログ情報が全
くとられないという欠点があつた。
本発明の目的は、エラー報告信号発生後、エラ
ー報告信号の発生を抑止するとともに、あらかじ
め設定されていた一定時間内にエラー訂正がなけ
たば、エラー報告信号発生の抑止を解除する手段
を設けて訂正可能なエラーが、一時的な障害か固
定的な障害かを区別することにより上記欠点を解
決し、制御記憶装置から読み出したマイクロイン
ストラクシヨンの訂正可能なエラーが固定障害で
あれば、以後エラーの訂正のみ実施し、不必要な
エラーログ情報をとることを止め性能に与える影
響を極力小さくして、エラーが一時的な障害なら
エラーログ情報の収集を継続するようにしたより
高い信頼性、保守性を備えた情報処理装置を提供
することにある。
ー報告信号の発生を抑止するとともに、あらかじ
め設定されていた一定時間内にエラー訂正がなけ
たば、エラー報告信号発生の抑止を解除する手段
を設けて訂正可能なエラーが、一時的な障害か固
定的な障害かを区別することにより上記欠点を解
決し、制御記憶装置から読み出したマイクロイン
ストラクシヨンの訂正可能なエラーが固定障害で
あれば、以後エラーの訂正のみ実施し、不必要な
エラーログ情報をとることを止め性能に与える影
響を極力小さくして、エラーが一時的な障害なら
エラーログ情報の収集を継続するようにしたより
高い信頼性、保守性を備えた情報処理装置を提供
することにある。
本発明は制御記憶装置にマイクロプログラムを
ロードし該マイクロプログラムを順次読み出して
データ処理を行なう情報処理装置において、前記
制御記憶装置からのマイクロインストラクシヨン
読み出し時に読み出されたマイクロインストラク
シヨンデータのエラーを検出する手段と、検出し
たエラーが訂正可能なエラーであれば前記データ
を訂正する手段と、前記エラーの訂正回数とあら
かじめ設定された値とを比較して一致すればエラ
ー報告信号を発生する手段と、前記エラー報告信
号発生後は前記エラー報告信号の発生を抑止する
手段と、あらかじめ設定された一定時間内に新た
なエラーの訂正があればエラー報告信号を発生し
てその後は再び前記エラー報告信号の発生を抑止
する手段と、新たなエラーの訂正がなければ前記
エラー報告信号発生の抑止を解除する手段とを含
んで構成される。
ロードし該マイクロプログラムを順次読み出して
データ処理を行なう情報処理装置において、前記
制御記憶装置からのマイクロインストラクシヨン
読み出し時に読み出されたマイクロインストラク
シヨンデータのエラーを検出する手段と、検出し
たエラーが訂正可能なエラーであれば前記データ
を訂正する手段と、前記エラーの訂正回数とあら
かじめ設定された値とを比較して一致すればエラ
ー報告信号を発生する手段と、前記エラー報告信
号発生後は前記エラー報告信号の発生を抑止する
手段と、あらかじめ設定された一定時間内に新た
なエラーの訂正があればエラー報告信号を発生し
てその後は再び前記エラー報告信号の発生を抑止
する手段と、新たなエラーの訂正がなければ前記
エラー報告信号発生の抑止を解除する手段とを含
んで構成される。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図は本発明の一実施例のブロツク図で、１
はマイクロプログラムを記憶する制御記憶装置、
２は制御記憶装置１からの読出しデータ３０のエ
ラー検出および自動訂正を行う訂正回路、３は前
記読出しデータ３０とエラー発生時に訂正回路２
によつて訂正されたデータ３２とを訂正可能エラ
ー検出信号３４の制御によつて切替える切替回
路、４は前記切替回路３の出力３３から得られる
マイクロインストラクシヨンによつて制御され、
主要な演算および装置全体の制御等を行う演算部
（本演算部４によつて、次に読出されるべきマイ
クロインストラクシヨンのアドレス３１も生成さ
れる）、６は外部の診断プログラムなどによつて
与えられる値３７によつて初期設定することがで
きるエラースレツシヨルド回路、５は前記訂正可
能エラー検出信号３４によつてその内容が１づつ
加算されるエラー発生回数記憶回路、７はエラー
スレツシヨルド回路６からの出力３８とエラー発
生回数記憶回路５からの出力３６を比較して、一
致すれば一致信号３９を発生する比較回路、９は
一致信号３９により、エラー報告信号４２を発生
するとともに以後エラー報告信号４２の発生を抑
止するエラー報告制御回路、８は外部の診断プロ
グラムなどによつて与えられる値４３によつて初
期設定することができる時間監視回路である。ま
た４１はエラー報告制御回路９から時間監視回路
８に起動を指示する時間監視指示信号４、４０は
時間監視回路８から、時間監視終了をエラー報告
制御回路９に報告する時間監視終了信号、３５は
時間監視回路８に時間監視指示信号４１によつて
時間監視の開始が指示されるとエラー発生回数記
憶回路５の内容をリセツトすることを指示するカ
ウンターリセツト信号である。
はマイクロプログラムを記憶する制御記憶装置、
２は制御記憶装置１からの読出しデータ３０のエ
ラー検出および自動訂正を行う訂正回路、３は前
記読出しデータ３０とエラー発生時に訂正回路２
によつて訂正されたデータ３２とを訂正可能エラ
ー検出信号３４の制御によつて切替える切替回
路、４は前記切替回路３の出力３３から得られる
マイクロインストラクシヨンによつて制御され、
主要な演算および装置全体の制御等を行う演算部
（本演算部４によつて、次に読出されるべきマイ
クロインストラクシヨンのアドレス３１も生成さ
れる）、６は外部の診断プログラムなどによつて
与えられる値３７によつて初期設定することがで
きるエラースレツシヨルド回路、５は前記訂正可
能エラー検出信号３４によつてその内容が１づつ
加算されるエラー発生回数記憶回路、７はエラー
スレツシヨルド回路６からの出力３８とエラー発
生回数記憶回路５からの出力３６を比較して、一
致すれば一致信号３９を発生する比較回路、９は
一致信号３９により、エラー報告信号４２を発生
するとともに以後エラー報告信号４２の発生を抑
止するエラー報告制御回路、８は外部の診断プロ
グラムなどによつて与えられる値４３によつて初
期設定することができる時間監視回路である。ま
た４１はエラー報告制御回路９から時間監視回路
８に起動を指示する時間監視指示信号４、４０は
時間監視回路８から、時間監視終了をエラー報告
制御回路９に報告する時間監視終了信号、３５は
時間監視回路８に時間監視指示信号４１によつて
時間監視の開始が指示されるとエラー発生回数記
憶回路５の内容をリセツトすることを指示するカ
ウンターリセツト信号である。
本装置の通常の動作時は、アドレス３１に従つ
て制御記憶装置１から読出されたマイクロインス
トラクシヨンデータ３０が、切替回路３を経由し
て演算部４の制御に用いられる。
て制御記憶装置１から読出されたマイクロインス
トラクシヨンデータ３０が、切替回路３を経由し
て演算部４の制御に用いられる。
読み出したデータ３０にエラーがあるか否か
は、エラー検出訂正回路２によつて判定がなされ
るとともに、訂正可能なエラーが検出された場合
には、それを報告する検出信号３４により、エラ
ー訂正中に未訂正のデータ３０で演算部４が動作
しないようにし、またエラー訂正完了後その訂正
済データ３３によつて正常に動作が続行されるよ
うに制御を行なう。
は、エラー検出訂正回路２によつて判定がなされ
るとともに、訂正可能なエラーが検出された場合
には、それを報告する検出信号３４により、エラ
ー訂正中に未訂正のデータ３０で演算部４が動作
しないようにし、またエラー訂正完了後その訂正
済データ３３によつて正常に動作が続行されるよ
うに制御を行なう。
訂正可能エラー検出信号３４はまた、エラー発
生回数記憶回路５のカウントアツプ信号としても
使用され、訂正可能エラー検出信号３４が発生す
ると、エラー発生回数記憶回路５の内容に１が加
算される。
生回数記憶回路５のカウントアツプ信号としても
使用され、訂正可能エラー検出信号３４が発生す
ると、エラー発生回数記憶回路５の内容に１が加
算される。
エラースレツシヨルド回路６には、あらかじめ
与えられた値３７が初期設定されており、この初
期設定値３８と、訂正可能エラー発生回数の値３
６とが比較回路７により比較され一致すると、比
較回路７より一致信号３９が発生する。この時点
では、エラー報告の抑止はなされていないので、
エラー報告制御回路９はエラー報告信号４２を発
生し、以後のエラー報告を抑止するとともに、時
間監視指示信号４１により、時間監視回路８に時
間監視の指示を行ない、その後は、前記時間監視
内に一致信号３９が発生してもエラー報告信号４
２の発生を抑止し、時間監視の指示も行なわな
い。
与えられた値３７が初期設定されており、この初
期設定値３８と、訂正可能エラー発生回数の値３
６とが比較回路７により比較され一致すると、比
較回路７より一致信号３９が発生する。この時点
では、エラー報告の抑止はなされていないので、
エラー報告制御回路９はエラー報告信号４２を発
生し、以後のエラー報告を抑止するとともに、時
間監視指示信号４１により、時間監視回路８に時
間監視の指示を行ない、その後は、前記時間監視
内に一致信号３９が発生してもエラー報告信号４
２の発生を抑止し、時間監視の指示も行なわな
い。
時間監視回路８は、あらかじめ与えられた値４
３が初期設定されており、時間監視指示信号４１
により、時間監視の指示が行なわれるとエラー発
生回数記憶回路５の内容をリセツトすることを指
示するカウンタリセツト信号３５を発生し、以後
一定時間毎に時間監視回路８の値が１づつ減算さ
れていう。時間監視回路８の値が０に達すると、
時間監視終了信号４０が発生するとともに、時間
監視回路８には、再びあらかじめ与えられた値４
３が設定される。
３が初期設定されており、時間監視指示信号４１
により、時間監視の指示が行なわれるとエラー発
生回数記憶回路５の内容をリセツトすることを指
示するカウンタリセツト信号３５を発生し、以後
一定時間毎に時間監視回路８の値が１づつ減算さ
れていう。時間監視回路８の値が０に達すると、
時間監視終了信号４０が発生するとともに、時間
監視回路８には、再びあらかじめ与えられた値４
３が設定される。
エラー報告制御回路９は、時間監視終了信号４
０が入力されると訂正可能エラー発生回数の値３
６を参照し、時間監視中の訂正可能エラー発生回
数の値が０ならば、エラー報告の抑止を解除し、
訂正可能エラー発生回数の値が０でなければエラ
ー報告信号４２を発生し以後は再び前記エラー報
告信号４２の発生を抑止するとともに時間監視指
示信号４１により時間監視回路８に時間監視の指
示が行なわれる。
０が入力されると訂正可能エラー発生回数の値３
６を参照し、時間監視中の訂正可能エラー発生回
数の値が０ならば、エラー報告の抑止を解除し、
訂正可能エラー発生回数の値が０でなければエラ
ー報告信号４２を発生し以後は再び前記エラー報
告信号４２の発生を抑止するとともに時間監視指
示信号４１により時間監視回路８に時間監視の指
示が行なわれる。
上記のような構成をとることにより、本実施例
の装置は、訂正可能なエラーが報告されると、以
後時間監視を実施してあらかじめ設定された時間
内に訂正可能なエラーが発生しなければ、一時的
な障害とみなし、固定的な障害との区別をはつき
りさせることにより、固定的な障害であれば、訂
正可能なエラー訂正信号の発生を抑止し不必要な
エラーログ情報をとることによる性能低下を防止
し、一時的な障害であれば、続けて、予防保守に
必要なエラーログ情報をとることにより、より保
守性、信頼性の高い装置を実現することができ
る。
の装置は、訂正可能なエラーが報告されると、以
後時間監視を実施してあらかじめ設定された時間
内に訂正可能なエラーが発生しなければ、一時的
な障害とみなし、固定的な障害との区別をはつき
りさせることにより、固定的な障害であれば、訂
正可能なエラー訂正信号の発生を抑止し不必要な
エラーログ情報をとることによる性能低下を防止
し、一時的な障害であれば、続けて、予防保守に
必要なエラーログ情報をとることにより、より保
守性、信頼性の高い装置を実現することができ
る。
本発明には、以上説明したように、訂正可能な
エラー報告信号発生後は、以後エラー報告信号の
発生を抑止するとともに時間監視を実施し、監視
時間中に訂正可能なエラーが報告されるかどうか
により固定的障害と一時的障害を明確に判別でき
るように構成することにより、より保守性、信頼
性の高い装置を実現できるという効果がある。
エラー報告信号発生後は、以後エラー報告信号の
発生を抑止するとともに時間監視を実施し、監視
時間中に訂正可能なエラーが報告されるかどうか
により固定的障害と一時的障害を明確に判別でき
るように構成することにより、より保守性、信頼
性の高い装置を実現できるという効果がある。
第１図は本発明の一実施例のブロツク図であ
る。 １……制御記憶装置、２……エラー検出訂正回
路、３……切替回路、４……演算部、５……エラ
ー発生回数記憶回路、６……エラースレツシヨル
ド回路、７……比較回路、８……時間監視回路、
９……エラー報告制御回路。
る。 １……制御記憶装置、２……エラー検出訂正回
路、３……切替回路、４……演算部、５……エラ
ー発生回数記憶回路、６……エラースレツシヨル
ド回路、７……比較回路、８……時間監視回路、
９……エラー報告制御回路。
Claims (1)
- １ 制御記憶装置にマイクロプログラムをロード
し該マイクロプログラムを順次読み出してデータ
処理を行なう情報処理装置において、前記制御記
憶装置からのマイクロインストランクシヨン読み
出し時に読み出されたマイクロインストラクシヨ
ンデータのエラーを検出する手段と、検出したエ
ラーが訂正可能なエラーであれば前記データを訂
正する手段と、前記エラーの訂正回数とあらじめ
設定された値とを比較して一致すれば一致信号を
発生する手段と、前記一致信号発生時に起動さ
れ、あらかじめ定められた一定時間の計数を行な
う時間監視手段と、前記一致信号発生時にエラー
報告信号を発生し、その後は前記一定の監視時間
内に前記エラーの訂正が有つても前記エラー報告
信号の発生を抑止し、前記一定の監視時間終了時
点に前記エラー報告信号を発生し、また前記一定
の時間監視内に前記エラーの訂正が無い場合は、
前記一定の時間監視終了後は前記エラー報告信号
の抑止および時間監視を解除する手段とを含むこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164476A JPS5953941A (ja) | 1982-09-21 | 1982-09-21 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164476A JPS5953941A (ja) | 1982-09-21 | 1982-09-21 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5953941A JPS5953941A (ja) | 1984-03-28 |
| JPH0218506B2 true JPH0218506B2 (ja) | 1990-04-25 |
Family
ID=15793897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57164476A Granted JPS5953941A (ja) | 1982-09-21 | 1982-09-21 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03103306U (ja) * | 1990-02-13 | 1991-10-28 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5451087B2 (ja) * | 2009-01-26 | 2014-03-26 | エヌイーシーコンピュータテクノ株式会社 | 障害処理装置および方法 |
-
1982
- 1982-09-21 JP JP57164476A patent/JPS5953941A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03103306U (ja) * | 1990-02-13 | 1991-10-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5953941A (ja) | 1984-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| US4701915A (en) | Error recovery system in a data processor having a control storage | |
| JP5451087B2 (ja) | 障害処理装置および方法 | |
| US7346812B1 (en) | Apparatus and method for implementing programmable levels of error severity | |
| JP6408482B2 (ja) | プログラマブルデバイス及びこれを用いた電子システム装置 | |
| JPH0218506B2 (ja) | ||
| JPS58181150A (ja) | 情報処理装置 | |
| JPH02135533A (ja) | 障害処理方式 | |
| JPS5971551A (ja) | 情報処理装置 | |
| JP5540697B2 (ja) | 演算処理装置、情報処理装置および演算処理装置の制御方法 | |
| JPS593638A (ja) | 情報処理装置 | |
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JPH0135369B2 (ja) | ||
| KR102411938B1 (ko) | 위성 시스템에서 메모리를 관리하기 위한 장치 및 방법 | |
| JPH0581138A (ja) | マイクロプログラム制御装置 | |
| JPH03265950A (ja) | 制御記憶１ビットエラー処理方式 | |
| JPH0392950A (ja) | マイクロプログラム制御装置 | |
| JPH0365743A (ja) | 主記憶装置の故障発見方法 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS6142033A (ja) | 情報処理装置 | |
| JPH04287237A (ja) | 情報処理装置 | |
| JPH05100910A (ja) | 障害処理方式 | |
| JPH06149602A (ja) | 演算処理装置 | |
| JPH01291337A (ja) | 入出力処理装置 | |
| JPS6174034A (ja) | カウンタの障害回復方式 |