JPH02186879A - Noise reduction circuit - Google Patents
Noise reduction circuitInfo
- Publication number
- JPH02186879A JPH02186879A JP1006851A JP685189A JPH02186879A JP H02186879 A JPH02186879 A JP H02186879A JP 1006851 A JP1006851 A JP 1006851A JP 685189 A JP685189 A JP 685189A JP H02186879 A JPH02186879 A JP H02186879A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise
- signal
- output signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、ハイビジョン受信機やデイシタルテレビシ
ョンなどに適用されるもので、テレビジョン映像信号に
おける雑音を低減する雑音低減回路に関するものである
。[Detailed Description of the Invention] [Industrial Application Field] The present invention is applied to high-definition receivers, digital television, etc., and relates to a noise reduction circuit that reduces noise in television video signals. .
[従来の技術]
第10図はフレーム相関を利用した従来の雑音低減回路
の構成を示すブロック図であり、同図において、(+)
は入力端子で、ディジタル化されたテレビジョン信号か
入力される。(2)は上記入力端子(1)に到来するデ
ィジタルテレビジョン信号を一方の入力とし、後述する
lフレーム遅延回路(5)の出力信号を他方の入力とす
る減算回路、(3)は上記減算回路(2)の出力信号を
入力とする非線形回路、(4)は上記非線形回路(3)
の出力信号を一方の入力とし、−上記入力端子(1)に
到来するプレビジョン信号を他方の入力とする加算回路
、(5)は上記加算回路(4)の出力信号を入力とする
lフレーム遅延回路、(6)は上記加算回路(4)の出
力端子である。[Prior Art] FIG. 10 is a block diagram showing the configuration of a conventional noise reduction circuit using frame correlation.
is an input terminal, into which a digitized television signal is input. (2) is a subtraction circuit whose one input is the digital television signal arriving at the input terminal (1) and whose other input is the output signal of the l-frame delay circuit (5), which will be described later; and (3) is the subtraction circuit described above. A nonlinear circuit whose input is the output signal of circuit (2), (4) is the nonlinear circuit (3) above.
(5) is an l-frame whose input is the output signal of the adder circuit (4); The delay circuit (6) is the output terminal of the adder circuit (4).
つぎに、上記構成の動作について説明する。Next, the operation of the above configuration will be explained.
入力端子(1)により入力された雑音を含んだテレビジ
ョン信号は減算回路(2)に入力され、ここで1フレー
ム遅延回路(5)で遅延されたlフレーム前の信号と減
算されたのち、その出力信号か非線形回路(3)に入力
される。この非線形回路(3)では人力信号のレベルに
よって変化する可変係数(K)(0≦K〈1)を入力信
号に乗じて加算回路(4)に出力する。この加算回路(
4)は、上記非線形回路の出力信号と入力端子(1)よ
り入力された現テレビジョン信号とを加算し、その加算
された信号を1フレーム遅延回路(5)に出力するとと
もに、出力端子(6)に出力する。The television signal containing noise input through the input terminal (1) is input to the subtraction circuit (2), where it is subtracted from the signal from one frame before, which is delayed by the one frame delay circuit (5). The output signal is input to the nonlinear circuit (3). This nonlinear circuit (3) multiplies the input signal by a variable coefficient (K) (0≦K<1) that changes depending on the level of the human input signal, and outputs the result to the addition circuit (4). This addition circuit (
4) adds the output signal of the nonlinear circuit and the current television signal input from the input terminal (1), outputs the added signal to the one-frame delay circuit (5), and outputs the signal from the output terminal ( 6) Output.
以上のような雑音低減回路において、現プレビジョン信
号(A)、1フレーム遅延回路(5)の出力信号を(1
1)とすると、出力端子(6)には、K(B−A)IA
(1−K)A十KB (0≦K<1)の信号が出力
される。In the noise reduction circuit as described above, the current preview signal (A) and the output signal of the 1 frame delay circuit (5) are
1), a signal of K(B-A)IA (1-K)A0KB (0≦K<1) is output to the output terminal (6).
すなわち、この雑音低減回路は現テレビジョン信号(^
)をフレーム周期ごとに重み(K)で時間的に平均化す
る回路である。一般にテレビジョン信号が静止画の場合
、フレーム周期で繰返す信号であり、そのフレーム間の
自己相関性が非常に強い。一方、テレビジョン信号に含
まれている雑音成分はその自己相関性がほとんど無い。In other words, this noise reduction circuit is suitable for the current television signal (^
) is temporally averaged using a weight (K) for each frame period. Generally, when a television signal is a still image, it is a signal that repeats at a frame period, and the autocorrelation between the frames is very strong. On the other hand, noise components included in television signals have almost no autocorrelation.
そのため、テレビジョン信号をフレーム周期ごとに時間
的に平均化すると、信号成分のエネルギはほとんど変化
しないて、雑音成分のエネルギのみ低くなり、雑音を低
減することかできる。Therefore, when the television signal is temporally averaged for each frame period, the energy of the signal component hardly changes, and only the energy of the noise component becomes low, making it possible to reduce noise.
しかし、テレビジョン信号が動画の場合、これをフレー
ム周期ごとに時間的に平均化すると、残像効果かあられ
れる。そのため、非線形回路(3)の入出力特性を、た
とえば第8図のように設定し、入力信号(A)と1フレ
ーム遅延回路(5)の出力信号(B)との差分の絶対値
、つまりIA−Blが小さい部分(IA−Bl≦P)で
テレビジョン信号を静止画であると判定して、可変係数
(K)を1に近づけることて、雑音除去効果を大きくし
、A−B lか大きい部分(l A−B l >P)で
テレビジョン信号を動画であると判定して、可変係数(
K)をOとすることて、入力テレビジョン信号(A)を
そのまま出力する。However, when the television signal is a moving image, if it is temporally averaged for each frame period, an afterimage effect may occur. Therefore, the input/output characteristics of the nonlinear circuit (3) are set as shown in FIG. 8, and the absolute value of the difference between the input signal (A) and the output signal (B) of the one-frame delay circuit (5), that is, The television signal is determined to be a still image in the portion where IA-Bl is small (IA-Bl≦P), and the variable coefficient (K) is made close to 1 to increase the noise removal effect, and the A-Bl The television signal is determined to be a moving image in the portion where the difference is large (l A−B l >P), and the variable coefficient (
By setting K) to O, the input television signal (A) is output as is.
[発明か解決しようとする課題]
従来の雑音低減回路は、以上のように構成されているの
で、動画であっても、l A−B lか小さい場合、雑
音と判定されて残像効果かあられれる。たとえば、第1
1図に示すように、同図(a)か2フレーム前、(b)
か1フレーム前、(c)か原フレームのデータである場
合、そのデータを従来の雑音低減回路に通すと、同図(
a)の斜線を挿入した映像信号か雑音と判定され、その
結果、第12図の(b)、(c)に示すように、lフレ
ーム前と原フレームに残像としてあられれて非常に見苦
しい画像となる問題があった。。[Problem to be solved by the invention] Conventional noise reduction circuits are configured as described above, so even if it is a moving image, if lA-Bl is small, it is determined to be noise and there is no afterimage effect. It will be done. For example, the first
As shown in Figure 1, the same figure (a) or two frames earlier, (b)
If the data is from the previous frame or the original frame (c), then if the data is passed through a conventional noise reduction circuit, the result in the same figure (
The video signal with diagonal lines inserted in a) is determined to be noise, and as a result, as shown in Figure 12 (b) and (c), an afterimage appears in the previous frame and the original frame, resulting in an extremely unsightly image. There was a problem. .
この発明は上記のような問題点を解消するためになされ
たもので、動画でありなから入力信号とlフレーム遅延
信号との差分の絶対値か小さい場合でも、正しく動画と
判定して残像効果を低下できる雑音低減回路を提供する
ことを目的とする。This invention was made to solve the above-mentioned problems, and even if the absolute value of the difference between the input signal and l-frame delayed signal is small, it is correctly determined to be a moving image and the afterimage effect is eliminated. The purpose of the present invention is to provide a noise reduction circuit that can reduce the noise.
[v1題を解決するための手段]
この発明にかかる雑音低減回路は、雑音を低減した出力
信号を自然数フレーム遅延した信号と入力テレビジョン
信号との差分が小さいときで、非線形回路の出力にある
レベル以上の画素か集中してあらわれた場合を動画、そ
れ以外の場合を雑音と判定する動画判定回路を設け、こ
の動画判定回路の判定結果に応じて係数を可変するよう
に構成したことを特徴とする。[Means for Solving Problem v1] The noise reduction circuit according to the present invention has a noise reduction circuit that is configured to reduce noise when the difference between a signal obtained by delaying a noise-reduced output signal by a natural number of frames and an input television signal is small, and when the difference is small, The feature is that a video judgment circuit is provided that determines when pixels above the level appear in a concentrated manner as a moving image, and in other cases as noise, and the coefficients are varied according to the judgment result of this moving image judging circuit. shall be.
[作用]
この発明によれば、上記動画判定回路において雑音と判
定された場合は従来通りに雑音を低減し、動画と判定さ
れた場合は残像効果を下げて雑音低減効果を抑えること
になり、これによって、動画の場合で入力信号と1フレ
ーム遅延回路の差分の絶対値か小さい場合でも鮮明で自
然な画像を得ることができる。[Function] According to the present invention, when the moving image determining circuit determines that the noise is noise, the noise is reduced as before, and when it is determined that the moving image is a moving image, the afterimage effect is lowered to suppress the noise reduction effect, As a result, in the case of a moving image, a clear and natural image can be obtained even if the absolute value of the difference between the input signal and the one-frame delay circuit is small.
[発明の実施例]
以下、この発明の一実施例を図面にもとづいて説明する
。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described based on the drawings.
第1図はこの発明の一実施例による雑音低減回路の構成
を構成を示すブロック図で、同図において、(1)は入
力端子で、ディジタル化されたテレビジョン信号か入力
される。(2)は上記入力端子(1)に到来するディジ
タルテレビジョン信号を一方の入力とし、後述する1フ
レーム遅延回路(5)の出力信号を他方の入力とする減
算回路、(3)は上記減算回路(2)の出力信号を入力
とする非線形回路、(7)は上記入力端子(1)に到来
するテレビジョン信号を入力とする第1の遅延回路、(
8)は上記非線形回路(3)の出力信号を入力とする第
2の遅延回路、(9)は上記非線形回路(3)の出力信
号を人力とする動画判定回路、(10)は係数可変回路
の一例で、上記第2の遅延回路(8)の出力信号を入力
とし、上記動画判定回路(9)の出力信号によって制御
されるスイッチ回路、(4)は上記第1の遅延回路(7
)の出力信号を一方の入力とし、上記スイッチ回路(]
0)の出力信号を他方の入力とする加算回路、(5)は
上記加算回路(4)の出力信号を入力とするlフレーム
遅延回路、(6)は上記加算回路(4)の出力端子であ
る。FIG. 1 is a block diagram showing the configuration of a noise reduction circuit according to an embodiment of the present invention. In the figure, (1) is an input terminal to which a digitized television signal is input. (2) is a subtraction circuit whose one input is the digital television signal arriving at the input terminal (1), and whose other input is the output signal of a one-frame delay circuit (5), which will be described later; and (3) is the subtraction circuit described above. (7) is a first delay circuit that receives the television signal arriving at the input terminal (1);
8) is a second delay circuit that inputs the output signal of the nonlinear circuit (3), (9) is a video judgment circuit that uses the output signal of the nonlinear circuit (3) as input, and (10) is a coefficient variable circuit. In one example, a switch circuit (4) is a switch circuit that receives the output signal of the second delay circuit (8) and is controlled by the output signal of the video judgment circuit (9).
) is used as one input, and the above switch circuit ( ]
(5) is an l-frame delay circuit that receives the output signal of the adder circuit (4) as its input; (6) is the output terminal of the adder circuit (4); be.
つぎに、上記構成の動作について説明する。Next, the operation of the above configuration will be explained.
入力端子(1)により入力されたテレビジョン信号は第
1O図の従来例と同様に、減算回路(2)においてlフ
レーム遅延回路(5)で遅延されたlフレーム前の信号
と減算されたのち、その出力信号か非線形回路(3)に
入力される。この非線形回路(3)の入出力特性は従来
例と同じ第8図に示すものであり、入力端子(1)に到
来する信号(A)と1フレーム遅延回路(5)の出力信
号(B)の差分の絶対値IA−Blが大きい場合(IA
−B l >P)に、動画と判定して係数(K)をOに
することによって、入力信号(A)がそのまま出力端子
(6)に出力される。Similar to the conventional example shown in FIG. 1O, the television signal inputted through the input terminal (1) is subtracted in the subtraction circuit (2) from the previous l-frame signal delayed by the l-frame delay circuit (5). , its output signal is input to the nonlinear circuit (3). The input/output characteristics of this nonlinear circuit (3) are the same as those of the conventional example as shown in FIG. 8, and the signal (A) arriving at the input terminal (1) and the output signal (B) of the 1-frame delay circuit (5) When the absolute value of the difference IA-Bl is large (IA
-B l >P), the input signal (A) is output as is to the output terminal (6) by determining that it is a moving image and setting the coefficient (K) to O.
一方、上記差分の絶対値IA−Blが小さい場合(IA
−Bl≦P)は次の二つの場合に分けられる。つまり、
動画判定回路(9)でその信号か動画と判定されたとき
、スイッチ回路(10)を「開放」にすることて、出力
端子(6)に入力信号(A)かそのまま出力される。ま
た、動画判定回路(9)てその信号か雑音と判定された
とき、スイッチ回路(10)を「短絡」にすることで、
出力端子(6)に従来例と同様に雑音を除去した信号、
すなわち(1−K)A+KB (に≠0)
か出力される。On the other hand, if the absolute value IA-Bl of the above difference is small (IA
-Bl≦P) can be divided into the following two cases. In other words,
When the moving image determining circuit (9) determines that the signal is a moving image, the switch circuit (10) is opened to output the input signal (A) as it is to the output terminal (6). In addition, when the video judgment circuit (9) determines that the signal is noise, the switch circuit (10) is short-circuited.
The output terminal (6) receives a signal from which noise has been removed as in the conventional example,
In other words, (1-K)A+KB (where ≠0) is output.
ここて、上記第1および第2の遅延回路(7)。Here, the first and second delay circuits (7).
(8)は動画判定回路(9)による遅延を補償するもの
である。(8) is for compensating for the delay caused by the moving image determining circuit (9).
つぎに、上記動画判定回路(9)について詳細に説明す
る。Next, the moving image determination circuit (9) will be explained in detail.
一般にテレビジョン信号てフレーム差分をとった場合、
映像の動きによって生じる差分は何画素か集中してあら
れれ、雑音によって生じる差分は単独画素にあられれる
。このような性質を利用して動画判定回路(9)におい
て、非線形回路(3)の出力信号か動画によるものか雑
音によるものかを判定している。Generally, when taking frame differences from a television signal,
Differences caused by video movement are concentrated in several pixels, and differences caused by noise are concentrated in a single pixel. Utilizing this property, the moving image determining circuit (9) determines whether the output signal of the nonlinear circuit (3) is caused by a moving image or noise.
第21λ1はF記動内I’ll定回路(9)の具体的な
構成例を;■\ずフロック図て、同図において、(11
)は非線形回路(3)の出力信号(K・ (B−A))
を人力とする入力端子、 (+2)は上記入力端子(1
1)に到来する信号を入力とする絶対値回路、(13)
は定数(Q)を発生する定数発生回路、(14)は上記
絶対値回路(12)の出力信号を一方の入力とし、定数
発生回路(13)の出力信号を他方の入力とする比較回
路、(15)はこの比較回路(14)の出力信号を入力
とする1画素遅延回路、(16)はこの1画素遅延回路
(15)の出力信号を入力とする1画素遅延回路。The 21st λ1 shows a specific configuration example of the I'll constant circuit (9) in the F-recording;
) is the output signal (K・(B-A)) of the nonlinear circuit (3)
is the input terminal for manual input, (+2) is the input terminal (1
1) Absolute value circuit whose input is the signal arriving at (13)
(14) is a constant generation circuit that generates a constant (Q); (14) is a comparison circuit that uses the output signal of the absolute value circuit (12) as one input and the output signal of the constant generation circuit (13) as the other input; (15) is a one-pixel delay circuit that receives the output signal of this comparison circuit (14), and (16) represents a one-pixel delay circuit that receives the output signal of this one-pixel delay circuit (15).
(17)は上記比較回路(14)の出力信号を一方の入
力とし、上記1画素遅延回路(15)の出力信号を他方
の入力とする第1のOR回路、(+8)は上記1画素遅
延回路(15)の、出力信号を一方の入力とし、上記1
画素遅延回路(16)の出力信号を他方の入力とする第
2のOR回路、(19)は上記第1のOR回路(17)
の出力信号を一方の入力とし、上記第2のOR回路(1
8)の出力信号を他方の入力とするAND回路、(20
)はこのAND回路(19)の出力信号を第1図で示す
スイッチ回路(10)へ出力する出力端子である。(17) is a first OR circuit which takes the output signal of the comparison circuit (14) as one input and the output signal of the 1-pixel delay circuit (15) as the other input; (+8) shows the 1-pixel delay The output signal of the circuit (15) is used as one input, and the above 1
A second OR circuit whose other input is the output signal of the pixel delay circuit (16), (19) is the first OR circuit (17)
The output signal of the above-mentioned second OR circuit (1
AND circuit whose other input is the output signal of (8), (20
) is an output terminal for outputting the output signal of this AND circuit (19) to the switch circuit (10) shown in FIG.
つぎに、上記第2図の構成の動作について説明する。Next, the operation of the configuration shown in FIG. 2 will be explained.
非線形回路(3)の出力信号(K・(B−A))はまず
絶対値回路(12)に人力され、ここで絶対値化された
信号(に・IA−Bl)か次段の比較回路(14)に入
力され、ここで定数発生回路(13)から入力される定
数(Q)と比較される。ここで、定数(Q)は上記の絶
対値信号(K・l A−B l )の最大値をMAX(
K−IA−Bl)とした場合、0≦Q<MAX (K
−I A−B l )となる値である。The output signal (K・(B−A)) of the nonlinear circuit (3) is first input to the absolute value circuit (12), where the absolute value signal (K・IA−Bl) is input to the next stage comparison circuit. (14), where it is compared with the constant (Q) input from the constant generation circuit (13). Here, the constant (Q) is the maximum value of the above absolute value signal (K・l A−B l ).
K-IA-Bl), 0≦Q<MAX (K
-IA-Bl).
この比較回路(14)は、 K・IA−Bl≧Qのとき、論理値rlJを出力し。This comparison circuit (14) is When K.IA-Bl≧Q, outputs the logical value rlJ.
に・IA−Bl<Qのとき、論理値「0」を出力する。・When IA-Bl<Q, a logical value of "0" is output.
ついて、この出力信号か1画素遅延回路(15)と(1
6)によって3並列にされ、OR回路(17)、(18
)およびAND回路(19)によって1次に示す表1の
論理に従って出力される。Then, this output signal is sent to the one pixel delay circuit (15) and (1
6), the OR circuits (17) and (18
) and an AND circuit (19) according to the logic shown in Table 1 below.
表 1
ついて、上記AND回路(19)の出力信号かスイッチ
回路(10)の制御入力端子に出力され、AND回路(
19)の出力信号か「0」のときスイッチ回路(10)
は「短絡」となり、「1」のとき「開放」となる。According to Table 1, the output signal of the AND circuit (19) is output to the control input terminal of the switch circuit (10), and the AND circuit (
When the output signal of 19) is "0", the switch circuit (10)
becomes "short circuit", and when it is "1", it becomes "open".
つまり、第3図に示すように、縦軸に絶対値回路(12
)の出力信号K・IA−Blを、また横軸にサンプル点
をとると、第3図中に動画と記されたサンプルに関して
AND回路(19)の出力信号はrl」となり、スイッ
チ回路(10)を「開放」にして入力信号(A)がその
まま出力端子(6)から出力される。また、第3図中に
雑音と記されたサンフルに関してAND回路(19)の
出力信号は「0」となり、スイッチ回路(10)を「短
絡」にして出力端子(6)に
(1−K)A+KB (に≠0)か出力される。In other words, as shown in Figure 3, the vertical axis shows the absolute value circuit (12
) and the sample points are plotted on the horizontal axis, the output signal of the AND circuit (19) becomes rl'' for the sample marked as moving image in Fig. 3, and the output signal of the switch circuit (10 ) is left open, and the input signal (A) is output as is from the output terminal (6). Regarding the sample signal marked as noise in Fig. 3, the output signal of the AND circuit (19) becomes "0", and the switch circuit (10) is "short-circuited" and the output terminal (6) is connected to (1-K). A+KB (≠0) is output.
なお、上記実施例では、非線形回路(3)の入出力特性
を第8図のごとく固定のものとした場合を示したか、新
たに雑音検出回路を設けて雑音の量に応じて非線形回路
(3)の特性を変化させるように構成してもよい。第4
図はこの発明の他の実施例による雑音低減回路の構成を
示すブロック図て、同図において、(21)は入力端子
(1)に到来するテレビジョン信号を一方の入力とし、
減算回路(2)の出力信号を他方の入力とする雑音検出
回路であり、この雑音検出回路(21)の出力信号を非
線形回路(3)と動画判定回路(9)に出力している。In the above embodiments, the input/output characteristics of the nonlinear circuit (3) are fixed as shown in FIG. ) may be configured to change the characteristics of Fourth
The figure is a block diagram showing the configuration of a noise reduction circuit according to another embodiment of the present invention. In the figure, (21) has a television signal arriving at the input terminal (1) as one input;
This is a noise detection circuit whose other input is the output signal of the subtraction circuit (2), and outputs the output signal of this noise detection circuit (21) to the nonlinear circuit (3) and the moving image determination circuit (9).
その他の構成は第1図と同様であるため、同一の符号を
付して、それらの説明を省略する。Since the other configurations are the same as those in FIG. 1, the same reference numerals are given and explanations thereof will be omitted.
上記構成の雑音低減回路において、上記雑音検出回路(
21)は、たとえばテレビジョン信号の同期信号部分の
雑音を平均し、ある所定の定数以上のとき、すなわち3
1音の大きいとき、論理値「1」をとり、定数以下のと
き、すなわち雑音の小さいとき、論理値「0」を出力す
るような回路に構成されている。また、同期信号部分は
映像信号部分と異なり、被写体の動きに関係なく、減算
回路(2)の出力信号か雑音のみの出力とされるために
、人力テレビジョン信号の雑音の程度を知ることかでき
る。この雑音検出回路(21)の出力信号を受けて非線
形回路(3)は雑音の小さいとき、第8図の入出力特性
を選択し、雑音が大きいとき、第9図の入出力特性を選
択して雑音除去効果を上げている。In the noise reduction circuit having the above configuration, the noise detection circuit (
21), for example, averages the noise of the synchronization signal part of the television signal, and when the noise is equal to or greater than a certain predetermined constant, that is, 3
The circuit is configured to output a logical value of ``1'' when one note is loud, and output a logical value of ``0'' when the noise is below a constant, that is, when the noise is small. Also, unlike the video signal part, the synchronization signal part is the output signal of the subtraction circuit (2) or only noise, regardless of the movement of the subject, so it is difficult to know the degree of noise in the human-powered television signal. can. Receiving the output signal of this noise detection circuit (21), the nonlinear circuit (3) selects the input/output characteristics shown in Figure 8 when the noise is small, and selects the input/output characteristics shown in Figure 9 when the noise is large. This increases the noise removal effect.
また、雑音か大きいときの動画判定回路(9)における
定数(Q)の値と雑音か小さいときの値か回しであると
、雑音を動画と判定してしまうので、上記定a(Q)を
大きくする必要かある。Also, if the value of the constant (Q) in the video judgment circuit (9) when the noise is large is the same as the value when the noise is small, the noise will be determined as a video, so the above constant a(Q) Is there a need to make it bigger?
第5図はそのような誤判定をなくするために構成された
動画判定回路(9)の具体的な別の構成例を示すブロッ
ク図て、同図において、第2図と相違するのは、動画判
定回路(9)に入力端子(22)を設けて、雑音検出回
路(21)の出力信号によって定数発生回路(13)の
出力を制御するようにした点である。FIG. 5 is a block diagram showing another specific example of the configuration of the moving image determination circuit (9) configured to eliminate such misjudgments. In this diagram, the differences from FIG. An input terminal (22) is provided in the moving image determination circuit (9), and the output of the constant generation circuit (13) is controlled by the output signal of the noise detection circuit (21).
このように構成された動画判定回路(9)によれば、第
7図のように雑音が大きいときでも、動画と雑音を正し
く区別できる効果を有する。The moving image determining circuit (9) configured in this manner has the effect of being able to correctly distinguish between moving images and noise even when the noise is large as shown in FIG.
また、上記実施例では、動画判定回路(9)で動画と判
定された場合、スイッチ回路(10)によって非線形回
路(3)の出力信号に乗じる係数を可変して雑音低減効
果を「0」にしたか、スイッチ回路(10)のかわりに
、雑音と判定された場合、係数rlJを乗し、動画と判
定された場合、係数L(0≦L<1)を乗じる係数回路
を使用して、動画の場合の雑音低減効果を抑えるように
構成してもよい。Further, in the above embodiment, when the moving image determining circuit (9) determines that the moving image is a moving image, the switch circuit (10) changes the coefficient by which the output signal of the nonlinear circuit (3) is multiplied, so that the noise reduction effect is set to "0". Alternatively, instead of the switch circuit (10), a coefficient circuit is used that multiplies the coefficient rlJ when it is determined to be noise, and multiplies it by the coefficient L (0≦L<1) when it is determined that it is a moving image. It may be configured to suppress the noise reduction effect in the case of moving images.
さらに、に記実施例では、動画判定回路(9)における
雑音と動画の判定をテレビジョン信号の一走査線上でお
こなっているか、第6図のごとく。Furthermore, in the embodiment described above, the motion picture determination circuit (9) determines whether noise or motion pictures are present on one scanning line of the television signal, as shown in FIG.
lライン遅延回路(2:l) 、 (24)を使って注
目の画素の上下゛の走査線でおこなっても、上記実施例
と同様の効果を奏する。The same effect as in the above embodiment can be obtained even if the l-line delay circuits (2:l) and (24) are used for the scanning lines above and below the pixel of interest.
[発明の効果]
以上のように、この発明によれば、雑音と動画を動画判
定回路により正しく判定するように構成したので、雑音
を十分に低減できると同時に、動画の場合は残像効果を
下げて、雑音低減効果を抑え、クリアて自然な画像か得
られる効果を奏する。[Effects of the Invention] As described above, according to the present invention, since noise and moving images are configured to be correctly determined by the moving image judgment circuit, it is possible to sufficiently reduce noise, and at the same time, in the case of moving images, it is possible to reduce the afterimage effect. This has the effect of suppressing the noise reduction effect and producing clear and natural images.
第1図はこの発明の一実施例による雑音低減回路の構成
を示すフロック図、第2図は動画判定回路の具体的な構
成例を示すブロック図、第3図は第2図の動作を説明す
るための絶対イ4出力信号とサンプル点の相関グラフ、
第4図はこの発明の他の実施例による雑音低減回路の構
成を示すブロック図、第5図および第6図は動画判定回
路の他の構成例を示すブロック図、第7図は第5図の動
作を説明するための絶対値出力信号とサンプル点の相関
グラフ、第8図および第9図は非線形回路の入出力特性
図、第10図は従来の雑音低減回路の構成を示すフロッ
ク図、第11図および第12図はそれぞれ従来例の動作
を説明するための信号図である。
(2)・・・減算回路、(3)・・・非線形回路、(4
)・・・加算回路、(5)・・・lフレーム遅延回路、
(9)・・・動画判定回路、(10)・・・スイッチ回
路。
なお、図中の同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing the configuration of a noise reduction circuit according to an embodiment of the present invention, FIG. 2 is a block diagram showing a specific example of the configuration of a moving image determination circuit, and FIG. 3 explains the operation of FIG. 2. Correlation graph of absolute A4 output signal and sample point for
FIG. 4 is a block diagram showing a configuration of a noise reduction circuit according to another embodiment of the present invention, FIGS. 5 and 6 are block diagrams showing other configuration examples of a moving image determination circuit, and FIG. 8 and 9 are input/output characteristic diagrams of the nonlinear circuit, and FIG. 10 is a block diagram showing the configuration of a conventional noise reduction circuit. FIGS. 11 and 12 are signal diagrams for explaining the operation of the conventional example, respectively. (2)...Subtraction circuit, (3)...Nonlinear circuit, (4
)... Addition circuit, (5)... l frame delay circuit,
(9)...Movie judgment circuit, (10)...Switch circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
を低減するように構成された雑音低減回路において、雑
音が低減された信号を自然数フレーム遅延するフレーム
遅延回路と、上記フレーム遅延回路の出力信号と入力テ
レビジョン信号との差分を演算する減算回路と、この減
算回路の出力信号のレベルによつて変化する可変係数を
上記減算回路の出力信号に乗じる非線形回路と、上記非
線形回路の出力信号が所定の値以上に集中してあらわれ
た場合に動画と判定する動画判定回路と、上記動画判定
回路の出力信号に応じて上記非線形回路の出力信号に乗
じる係数を可変する係数可変回路と、この係数可変回路
の出力信号と上記入力テレビジョン信号とを加算する加
算回路とを備え、上記動画判定回路が動画と判定した場
合、係数可変回路の出力係数をそれ以外の場合の出力係
数よりも小に可変するように構成したことを特徴とする
雑音低減回路。(1) In a noise reduction circuit configured to reduce noise using frame correlation of a television signal, a frame delay circuit delays a noise-reduced signal by a natural number of frames, and an output signal of the frame delay circuit. and an input television signal; a nonlinear circuit that multiplies the output signal of the subtraction circuit by a variable coefficient that changes depending on the level of the output signal of the subtraction circuit; a moving image determining circuit that determines that the moving image is a moving image when a predetermined value or more is concentrated; a coefficient variable circuit that varies a coefficient by which the output signal of the nonlinear circuit is multiplied in accordance with an output signal of the moving image determining circuit; and this coefficient. an adder circuit that adds the output signal of the variable circuit and the input television signal, and when the moving image determining circuit determines that the input television signal is a moving image, the output coefficient of the variable coefficient circuit is made smaller than the output coefficient in other cases. A noise reduction circuit characterized in that it is configured to be variable.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006851A JPH02186879A (en) | 1989-01-13 | 1989-01-13 | Noise reduction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006851A JPH02186879A (en) | 1989-01-13 | 1989-01-13 | Noise reduction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186879A true JPH02186879A (en) | 1990-07-23 |
Family
ID=11649740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006851A Pending JPH02186879A (en) | 1989-01-13 | 1989-01-13 | Noise reduction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186879A (en) |
-
1989
- 1989-01-13 JP JP1006851A patent/JPH02186879A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754322A (en) | YC-signal separation circuit responsive to magnitude of vertical correlation | |
| JP2634632B2 (en) | Motion detection circuit | |
| JP3306671B2 (en) | Noise reduction circuit | |
| JPH06507776A (en) | video enhancer | |
| JPH0750778A (en) | Travel adaptation image processing system | |
| JPH043666A (en) | Noise eliminating circuit | |
| JP3231309B2 (en) | Motion information signal detection circuit | |
| EP0487186B1 (en) | Motion signal detecting circuit | |
| JPH03190473A (en) | Video signal processor | |
| JPS62171282A (en) | Correlation adaptive type noise reducing device | |
| US4984070A (en) | Picture quality improving apparatus capable of reducing deterioration of interpolated signal | |
| JP2005130499A (en) | Time recursive color signal noise reduction method and apparatus | |
| JP5045119B2 (en) | Color transient correction device | |
| JPH03117274A (en) | Noise reduction circuit | |
| JP2554116B2 (en) | Television receiver | |
| KR930003968B1 (en) | Outline compensation circuit of picture signal | |
| JP3321828B2 (en) | Noise reducer | |
| JP3040251B2 (en) | Motion detection circuit | |
| JP2007028468A (en) | Image processing apparatus and method | |
| JP2940264B2 (en) | Television receiver | |
| JPH01300692A (en) | Noise reduction circuit for television video signal | |
| JPH0923357A (en) | Noise reduction device | |
| JPH07143454A (en) | High definition television receiver | |
| JPH04189074A (en) | Edge correcting circuit | |
| JPH04159869A (en) | noise reduction circuit |