JPH02186879A - 雑音低減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ハイビジョン受信機やデイシタルテレビシ
ョンなどに適用されるもので、テレビジョン映像信号に
おける雑音を低減する雑音低減回路に関するものである
。

［従来の技術］ 第１０図はフレーム相関を利用した従来の雑音低減回路
の構成を示すブロック図であり、同図において、（＋）
は入力端子で、ディジタル化されたテレビジョン信号か
入力される。（２）は上記入力端子（１）に到来するデ
ィジタルテレビジョン信号を一方の入力とし、後述する
ｌフレーム遅延回路（５）の出力信号を他方の入力とす
る減算回路、（３）は上記減算回路（２）の出力信号を
入力とする非線形回路、（４）は上記非線形回路（３）
の出力信号を一方の入力とし、−上記入力端子（１）に
到来するプレビジョン信号を他方の入力とする加算回路
、（５）は上記加算回路（４）の出力信号を入力とする
ｌフレーム遅延回路、（６）は上記加算回路（４）の出
力端子である。

つぎに、上記構成の動作について説明する。

入力端子（１）により入力された雑音を含んだテレビジ
ョン信号は減算回路（２）に入力され、ここで１フレー
ム遅延回路（５）で遅延されたｌフレーム前の信号と減
算されたのち、その出力信号か非線形回路（３）に入力
される。この非線形回路（３）では人力信号のレベルに
よって変化する可変係数（Ｋ）（０≦Ｋ〈１）を入力信
号に乗じて加算回路（４）に出力する。この加算回路（
４）は、上記非線形回路の出力信号と入力端子（１）よ
り入力された現テレビジョン信号とを加算し、その加算
された信号を１フレーム遅延回路（５）に出力するとと
もに、出力端子（６）に出力する。

以上のような雑音低減回路において、現プレビジョン信
号（Ａ）、１フレーム遅延回路（５）の出力信号を（１
１）とすると、出力端子（６）には、Ｋ（Ｂ−Ａ）ＩＡ （１−Ｋ）Ａ十ＫＢ　　　（０≦Ｋ＜１）の信号が出力
される。

すなわち、この雑音低減回路は現テレビジョン信号（＾
）をフレーム周期ごとに重み（Ｋ）で時間的に平均化す
る回路である。一般にテレビジョン信号が静止画の場合
、フレーム周期で繰返す信号であり、そのフレーム間の
自己相関性が非常に強い。一方、テレビジョン信号に含
まれている雑音成分はその自己相関性がほとんど無い。

そのため、テレビジョン信号をフレーム周期ごとに時間
的に平均化すると、信号成分のエネルギはほとんど変化
しないて、雑音成分のエネルギのみ低くなり、雑音を低
減することかできる。

しかし、テレビジョン信号が動画の場合、これをフレー
ム周期ごとに時間的に平均化すると、残像効果かあられ
れる。そのため、非線形回路（３）の入出力特性を、た
とえば第８図のように設定し、入力信号（Ａ）と１フレ
ーム遅延回路（５）の出力信号（Ｂ）との差分の絶対値
、つまりＩＡ−Ｂｌが小さい部分（ＩＡ−Ｂｌ≦Ｐ）で
テレビジョン信号を静止画であると判定して、可変係数
（Ｋ）を１に近づけることて、雑音除去効果を大きくし
、Ａ−Ｂ　ｌか大きい部分（ｌ　Ａ−Ｂ　ｌ　＞Ｐ）で
テレビジョン信号を動画であると判定して、可変係数（
Ｋ）をＯとすることて、入力テレビジョン信号（Ａ）を
そのまま出力する。

［発明か解決しようとする課題］ 従来の雑音低減回路は、以上のように構成されているの
で、動画であっても、ｌ　Ａ−Ｂ　ｌか小さい場合、雑
音と判定されて残像効果かあられれる。たとえば、第１
１図に示すように、同図（ａ）か２フレーム前、（ｂ）
か１フレーム前、（ｃ）か原フレームのデータである場
合、そのデータを従来の雑音低減回路に通すと、同図（
ａ）の斜線を挿入した映像信号か雑音と判定され、その
結果、第１２図の（ｂ）、（ｃ）に示すように、ｌフレ
ーム前と原フレームに残像としてあられれて非常に見苦
しい画像となる問題があった。。

この発明は上記のような問題点を解消するためになされ
たもので、動画でありなから入力信号とｌフレーム遅延
信号との差分の絶対値か小さい場合でも、正しく動画と
判定して残像効果を低下できる雑音低減回路を提供する
ことを目的とする。

［ｖ１題を解決するための手段］ この発明にかかる雑音低減回路は、雑音を低減した出力
信号を自然数フレーム遅延した信号と入力テレビジョン
信号との差分が小さいときで、非線形回路の出力にある
レベル以上の画素か集中してあらわれた場合を動画、そ
れ以外の場合を雑音と判定する動画判定回路を設け、こ
の動画判定回路の判定結果に応じて係数を可変するよう
に構成したことを特徴とする。

［作用］ この発明によれば、上記動画判定回路において雑音と判
定された場合は従来通りに雑音を低減し、動画と判定さ
れた場合は残像効果を下げて雑音低減効果を抑えること
になり、これによって、動画の場合で入力信号と１フレ
ーム遅延回路の差分の絶対値か小さい場合でも鮮明で自
然な画像を得ることができる。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例による雑音低減回路の構成
を構成を示すブロック図で、同図において、（１）は入
力端子で、ディジタル化されたテレビジョン信号か入力
される。（２）は上記入力端子（１）に到来するディジ
タルテレビジョン信号を一方の入力とし、後述する１フ
レーム遅延回路（５）の出力信号を他方の入力とする減
算回路、（３）は上記減算回路（２）の出力信号を入力
とする非線形回路、（７）は上記入力端子（１）に到来
するテレビジョン信号を入力とする第１の遅延回路、（
８）は上記非線形回路（３）の出力信号を入力とする第
２の遅延回路、（９）は上記非線形回路（３）の出力信
号を人力とする動画判定回路、（１０）は係数可変回路
の一例で、上記第２の遅延回路（８）の出力信号を入力
とし、上記動画判定回路（９）の出力信号によって制御
されるスイッチ回路、（４）は上記第１の遅延回路（７
）の出力信号を一方の入力とし、上記スイッチ回路（］
０）の出力信号を他方の入力とする加算回路、（５）は
上記加算回路（４）の出力信号を入力とするｌフレーム
遅延回路、（６）は上記加算回路（４）の出力端子であ
る。

つぎに、上記構成の動作について説明する。

入力端子（１）により入力されたテレビジョン信号は第
１Ｏ図の従来例と同様に、減算回路（２）においてｌフ
レーム遅延回路（５）で遅延されたｌフレーム前の信号
と減算されたのち、その出力信号か非線形回路（３）に
入力される。この非線形回路（３）の入出力特性は従来
例と同じ第８図に示すものであり、入力端子（１）に到
来する信号（Ａ）と１フレーム遅延回路（５）の出力信
号（Ｂ）の差分の絶対値ＩＡ−Ｂｌが大きい場合（ＩＡ
−Ｂ　ｌ　＞Ｐ）に、動画と判定して係数（Ｋ）をＯに
することによって、入力信号（Ａ）がそのまま出力端子
（６）に出力される。

一方、上記差分の絶対値ＩＡ−Ｂｌが小さい場合（ＩＡ
−Ｂｌ≦Ｐ）は次の二つの場合に分けられる。つまり、
動画判定回路（９）でその信号か動画と判定されたとき
、スイッチ回路（１０）を「開放」にすることて、出力
端子（６）に入力信号（Ａ）かそのまま出力される。ま
た、動画判定回路（９）てその信号か雑音と判定された
とき、スイッチ回路（１０）を「短絡」にすることで、
出力端子（６）に従来例と同様に雑音を除去した信号、
すなわち（１−Ｋ）Ａ＋ＫＢ　　　（に≠０） か出力される。

ここて、上記第１および第２の遅延回路（７）。

（８）は動画判定回路（９）による遅延を補償するもの
である。

つぎに、上記動画判定回路（９）について詳細に説明す
る。

一般にテレビジョン信号てフレーム差分をとった場合、
映像の動きによって生じる差分は何画素か集中してあら
れれ、雑音によって生じる差分は単独画素にあられれる
。このような性質を利用して動画判定回路（９）におい
て、非線形回路（３）の出力信号か動画によるものか雑
音によるものかを判定している。

第２１λ１はＦ記動内Ｉ’ｌｌ定回路（９）の具体的な
構成例を；■＼ずフロック図て、同図において、（１１
）は非線形回路（３）の出力信号（Ｋ・　（Ｂ−Ａ））
を人力とする入力端子、　（＋２）は上記入力端子（１
１）に到来する信号を入力とする絶対値回路、（１３）
は定数（Ｑ）を発生する定数発生回路、（１４）は上記
絶対値回路（１２）の出力信号を一方の入力とし、定数
発生回路（１３）の出力信号を他方の入力とする比較回
路、（１５）はこの比較回路（１４）の出力信号を入力
とする１画素遅延回路、（１６）はこの１画素遅延回路
（１５）の出力信号を入力とする１画素遅延回路。

（１７）は上記比較回路（１４）の出力信号を一方の入
力とし、上記１画素遅延回路（１５）の出力信号を他方
の入力とする第１のＯＲ回路、（＋８）は上記１画素遅
延回路（１５）の、出力信号を一方の入力とし、上記１
画素遅延回路（１６）の出力信号を他方の入力とする第
２のＯＲ回路、（１９）は上記第１のＯＲ回路（１７）
の出力信号を一方の入力とし、上記第２のＯＲ回路（１
８）の出力信号を他方の入力とするＡＮＤ回路、（２０
）はこのＡＮＤ回路（１９）の出力信号を第１図で示す
スイッチ回路（１０）へ出力する出力端子である。

つぎに、上記第２図の構成の動作について説明する。

非線形回路（３）の出力信号（Ｋ・（Ｂ−Ａ））はまず
絶対値回路（１２）に人力され、ここで絶対値化された
信号（に・ＩＡ−Ｂｌ）か次段の比較回路（１４）に入
力され、ここで定数発生回路（１３）から入力される定
数（Ｑ）と比較される。ここで、定数（Ｑ）は上記の絶
対値信号（Ｋ・ｌ　Ａ−Ｂ　ｌ　）の最大値をＭＡＸ（
Ｋ−ＩＡ−Ｂｌ）とした場合、０≦Ｑ＜ＭＡＸ　（Ｋ　
−Ｉ　Ａ−Ｂ　ｌ　）となる値である。

この比較回路（１４）は、 Ｋ・ＩＡ−Ｂｌ≧Ｑのとき、論理値ｒｌＪを出力し。

に・ＩＡ−Ｂｌ＜Ｑのとき、論理値「０」を出力する。

ついて、この出力信号か１画素遅延回路（１５）と（１
６）によって３並列にされ、ＯＲ回路（１７）、（１８
）およびＡＮＤ回路（１９）によって１次に示す表１の
論理に従って出力される。

表　　１ ついて、上記ＡＮＤ回路（１９）の出力信号かスイッチ
回路（１０）の制御入力端子に出力され、ＡＮＤ回路（
１９）の出力信号か「０」のときスイッチ回路（１０）
は「短絡」となり、「１」のとき「開放」となる。

つまり、第３図に示すように、縦軸に絶対値回路（１２
）の出力信号Ｋ・ＩＡ−Ｂｌを、また横軸にサンプル点
をとると、第３図中に動画と記されたサンプルに関して
ＡＮＤ回路（１９）の出力信号はｒｌ」となり、スイッ
チ回路（１０）を「開放」にして入力信号（Ａ）がその
まま出力端子（６）から出力される。また、第３図中に
雑音と記されたサンフルに関してＡＮＤ回路（１９）の
出力信号は「０」となり、スイッチ回路（１０）を「短
絡」にして出力端子（６）に （１−Ｋ）Ａ＋ＫＢ　　　　（に≠０）か出力される。

なお、上記実施例では、非線形回路（３）の入出力特性
を第８図のごとく固定のものとした場合を示したか、新
たに雑音検出回路を設けて雑音の量に応じて非線形回路
（３）の特性を変化させるように構成してもよい。第４
図はこの発明の他の実施例による雑音低減回路の構成を
示すブロック図て、同図において、（２１）は入力端子
（１）に到来するテレビジョン信号を一方の入力とし、
減算回路（２）の出力信号を他方の入力とする雑音検出
回路であり、この雑音検出回路（２１）の出力信号を非
線形回路（３）と動画判定回路（９）に出力している。

その他の構成は第１図と同様であるため、同一の符号を
付して、それらの説明を省略する。

上記構成の雑音低減回路において、上記雑音検出回路（
２１）は、たとえばテレビジョン信号の同期信号部分の
雑音を平均し、ある所定の定数以上のとき、すなわち３
１音の大きいとき、論理値「１」をとり、定数以下のと
き、すなわち雑音の小さいとき、論理値「０」を出力す
るような回路に構成されている。また、同期信号部分は
映像信号部分と異なり、被写体の動きに関係なく、減算
回路（２）の出力信号か雑音のみの出力とされるために
、人力テレビジョン信号の雑音の程度を知ることかでき
る。この雑音検出回路（２１）の出力信号を受けて非線
形回路（３）は雑音の小さいとき、第８図の入出力特性
を選択し、雑音が大きいとき、第９図の入出力特性を選
択して雑音除去効果を上げている。

また、雑音か大きいときの動画判定回路（９）における
定数（Ｑ）の値と雑音か小さいときの値か回しであると
、雑音を動画と判定してしまうので、上記定ａ（Ｑ）を
大きくする必要かある。

第５図はそのような誤判定をなくするために構成された
動画判定回路（９）の具体的な別の構成例を示すブロッ
ク図て、同図において、第２図と相違するのは、動画判
定回路（９）に入力端子（２２）を設けて、雑音検出回
路（２１）の出力信号によって定数発生回路（１３）の
出力を制御するようにした点である。

このように構成された動画判定回路（９）によれば、第
７図のように雑音が大きいときでも、動画と雑音を正し
く区別できる効果を有する。

また、上記実施例では、動画判定回路（９）で動画と判
定された場合、スイッチ回路（１０）によって非線形回
路（３）の出力信号に乗じる係数を可変して雑音低減効
果を「０」にしたか、スイッチ回路（１０）のかわりに
、雑音と判定された場合、係数ｒｌＪを乗し、動画と判
定された場合、係数Ｌ（０≦Ｌ＜１）を乗じる係数回路
を使用して、動画の場合の雑音低減効果を抑えるように
構成してもよい。

さらに、に記実施例では、動画判定回路（９）における
雑音と動画の判定をテレビジョン信号の一走査線上でお
こなっているか、第６図のごとく。

ｌライン遅延回路（２：ｌ）　、　（２４）を使って注
目の画素の上下゛の走査線でおこなっても、上記実施例
と同様の効果を奏する。

［発明の効果］ 以上のように、この発明によれば、雑音と動画を動画判
定回路により正しく判定するように構成したので、雑音
を十分に低減できると同時に、動画の場合は残像効果を
下げて、雑音低減効果を抑え、クリアて自然な画像か得
られる効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例による雑音低減回路の構成
を示すフロック図、第２図は動画判定回路の具体的な構
成例を示すブロック図、第３図は第２図の動作を説明す
るための絶対イ４出力信号とサンプル点の相関グラフ、
第４図はこの発明の他の実施例による雑音低減回路の構
成を示すブロック図、第５図および第６図は動画判定回
路の他の構成例を示すブロック図、第７図は第５図の動
作を説明するための絶対値出力信号とサンプル点の相関
グラフ、第８図および第９図は非線形回路の入出力特性
図、第１０図は従来の雑音低減回路の構成を示すフロッ
ク図、第１１図および第１２図はそれぞれ従来例の動作
を説明するための信号図である。 （２）・・・減算回路、（３）・・・非線形回路、（４
）・・・加算回路、（５）・・・ｌフレーム遅延回路、
（９）・・・動画判定回路、（１０）・・・スイッチ回
路。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）テレビジョン信号のフレーム相関を利用して雑音
   を低減するように構成された雑音低減回路において、雑
   音が低減された信号を自然数フレーム遅延するフレーム
   遅延回路と、上記フレーム遅延回路の出力信号と入力テ
   レビジョン信号との差分を演算する減算回路と、この減
   算回路の出力信号のレベルによつて変化する可変係数を
   上記減算回路の出力信号に乗じる非線形回路と、上記非
   線形回路の出力信号が所定の値以上に集中してあらわれ
   た場合に動画と判定する動画判定回路と、上記動画判定
   回路の出力信号に応じて上記非線形回路の出力信号に乗
   じる係数を可変する係数可変回路と、この係数可変回路
   の出力信号と上記入力テレビジョン信号とを加算する加
   算回路とを備え、上記動画判定回路が動画と判定した場
   合、係数可変回路の出力係数をそれ以外の場合の出力係
   数よりも小に可変するように構成したことを特徴とする
   雑音低減回路。