JPH02187995A - Ｅｅｐｒｏｍメモリ・セルのマトリクスに対する格子状パターンを持つ書込みプロセス及びこのプロセスを実施するための装置 - Google Patents
Ｅｅｐｒｏｍメモリ・セルのマトリクスに対する格子状パターンを持つ書込みプロセス及びこのプロセスを実施するための装置Info
- Publication number
- JPH02187995A JPH02187995A JP1297773A JP29777389A JPH02187995A JP H02187995 A JPH02187995 A JP H02187995A JP 1297773 A JP1297773 A JP 1297773A JP 29777389 A JP29777389 A JP 29777389A JP H02187995 A JPH02187995 A JP H02187995A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- write
- memory cells
- line
- carrying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 10
- 101100243951 Caenorhabditis elegans pie-1 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/34—Accessing multiple bits simultaneously
Landscapes
- Read Only Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＥＥＰＲＯＭメモリセルのマトリクスに対す
る格子状パターンを持つ書込みプロセスと、そしてその
プロセスを実施するための装置とに関する。
る格子状パターンを持つ書込みプロセスと、そしてその
プロセスを実施するための装置とに関する。
メモリマトリクスのビットにおいて書込まれる“０°゛
と“１”とが空間的に均一に交互して構成されている格
子状パターンは、しばしば、その書込みセツション中に
、何等かの型式の欠陥を検出するのに使用される。
と“１”とが空間的に均一に交互して構成されている格
子状パターンは、しばしば、その書込みセツション中に
、何等かの型式の欠陥を検出するのに使用される。
他の型式のパターンの場合におけるように、そこには、
使用されているマトリクスバイト（単一のインパルスで
書き込まれるセルのグループ）と同じ数の書込みすなわ
ちプログラミング・インパルスを必要とする。
使用されているマトリクスバイト（単一のインパルスで
書き込まれるセルのグループ）と同じ数の書込みすなわ
ちプログラミング・インパルスを必要とする。
ＥＥＰＲＯＭメモリセルの周知の特徴は、隣接せるセル
に記憶される各バイトを持ち、各車−のセルのプログラ
ミングに対しては、ＰＦのオーダの非常に小さい電流を
必要とすることである。
に記憶される各バイトを持ち、各車−のセルのプログラ
ミングに対しては、ＰＦのオーダの非常に小さい電流を
必要とすることである。
かくして、そこでは、同じ語（すなわち、いづれか１つ
のバイトに含まれるデータのグループ）を、単一の書込
みインパルスでもってすべてのセルに書込むことが可能
である。
のバイトに含まれるデータのグループ）を、単一の書込
みインパルスでもってすべてのセルに書込むことが可能
である。
しかしながら、格子状パターンの場合には、マトリクス
の１つのラインと次のものとの間における必要とされる
交替を前記単一のパルスでもって達成することはできな
い。
の１つのラインと次のものとの間における必要とされる
交替を前記単一のパルスでもって達成することはできな
い。
本発明の目的は、最小数の書込みインパルスでもって格
子状パターンの書込みの実行を可能にするＥＥＰＲＯＭ
メモリセルのマトリクスに対する書込みプロセスを達成
することにある。
子状パターンの書込みの実行を可能にするＥＥＰＲＯＭ
メモリセルのマトリクスに対する書込みプロセスを達成
することにある。
本発明によると、かかる目的は、１次のライン（奇数又
は偶数）のすべてのセルの書込みを実行する第１の書込
みインパルスと、そのマトリクスの２次のライン（偶数
又は奇数）のすべてのセルの書込みを実行する第２の書
込みインパルスとの使用を含むことを特徴とする書込み
プロセスによって達成される。
は偶数）のすべてのセルの書込みを実行する第１の書込
みインパルスと、そのマトリクスの２次のライン（偶数
又は奇数）のすべてのセルの書込みを実行する第２の書
込みインパルスとの使用を含むことを特徴とする書込み
プロセスによって達成される。
このように、格子状パターンにおいて、ＥＥＰＲＯＭメ
モリセルのマトリクスの書込みを実施するには、２つの
書込みインパルスで十分である。
モリセルのマトリクスの書込みを実施するには、２つの
書込みインパルスで十分である。
本発明の特徴は、添付図面を参照しての以下の詳細な記
載から一層明瞭に理解されよう。
載から一層明瞭に理解されよう。
第１図において、ＥＥＰＲＯＭマトリクスのメモリセル
１０は、各々が４ビツトを有し、奇数及び偶数ラインＲ
Ｄ及びＲＰにおいて且つコラムＣにおいて構成されたパ
イ目１に分割されている。
１０は、各々が４ビツトを有し、奇数及び偶数ラインＲ
Ｄ及びＲＰにおいて且つコラムＣにおいて構成されたパ
イ目１に分割されている。
格子状パターンの書込みのために、マトリクス１０には
、主として、奇数ラインＲＤに対する第１の複数のイン
パルス発生器すなわちラインデコーダ１２と、偶数ライ
ンＲＰに対する第２の複数のインパルス発生器すなわち
ラインデコーダ１３と、コラムＣに対する第３の複数の
インパルス発生器すなわちラインデコーダ１４と、イン
パルス発生器１２及び１３の動作を交互に切換えるため
のクロックＩ５とからなる書込み装置が与えられている
。
、主として、奇数ラインＲＤに対する第１の複数のイン
パルス発生器すなわちラインデコーダ１２と、偶数ライ
ンＲＰに対する第２の複数のインパルス発生器すなわち
ラインデコーダ１３と、コラムＣに対する第３の複数の
インパルス発生器すなわちラインデコーダ１４と、イン
パルス発生器１２及び１３の動作を交互に切換えるため
のクロックＩ５とからなる書込み装置が与えられている
。
上述したパターンについての書込みモード中、インパル
ス発生器１２はまず始めに、ＥＥＲＰＯＭマトリクスの
奇数ラインＲＤのすべてのバイトについての同時的書込
みのためにコラムＣ発生器と一緒に作動され、その後、
インパルス発生器１３は、その同じマトリクスの偶数ラ
インＲＰのすべてのバイトについての、交互するビット
パターンでもっての、同時的書込みのためにコラムＣ発
生器と一緒に作動される。かくして、全メモリについて
の書込みは、そうした２つのインパルスでもって行われ
る。
ス発生器１２はまず始めに、ＥＥＲＰＯＭマトリクスの
奇数ラインＲＤのすべてのバイトについての同時的書込
みのためにコラムＣ発生器と一緒に作動され、その後、
インパルス発生器１３は、その同じマトリクスの偶数ラ
インＲＰのすべてのバイトについての、交互するビット
パターンでもっての、同時的書込みのためにコラムＣ発
生器と一緒に作動される。かくして、全メモリについて
の書込みは、そうした２つのインパルスでもって行われ
る。
第２図には可能なライン発生器１２又は１３の例が示さ
れている。作動端子１６はＮ−チャンネルＭＯ５）ラン
ジスタ１７のゲートに接続され、そのソースは接地され
、そのドレインは、増幅器−インバータ２０と抵抗性の
Ｐ−チャンネルＭＯＳトランジスタ２１とからなるクラ
ンプ回路１９を通して、出力端子１８に接続されている
。そこにはまた、Ｐ−チャンネルＭＯＳトランジスタ２
２が設けられ、そのソースは電源のプラス側に接続され
、そのドレインは入力端子２４に接続されている。
れている。作動端子１６はＮ−チャンネルＭＯ５）ラン
ジスタ１７のゲートに接続され、そのソースは接地され
、そのドレインは、増幅器−インバータ２０と抵抗性の
Ｐ−チャンネルＭＯＳトランジスタ２１とからなるクラ
ンプ回路１９を通して、出力端子１８に接続されている
。そこにはまた、Ｐ−チャンネルＭＯＳトランジスタ２
２が設けられ、そのソースは電源のプラス側に接続され
、そのドレインは入力端子２４に接続されている。
トランジスタ２２の役割は、そのゲートに供給される適
当な指令を通して、入力端子２４を、その電源と同じ値
に前辺ってロードすることにある。
当な指令を通して、入力端子２４を、その電源と同じ値
に前辺ってロードすることにある。
正の信号がクロック１５により端子１６に印加されると
、トランジスタ１７が導通し始めて、クランプ回路１９
の入力を低いレベルに持ち込む。その結果、クランプ回
路１９の出力は、選ばれたラインのバイトの書込みを指
示するように、高いレベルになる。
、トランジスタ１７が導通し始めて、クランプ回路１９
の入力を低いレベルに持ち込む。その結果、クランプ回
路１９の出力は、選ばれたラインのバイトの書込みを指
示するように、高いレベルになる。
第１図は、ライン及びコラムにおいて配列されたバイト
へと分割されていて、そこに、本発明による格子状パタ
ーンでもって書込みプロセスを実施する装置が連動され
ているＥＥＰＲＯＭメモリセルのマトリクスを示す説明
図であり、第２図は、第１図の装置に含まれるライン書
込み信号発生器の１実施例を示す回路図である。 １０・・・マトリクス １２、１３．１４・・・インパルス発生器１５・・・ク
ロック ロ９」
へと分割されていて、そこに、本発明による格子状パタ
ーンでもって書込みプロセスを実施する装置が連動され
ているＥＥＰＲＯＭメモリセルのマトリクスを示す説明
図であり、第２図は、第１図の装置に含まれるライン書
込み信号発生器の１実施例を示す回路図である。 １０・・・マトリクス １２、１３．１４・・・インパルス発生器１５・・・ク
ロック ロ９」
Claims (1)
- 【特許請求の範囲】 １、ＥＥＰＲＯＭメモリセルのマトリクスに対する格子
状パターンを持つ書込みプロセスにおいて、マトリクス
（１０）の１次のライン（ＲＤ又はＲＰ）のすべてのセ
ルについての書込みを実行する第１の書込みパルスと、
前記マトリクスの２次のライン（ＲＰ又はＲＤ）のすべ
てのセルについての書込みを実行する第２の書込みパル
スの使用とを含んでいることを特徴とする書込みプロセ
ス。 ２、コラムを書込むためのインパルスの使用を含み、そ
のインパルスはラインを書込むためにも同時に使用され
ることを特徴とする請求項１記載の書込みプロセス。 ３、少なくとも１つの第１のラインインパルス発生器（
１２）と、少なくとも１つの第２のラインインパルス発
生器（１３）と、少なくとも１つの第３のコラムインパ
ルス発生器（１４）と、前記ラインインパルス発生器（
１２、１３）を交互に作動させるクロック（１５）を含
んでいることを特徴とする請求項１記載のプロセスを実
施するための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8822717A IT1227493B (it) | 1988-11-24 | 1988-11-24 | Procedimento di scrittura con distribuzione a scacchiera per matrice di celle di memoria eprom e dispositivo per l'attuazione del procedimento |
| IT22717A/88 | 1988-11-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02187995A true JPH02187995A (ja) | 1990-07-24 |
Family
ID=11199603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1297773A Pending JPH02187995A (ja) | 1988-11-24 | 1989-11-17 | Ｅｅｐｒｏｍメモリ・セルのマトリクスに対する格子状パターンを持つ書込みプロセス及びこのプロセスを実施するための装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0370558A3 (ja) |
| JP (1) | JPH02187995A (ja) |
| IT (1) | IT1227493B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005109441A1 (ja) * | 2004-05-11 | 2005-11-17 | Spansion Llc | 半導体装置および書き込み方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3276399D1 (en) * | 1982-09-22 | 1987-06-25 | Itt Ind Gmbh Deutsche | Electrically programmable memory matrix |
| JP2603205B2 (ja) * | 1987-03-16 | 1997-04-23 | シーメンス、アクチエンゲゼルシヤフト | 多段集積デコーダ装置 |
-
1988
- 1988-11-24 IT IT8822717A patent/IT1227493B/it active
-
1989
- 1989-11-13 EP EP19890202873 patent/EP0370558A3/en not_active Withdrawn
- 1989-11-17 JP JP1297773A patent/JPH02187995A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0370558A2 (en) | 1990-05-30 |
| IT1227493B (it) | 1991-04-12 |
| IT8822717A0 (it) | 1988-11-24 |
| EP0370558A3 (en) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970049545A (ko) | 프로그래머블 패리티 체킹 및 비교 회로 | |
| KR880014468A (ko) | 메모리 테스트 방법 및 장치 | |
| JPS6234293B2 (ja) | ||
| JP2003204001A5 (ja) | ||
| JP3237127B2 (ja) | ダイナミックランダムアクセスメモリ装置 | |
| JPH0349092A (ja) | 半導体集積回路メモリのためのテスト信号発生器およびテスト方法 | |
| KR100217267B1 (ko) | 병렬 테스트로 내부의 어드레스들을 제어하기 위한 스위칭 회로 를 가지는 반도체 메모리 장치 | |
| KR970023452A (ko) | 플래쉬 메모리 장치 | |
| JP6239078B1 (ja) | 半導体記憶装置および読出し方法 | |
| JP3549174B2 (ja) | メモリ試験装置 | |
| JPH04311897A (ja) | アドレスデコーダ及び半導体記憶装置 | |
| US4549283A (en) | Digital time delay circuit with high speed and large delay capacity | |
| US11587601B1 (en) | Apparatus and method for controlled transmitting of read pulse and write pulse in memory | |
| JPH02187995A (ja) | Ｅｅｐｒｏｍメモリ・セルのマトリクスに対する格子状パターンを持つ書込みプロセス及びこのプロセスを実施するための装置 | |
| US20020176294A1 (en) | Multi-bit parallel testing for memory devices | |
| JPH06215590A (ja) | フラッシュ消去型不揮発性メモリ | |
| US6519177B1 (en) | Circuits and methods for initializing memory cells | |
| JPH05342113A (ja) | 組み込み型システムのｒａｍの故障検出方法 | |
| JPS6132758B2 (ja) | ||
| JPS63117392A (ja) | メモリにアドレスする方法およびこの方法を応用したアドレスカウンタ | |
| KR970022700A (ko) | 비휘발성 메모리의 프로그램 장치 및 방법 | |
| JPH0810724B2 (ja) | ゲ−トアレイ及びメモリを有する半導体集積回路装置 | |
| SU970480A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU982084A1 (ru) | Запоминающее устройство с последовательным доступом | |
| SU803009A1 (ru) | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК |