JPH0218799B2 - - Google Patents

Info

Publication number
JPH0218799B2
JPH0218799B2 JP9145684A JP9145684A JPH0218799B2 JP H0218799 B2 JPH0218799 B2 JP H0218799B2 JP 9145684 A JP9145684 A JP 9145684A JP 9145684 A JP9145684 A JP 9145684A JP H0218799 B2 JPH0218799 B2 JP H0218799B2
Authority
JP
Japan
Prior art keywords
transmission
units
frames
buffer
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9145684A
Other languages
Japanese (ja)
Other versions
JPS60233996A (en
Inventor
Kazuhiko Ito
Shichiro Hayami
Eiji Minamitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9145684A priority Critical patent/JPS60233996A/en
Publication of JPS60233996A publication Critical patent/JPS60233996A/en
Publication of JPH0218799B2 publication Critical patent/JPH0218799B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は広範囲にわたつて長さの異なる加入者
線(伝送線路)を収容する構内交換システムにお
けるピンポン伝送を用いた回線終端回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a line termination circuit using ping-pong transmission in a private branch exchange system that accommodates subscriber lines (transmission lines) of widely varying lengths.

(2) 技術の背景 近年、構内交換システムにおいて、端末をデイ
ジタル化し構内交換機(以下PBX;Private
Branch Exchangeと称す)と端末間をデイジタ
ル伝送で接続することが行われるようになつてき
た。第1図はこのような交換システムの構成図で
あり、同図において、PBX1は複数のデイジタ
ル端末2を加入者線3を介して収容している。
PBX1内には各デイジタル端末2に対応した加
入者回路4と局線との呼接続をするネツトワーク
5があり、制御回路6により制御されている。デ
イジタル端末2は音声電話器7とデータ端末8を
収容していて、音声信号はデイジタル化して扱つ
ている。そしてデイジタル端末2と加入者回路4
とは、加入者線3を介し対向して両方に設けられ
た回線終端回路9及び9′により接続されている。
このような交換システムでは加入者線3は論理回
路の一部となつているため、一般に同時に両方向
に伝播することができない。したがつて、各方向
への伝送を時分割に行うピンポン伝送方式を用い
ている。
(2) Background of technology In recent years, terminals in private branch exchange systems have been digitized and private branch exchanges (hereinafter referred to as PBXs)
It has become common to connect branch exchanges (branch exchange) and terminals using digital transmission. FIG. 1 is a block diagram of such an exchange system, and in the figure, a PBX 1 accommodates a plurality of digital terminals 2 via subscriber lines 3.
The PBX 1 includes a network 5 for making call connections between the subscriber circuit 4 corresponding to each digital terminal 2 and the central office line, and is controlled by a control circuit 6. The digital terminal 2 accommodates a voice telephone 7 and a data terminal 8, and handles voice signals in the digital form. and digital terminal 2 and subscriber circuit 4
and are connected via the subscriber line 3 by line termination circuits 9 and 9' provided on both sides facing each other.
In such switching systems, the subscriber line 3 is part of the logic circuitry and therefore generally cannot propagate in both directions at the same time. Therefore, a ping-pong transmission method is used in which transmission in each direction is performed in a time-division manner.

(3) 従来技術と問題点 以下、ピンポン伝送方式における従来の回線終
端回路について述べる。
(3) Prior art and problems The conventional line termination circuit in the ping-pong transmission system will be described below.

第2図は従来の回線終端回路9のブロツク構成
図であり、同図において、回線終端回路9は、送
信データを一時蓄える送信バツフア10と、受信
データを一時蓄える受信バツフア11と、送信バ
ツフアから送信データを読出すクロツクを作成す
るタイミング回路12と、受信データを受信バツ
フアへ書込むクロツクを発生する位相同期発振器
(以下、PLO;Phase Locked Oscillatorと称す)
13と、加入者線3と送信バツフア10及び受信
バツフア11とを接続する2線4線変換部14と
から構成される。
FIG. 2 is a block diagram of a conventional line termination circuit 9. In the figure, the line termination circuit 9 includes a transmission buffer 10 for temporarily storing transmission data, a reception buffer 11 for temporarily storing reception data, and a transmission buffer 10 for temporarily storing transmission data. A timing circuit 12 that generates a clock for reading out transmission data, and a phase locked oscillator (hereinafter referred to as PLO) that generates a clock for writing reception data into a reception buffer.
13, and a 2-wire/4-wire converter 14 that connects the subscriber line 3 with the transmitting buffer 10 and the receiving buffer 11.

第3図は1フレーム単位に送受信する場合のタ
イムチヤートであり、同図において、aはネツト
ワークからの信号で15は他のデイジタル端末と
時分割に送られてくるデータ、bは短い加入者線
上の加入者回路側の信号、cは短い加入者線上の
デイジタル端末側の信号、dは長い加入者線上の
加入者回路側の信号、eは長い加入者線上のデイ
ジタル端末側の信号である。加入者線が短い場合
にはネツトワークからのデータ15は送信バツフ
ア10に蓄えられ、ガードタイムT1後に加入者
回路4から(16)、遅延時間T2後にデイジタル端
末2に受信される(17)。デイジタル端末2から
のデータは受信終了からガードタイムT3後に送
信され(18)、遅延時間T4後に加入者回路4に受
信され(19)、時間T5の余裕をもつて1フレーム
を終える。ここで、ガードタイムT1及びT3は送
信データと受信データとが加入者線上で衝突しな
いように設けられたものであり、加入者線3の長
さに関係なく一定時間割当でられる。しかし、加
入者線3が長い場合は遅延時間T2′及びT4′が長く
なるため、第3図d及びeのようにデイジタル端
末からの受信データ19と加入者回路からの送信
データ16が衝突してしまい、正常な送受信が不
可能となつてしまう。
Figure 3 is a time chart when transmitting and receiving in units of one frame. In the figure, a is a signal from the network, 15 is data sent on a time-sharing basis with other digital terminals, and b is a short subscriber signal. c is the signal on the subscriber circuit side on the short subscriber line, d is the signal on the subscriber circuit side on the long subscriber line, and e is the signal on the digital terminal side on the long subscriber line. . If the subscriber line is short, the data 15 from the network is stored in the transmission buffer 10 and is received from the subscriber circuit 4 after a guard time T 1 (16) and by the digital terminal 2 after a delay time T 2 (17). ). The data from the digital terminal 2 is transmitted after a guard time T 3 after the end of reception (18), and is received by the subscriber circuit 4 after a delay time T 4 (19), completing one frame with a margin of time T 5 . Here, the guard times T 1 and T 3 are provided to prevent transmission data and reception data from colliding on the subscriber line, and are assigned a fixed time regardless of the length of the subscriber line 3. However, if the subscriber line 3 is long, the delay times T 2 ′ and T 4 ′ become longer, so that the received data 19 from the digital terminal and the transmitted data 16 from the subscriber circuit are This will result in a collision, making normal transmission and reception impossible.

そこで、従来、加入者線が長い場合は第4図の
ようにaのネツトワークからの送信データ15を
b及びcのごとく2フレーム分まとめて送受信す
ることにより、ガードタイムT1及びT3と遅延時
間T2及びT4を2フレームにつき1ずつ省略する
ことなできるため、デイジタル端末からの受信デ
ータ19と加入者回路からの送信データ16が衝
突することがない。更に加入者線が長い場合は4
フレーム、あるいは8フレーム分を一度に送受信
することにより、送受信可能となる。
Conventionally, when the subscriber line is long, the guard times T1 and T3 are reduced by sending and receiving the transmission data 15 from the network a as two frames at a time, as shown in b and c, as shown in Figure 4. Since the delay times T 2 and T 4 can be omitted by one for every two frames, there is no collision between the received data 19 from the digital terminal and the transmitted data 16 from the subscriber circuit. 4 if the subscriber line is even longer
Transmission and reception is possible by transmitting and receiving frames or eight frames at a time.

そして、従来は一番長い加入者線に合わせて一
度に送受信するフレーム数nを決め、全ての回線
終端回路に適用していたため、加入者線が短く1
フレーム分ずつ送受信しても間に合う回線終端回
路では(n−1)フレーム分の送信バツフア及び
受信バツフアが余分になり、無駄となつてしまう
という欠点があつた。
In the past, the number of frames to be sent and received at one time was determined according to the longest subscriber line, and was applied to all line termination circuits.
A line termination circuit that can transmit and receive frames one by one has the disadvantage that the transmission and reception buffers for (n-1) frames become redundant and are wasted.

(4) 発明の目的 本発明の目的は上記従来の欠点を解決し、加入
者線の長短に対応し得る回線終端回路を提供する
ことにある。
(4) Object of the Invention The object of the present invention is to solve the above-mentioned conventional drawbacks and to provide a line termination circuit that can cope with the length of subscriber lines.

(5) 発明の構成 上記目的を構成するために本発明では、ピンポ
ン伝送方式を用いた回線終端回路において、1フ
レームを単位としたピンポン伝送を行う機能を有
する基本部と、1フレームを単位とした送受信と
n(nは2以上の整数)フレームを単位とした送
受信とを変換する機能及び少なくとも(n−1)
フレーム分の送受信データを蓄えるバツフアを有
する増設部とを設け、短い伝送線路に対する回線
終端回路には前記基本部のみを設け、長い伝送線
路に対する回線終端回路には前記基本部と前記増
設部の両方を設けている。
(5) Structure of the Invention In order to achieve the above object, the present invention includes a basic part having a function of performing ping-pong transmission in units of one frame, and a basic part having a function of performing ping-pong transmission in units of one frame, in a line termination circuit using a ping-pong transmission method. A function to convert between transmission and reception in units of n (n is an integer of 2 or more) frames and at least (n-1)
A line termination circuit for a short transmission line is provided with only the basic part, and a line termination circuit for a long transmission line includes both the basic part and the extension part. has been established.

(6) 発明の実施例 以下本発明の実施例について説明する。(6) Examples of the invention Examples of the present invention will be described below.

第5図は本発明実施例による回線終端回路のブ
ロツク構成図であり、同図において、20は基本
部、21は増設部、22及び27は1フレーム分
の送信バツフア、23及び28はタイミング回
路、24は2線4線変換部、25及び29は
PLO、26及び30は1フレーム分の受信バツ
フアを示す。
FIG. 5 is a block configuration diagram of a line termination circuit according to an embodiment of the present invention, in which 20 is a basic part, 21 is an extension part, 22 and 27 are transmission buffers for one frame, and 23 and 28 are timing circuits. , 24 is a 2-wire 4-wire converter, 25 and 29 are
PLO, 26 and 30 indicate reception buffers for one frame.

本発明の実施例では、1フレーム単位の送受信
で間に合う回線終端回路には基本部20のみを設
け、2フレーム単位の送受信を行なう回線終端回
路には基本部20と増設部21の両方を設ける。
In the embodiment of the present invention, only the basic section 20 is provided in a line termination circuit capable of transmitting/receiving in units of one frame, and both the basic section 20 and the extension section 21 are provided in a line termination circuit capable of transmitting/receiving in units of two frames.

増設部のみの場合、従来と同じように、ネツト
ワークからの送信データはネツトワークからのタ
イミングとクロツクにより送信バツフア22に書
き入まれ、タイミング回路23からの読出クロツ
クによつて1フレーム分ずつ読出され、2線4線
変換部を介して加入者線3へ送信され、加入者線
3からの受信データはPLO25からの書込クロ
ツクにより受信バツフアに書き込まれ、ネツトワ
ークからのタイミングとクロツクにより読出す。
In the case of only the expansion section, as in the past, data sent from the network is written into the sending buffer 22 using the timing and clock from the network, and read out one frame at a time using the read clock from the timing circuit 23. The received data from the subscriber line 3 is written to the reception buffer by the write clock from the PLO 25, and read by the timing and clock from the network. put out.

増設部を加えて2フレーム単位の送受信を行な
う場合、送信バツフア22から読出された送信デ
ータは2線4線変換部へ送らず増設部21へ送
る。増設部21内では、この送信データは送信バ
ツフア27に蓄積される。この書込クロツクと読
出クロツクは基本部20のタイミング回路23か
らのフレーム信号を入力した増設部21のタイミ
ング回路28により作成される。
When an extension section is added to perform transmission and reception in units of two frames, the transmission data read out from the transmission buffer 22 is sent to the extension section 21 instead of being sent to the 2-wire/4-wire conversion section. Within the expansion unit 21, this transmission data is accumulated in a transmission buffer 27. The write clock and read clock are created by the timing circuit 28 of the extension section 21 which receives the frame signal from the timing circuit 23 of the basic section 20.

送信バツフア27から読出された送信データは
基本部の2線4線変換部を介して加入者線3へ送
信される。加入者線3からの受信データは2線4
線変換部24を介して増設部21へ送られ、
PLO29により発生された書込クロツクにより
受信バツフアに書込まれる。この受信データはタ
イミング回路28からの読出クロツクにより読出
され基本部20へ送られ、PLO25により発生
された書込クロツクにより受信バツフアに書込ま
れる。
The transmission data read from the transmission buffer 27 is transmitted to the subscriber line 3 via the 2-wire/4-wire conversion section of the basic section. Received data from subscriber line 3 is sent to line 2 4
It is sent to the extension section 21 via the line conversion section 24,
The write clock generated by PLO 29 writes to the receive buffer. This received data is read out by the read clock from the timing circuit 28 and sent to the basic section 20, and written into the receive buffer by the write clock generated by the PLO 25.

次に2フレーム単位の送受信を行なう場合のタ
イミングについて述べる。
Next, the timing when transmitting and receiving data in units of two frames will be described.

第6図は本発明実施例による2フレーム単位の
送受信のタイムチヤートであり、同図において、
aは送信バツフア22からの出力、bは送信バツ
フア27からの出力、cは受信バツフア30への
入力、dは受信バツフア26への入力であり、3
1〜34は送信データ、35〜38は受信データ
をそれぞれ示す。
FIG. 6 is a time chart of transmission and reception in units of two frames according to the embodiment of the present invention, and in the same figure,
a is the output from the transmitting buffer 22, b is the output from the transmitting buffer 27, c is the input to the receiving buffer 30, d is the input to the receiving buffer 26, and 3
1 to 34 indicate transmission data, and 35 to 38 indicate reception data, respectively.

送信バツフア22からの1フレーム毎の送信デ
ータは2つ1組になり、初めの送信データ31は
送信バツフア27に蓄積され、次の送信データ3
2が来たときに送信される(33)。次の送信デー
タ32は初めの送信データ33が送信される際に
代わりに蓄積され、送信データ33が送信された
後に連続して送信される(34)。
The transmission data for each frame from the transmission buffer 22 is grouped in pairs, and the first transmission data 31 is stored in the transmission buffer 27, and the next transmission data 3 is stored in the transmission buffer 27.
Sent when 2 arrives (33). The next transmission data 32 is accumulated in place of the first transmission data 33 when it is transmitted, and is transmitted continuously after the transmission data 33 is transmitted (34).

加入者線3からの連続した受信データ35及び
36は順次受信バツフア30に蓄えられ、初めの
受信データ35は次の受信データ36が蓄えられ
る際に受信バツフア26へ送られる(37)。そし
て、1フレーム後次の受信データが受信バツフア
26へ送られる(38)。
Successive received data 35 and 36 from the subscriber line 3 are sequentially stored in the receiving buffer 30, and the first received data 35 is sent to the receiving buffer 26 when the next received data 36 is stored (37). Then, one frame later, the next received data is sent to the reception buffer 26 (38).

すなわち、2フレーム単位の送受信を行なう場
合は、1フレーム分の送信バツフア22と1フレ
ーム分の送信バツフア27を組にして2フレーム
分の送信バツフアとして使用し、1フレーム分の
受信バツフア30と1フレーム分の受信バツフア
26を組にして2フレーム分の受信バツフアとし
て使用し、増設部21にて1フレーム単位の送信
を2フレーム単位の送信に、2フレーム単位の受
信を1フレーム単位の受信に変換している。よつ
て基本部20は常に1フレーム単位の送受信をし
ている。
That is, when transmitting/receiving in units of two frames, the transmitting buffer 22 for one frame and the transmitting buffer 27 for one frame are used as a pair as the transmitting buffer for two frames, and the receiving buffer 30 and one for one frame are used as a pair. The reception buffer 26 for frames is combined and used as a reception buffer for 2 frames, and the extension unit 21 converts transmission in units of 1 frame to transmission in units of 2 frames, and reception in units of 2 frames to reception in units of 1 frame. is converting. Therefore, the basic unit 20 always transmits and receives one frame at a time.

このように、本発明の実施例では、1フレーム
単位の送受信を行なう回線終端回路には1フレー
ム単位の送受信を行なう機能をもつ基本部のみを
設け、2フレーム単位の送受信を行なう回線終端
回路には1フレーム分の送受信バツフアを有し1
フレーム単位の送受信と2フレーム単位の送受信
とを相互に変換する増設部も設けることにより、
加入者線の長さに対応した回線終端回路にするこ
とができ、送受信バツフアの無駄がなくなる。
As described above, in the embodiment of the present invention, the line termination circuit that transmits and receives in units of one frame is provided with only the basic part that has the function of transmitting and receiving in units of one frame, and the line termination circuit that transmits and receives in units of two frames is provided with only the basic part that has the function of transmitting and receiving in units of one frame. has a transmit/receive buffer for 1 frame and 1
By also providing an extension unit that mutually converts transmission/reception in frame units and transmission/reception in units of 2 frames,
The line termination circuit can be configured to correspond to the length of the subscriber line, eliminating wasted transmission and reception buffers.

(7) 発明の効果 以上のように本発明によれば、短い加入者線に
対する回線終端回路における余分な送信バツフア
を削減でき、回線当りのコストが安くなるという
多大な効果を有する。
(7) Effects of the Invention As described above, the present invention has the great effect of reducing unnecessary transmission buffer in the line termination circuit for short subscriber lines and reducing the cost per line.

尚、本発明の実施例では、増設部は2フレーム
単位の送受信用になつていたが、必要に応じて4
フレーム単位や8フレーム単位の送受信用の増設
部を設けてもよい。
In the embodiment of the present invention, the extension unit is for sending and receiving in units of 2 frames, but it can be used for sending and receiving 4 frames as needed.
An additional unit for transmission and reception in units of frames or units of 8 frames may be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が適用される交換システムの構
成図、第2図は従来の回線終端回路、第3図は1
フレーム単位の送受信のタイムチヤート、第4図
は従来の2フレーム単位の送受信のタイムチヤー
ト、第5図は本発明実施例による回線終端回路、
第6図は本発明実施例による2フレーム単位の送
受信のタイムチヤートである。 図面において、20は基本部、21は増設部、
22及び27は送信バツフア、23及び28はタ
イミング回路、24は2線4線変換部、26及び
30受信バツフアをそれぞれ示す。
Fig. 1 is a block diagram of a switching system to which the present invention is applied, Fig. 2 is a conventional line termination circuit, and Fig. 3 is a diagram of a switching system to which the present invention is applied.
A time chart of transmission and reception in units of frames, FIG. 4 is a time chart of conventional transmission and reception in units of two frames, and FIG. 5 is a line termination circuit according to an embodiment of the present invention.
FIG. 6 is a time chart of transmission and reception in units of two frames according to an embodiment of the present invention. In the drawing, 20 is the basic part, 21 is the expanded part,
22 and 27 are transmitting buffers, 23 and 28 are timing circuits, 24 is a 2-wire/4-wire converter, and 26 and 30 are receiving buffers, respectively.

Claims (1)

【特許請求の範囲】[Claims] 1 ピンポン伝送方式を用いた回線終端回路にお
いて、1フレームを単位としたピンポン伝送を行
う機能を有する基本部と、1フレームを単位とし
た送受信とn(nは2以上の整数)フレームを単
位とした送受信とを変換する機能及び少なくとも
(n−1)フレーム分の送受信データを蓄えるバ
ツフアを有する増設部とを設け、短い伝送線路に
対する回線終端回路には前記基本部のみを設け、
長い伝送線路に対する回線終端回路には前記基本
部と前記増設部の両方を設けることを特徴とする
ピンポン伝送方式を用いた回線終端回路。
1. In a line termination circuit using the ping-pong transmission method, there is a basic part that has the function of performing ping-pong transmission in units of one frame, transmission and reception in units of one frame, and units of n frames (n is an integer of 2 or more). an extension section having a function of converting between transmitted and received data and a buffer for storing at least (n-1) frames of transmitted and received data, and only the basic section is provided in a line termination circuit for a short transmission line;
A line termination circuit using a ping-pong transmission method, characterized in that a line termination circuit for a long transmission line is provided with both the basic part and the extension part.
JP9145684A 1984-05-07 1984-05-07 Line terminating circuit employing pingpong transmission system Granted JPS60233996A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9145684A JPS60233996A (en) 1984-05-07 1984-05-07 Line terminating circuit employing pingpong transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9145684A JPS60233996A (en) 1984-05-07 1984-05-07 Line terminating circuit employing pingpong transmission system

Publications (2)

Publication Number Publication Date
JPS60233996A JPS60233996A (en) 1985-11-20
JPH0218799B2 true JPH0218799B2 (en) 1990-04-26

Family

ID=14026866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9145684A Granted JPS60233996A (en) 1984-05-07 1984-05-07 Line terminating circuit employing pingpong transmission system

Country Status (1)

Country Link
JP (1) JPS60233996A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160837A (en) * 1986-01-10 1987-07-16 Nec Corp Sensor system
JP5273830B2 (en) * 2012-01-24 2013-08-28 Necインフロンティア株式会社 Transmission method, transmission apparatus, transmission program, and transmission system

Also Published As

Publication number Publication date
JPS60233996A (en) 1985-11-20

Similar Documents

Publication Publication Date Title
US4322843A (en) Control information communication arrangement for a time division switching system
US4280217A (en) Time division switching system control arrangement
US4296492A (en) Continuity verification arrangement
WO1985000262A1 (en) Control information communication arrangement for a time division switching system
JPS598120B2 (en) digital switching device
US4601029A (en) Communication switching system
US5309440A (en) ISDN user-network interface system
US4805171A (en) Unitary PCM rate converter and multiframe buffer
EP0428089A3 (en) Subscriber node of a digital data transmission system
JP3131863B2 (en) Data rate converter
US4472798A (en) Telecommunication path substitution arrangement
JPS60233996A (en) Line terminating circuit employing pingpong transmission system
WO1978000018A1 (en) A digital time division switching arrangement
CA2056827C (en) Modular communication system with allocatable bandwidth
JPH0828743B2 (en) Integrated bucket exchange method
JPS5853838B2 (en) Time division channel equipment
JP2654024B2 (en) Digital key telephone equipment
JP2752928B2 (en) DSU-terminal connection method for INS net 64
JP3066033B2 (en) Packet switch subscriber circuit
JPH0328626Y2 (en)
CA2241122A1 (en) Digital exchange
JPS5816799B2 (en) Time division channel control method
JPS6072500A (en) Telephone exchanger
JPS6339199B2 (en)
JPH02117240A (en) Voice information transmission system