JPH02188964A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02188964A JPH02188964A JP1008328A JP832889A JPH02188964A JP H02188964 A JPH02188964 A JP H02188964A JP 1008328 A JP1008328 A JP 1008328A JP 832889 A JP832889 A JP 832889A JP H02188964 A JPH02188964 A JP H02188964A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor device
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置およびその製造方法に係り、特に
ｐ型の化合物半導体層へのオーミックコンタクトの形成
に関する。
ｐ型の化合物半導体層へのオーミックコンタクトの形成
に関する。
異種の半導体材料を接合させ、ヘテロ接合を形成してな
るペテロ接合バイポーラトランジスタは、単一材料を用
いて作られるホモ接合バイポーラトランジスタと比べて
、高周波特性、スイッチング特性に優れ、マイクロ波用
トランジスタ、高１論理回路用トランジスタ、高速アナ
ログ回路用トランジスタとして極めて有望である。
るペテロ接合バイポーラトランジスタは、単一材料を用
いて作られるホモ接合バイポーラトランジスタと比べて
、高周波特性、スイッチング特性に優れ、マイクロ波用
トランジスタ、高１論理回路用トランジスタ、高速アナ
ログ回路用トランジスタとして極めて有望である。
しかしながら、良好な界面特性をもつヘテロ接合の形成
が困難であること、各層へのドーピング堡が綿密に制御
された多層薄膜の形成は極めて困難であることなどの製
造技術上の理由から、開発の進展は見られないままにな
っていた。
が困難であること、各層へのドーピング堡が綿密に制御
された多層薄膜の形成は極めて困難であることなどの製
造技術上の理由から、開発の進展は見られないままにな
っていた。
近年、分子線エピタキシー（ＭＢＣ）法、有機金属気相
成長（ＭＯＣＶＤ）法など優れたエピタキシー技術の発
展に伴い、超高速素子としてのへテロ接合バイポーラト
ランジスタが、再び注目されるようになってきている。
成長（ＭＯＣＶＤ）法など優れたエピタキシー技術の発
展に伴い、超高速素子としてのへテロ接合バイポーラト
ランジスタが、再び注目されるようになってきている。
このようなヘテロ接合バイポーラトランジスタは、その
−例として第３図に構造断面図を示すように、ノンドー
プのガリウムヒ素（ＧａＡｓ）基板１の表面に、ｎ ”
’ＧａＡｓ層２かうなるコレクタ領域と、ｐＧａＡｓ
層３からなるベース領域と、ｎ ＾１ＧａＡｓ層４から
なるエミッタ領域とＭＢＣ法により順次積層されてなる
もので、各領域の表面には夫々、コレクタ電極５、ベー
ス電極６、エミッタ電極７が形成されている。
−例として第３図に構造断面図を示すように、ノンドー
プのガリウムヒ素（ＧａＡｓ）基板１の表面に、ｎ ”
’ＧａＡｓ層２かうなるコレクタ領域と、ｐＧａＡｓ
層３からなるベース領域と、ｎ ＾１ＧａＡｓ層４から
なるエミッタ領域とＭＢＣ法により順次積層されてなる
もので、各領域の表面には夫々、コレクタ電極５、ベー
ス電極６、エミッタ電極７が形成されている。
このようなヘテロ接合バイポーラトランジスタにおいて
、ｐ ＧａＡｓ層３からなるベース領域への電極の形
成は、ｎｐｎ構造の化合物半導体基板のｎ層をエツチン
グして０１？Ｎ（Ｄ ＧａＡｓ層３）を露出させ、そ
の表面に金−亜鉛（ＡｕＺｎ）層等の金属層を蒸着させ
ることにより行われている。
、ｐ ＧａＡｓ層３からなるベース領域への電極の形
成は、ｎｐｎ構造の化合物半導体基板のｎ層をエツチン
グして０１？Ｎ（Ｄ ＧａＡｓ層３）を露出させ、そ
の表面に金−亜鉛（ＡｕＺｎ）層等の金属層を蒸着させ
ることにより行われている。
ところでｐｔＵの不純物ＨｒＵは、このトランジスタの
真性動作部分の性能を高くザる条件に設定され、その値
は約５ Ｘ １０−／ｃｍである。一方、ｐ型化合物半
導体へのオーミックコンタク１〜抵抗はｐ型のキャリア
濃度が高いほど低くなり、１×１０ Ωｃｉ程度のオー
ミックコンタクト抵抗を得るためには、１×１０２０／
１７以上の不純物濃度のｐ層が必要である。
真性動作部分の性能を高くザる条件に設定され、その値
は約５ Ｘ １０−／ｃｍである。一方、ｐ型化合物半
導体へのオーミックコンタク１〜抵抗はｐ型のキャリア
濃度が高いほど低くなり、１×１０ Ωｃｉ程度のオー
ミックコンタクト抵抗を得るためには、１×１０２０／
１７以上の不純物濃度のｐ層が必要である。
また、同じくトランジスタの真性動作部分の性能を高く
する目的からｐ型化合物半導体は例えばｐ型（ｉａＡｓ
ではなく、ｐ型Ｇａ＾ＩＡｓを用いることが多いが、ｐ
望ＧａＡ ＩＡｓはＡｕｚｎ層に対するオーミックコン
タクト抵抗がｐ型ＧａＡｓに比べて高い場合が多い。
する目的からｐ型化合物半導体は例えばｐ型（ｉａＡｓ
ではなく、ｐ型Ｇａ＾ＩＡｓを用いることが多いが、ｐ
望ＧａＡ ＩＡｓはＡｕｚｎ層に対するオーミックコン
タクト抵抗がｐ型ＧａＡｓに比べて高い場合が多い。
この２つの理由のため、従来のへテロ接合バイポーラト
ランジスタにおいてはベース領域にコンタクトするため
の電極はコンタクト抵抗を低減することが出来ず、動作
の高速化を阻む大きな原因の１つとなっていた。
ランジスタにおいてはベース領域にコンタクトするため
の電極はコンタクト抵抗を低減することが出来ず、動作
の高速化を阻む大きな原因の１つとなっていた。
これは、ヘテロ接合バイポーラトランジスタのみならず
、ｐ型化合物半導体への電極形成を含む化合物半導体装
置全般における高速性等の性能の向上を阻む要因となっ
ていた。
、ｐ型化合物半導体への電極形成を含む化合物半導体装
置全般における高速性等の性能の向上を阻む要因となっ
ていた。
すなわち、このような化合物半導体装置の高速性は、半
導体装置の真性動作部分の性能と、それに付随する寄生
容量・寄生抵抗の大小により決まる。特にｎｌ）ｎ４Ｍ
造のバイポーラトランジスタの場合、ｐ型ベースの外部
ベースの大小が、顕著に高速性を左右する。ところで、
外部ベース抵抗は、ベース電極のシート抵抗と、ベース
電極取り出しのオーミックコンタクト抵抗の２つの成分
からなる。このため、真性動作部分の性能を良好に維持
しつつ、オーミックコンタクト抵抗を低減することので
きる電極形成が強く望まれていた。
導体装置の真性動作部分の性能と、それに付随する寄生
容量・寄生抵抗の大小により決まる。特にｎｌ）ｎ４Ｍ
造のバイポーラトランジスタの場合、ｐ型ベースの外部
ベースの大小が、顕著に高速性を左右する。ところで、
外部ベース抵抗は、ベース電極のシート抵抗と、ベース
電極取り出しのオーミックコンタクト抵抗の２つの成分
からなる。このため、真性動作部分の性能を良好に維持
しつつ、オーミックコンタクト抵抗を低減することので
きる電極形成が強く望まれていた。
（発明が解決しようとする課題）
このように従来のｎｐｎｌｉ造の化合物半導体装置にお
いては、真性動作部分の性能を良好に維持しつつ、オー
ミックコンタクト抵抗の低いコンタクト形成を行うこと
ができなかった。
いては、真性動作部分の性能を良好に維持しつつ、オー
ミックコンタクト抵抗の低いコンタクト形成を行うこと
ができなかった。
本発明は、前記実情に鑑みてなされたもので、ｎｐｎ描
造の化合物半導体装置において、真性動作部分の性能を
良好に維持しつつ、オーミックコンタクト抵抗を低減す
ることのできるｐ層への電極形成方法を提供することを
目的とする。
造の化合物半導体装置において、真性動作部分の性能を
良好に維持しつつ、オーミックコンタクト抵抗を低減す
ることのできるｐ層への電極形成方法を提供することを
目的とする。
また、本発明は、ｎｐｎ構造の化合物半導体装置を微細
化することを目的とする。
化することを目的とする。
（発明の構成）
（課題を解決するための手段）
そこで本発明の方法では、ｎｐｎＨ造の化合物半導体領
域を含む基板表面に、高融点金属層からなるパターンを
形成し、このパターンをマスクとして該基板表面をエツ
チングし、ｐ層を露呈せしめ、さらにこのパターンをマ
スクとして該ｐ層表面に所望の濃度のオーミックコンタ
クト用１層をエピタキシャル成長法により選択的に成長
せしめ、このｐ層表面に金属電極を形成するようにして
いる。
域を含む基板表面に、高融点金属層からなるパターンを
形成し、このパターンをマスクとして該基板表面をエツ
チングし、ｐ層を露呈せしめ、さらにこのパターンをマ
スクとして該ｐ層表面に所望の濃度のオーミックコンタ
クト用１層をエピタキシャル成長法により選択的に成長
せしめ、このｐ層表面に金属電極を形成するようにして
いる。
また、本発明の半導体装置では、上記方法においてｐ層
表面に形成された金属電極を第１の電極とすると共にエ
ピタキシセル成長のマスクとして用いた高融点金属パタ
ーンを第２の電極として用いるようにしている。
表面に形成された金属電極を第１の電極とすると共にエ
ピタキシセル成長のマスクとして用いた高融点金属パタ
ーンを第２の電極として用いるようにしている。
〈作用）
上記構成によれば、ｐ層へのオーミックコンタクトの形
成は、９層上にエピタキシセル成長せしめられた所望の
く高い）キセリア濃度を有し、低抵抗のオーミックコン
タクトを得る上で都合のよい種類のコンタクト用ρ型化
合物半導体層上になされるため、従来の技術では不可能
であった１Ｘ＝７ １ｏ Ｑｃ１１程度のオーミンクコンタクト抵抗を得る
ことが可能となる。
成は、９層上にエピタキシセル成長せしめられた所望の
く高い）キセリア濃度を有し、低抵抗のオーミックコン
タクトを得る上で都合のよい種類のコンタクト用ρ型化
合物半導体層上になされるため、従来の技術では不可能
であった１Ｘ＝７ １ｏ Ｑｃ１１程度のオーミンクコンタクト抵抗を得る
ことが可能となる。
また、高融点金属＋１膜をマスクとしてエピタキシャル
成長がなされるため、エピタキシセル成長工程中の鳥淘
条件下においても、高融点金属薄膜は化合物半導体と反
応をおこしたりすることもなく、安定に維持される。こ
のため、この高融点金属＋１膜はｎ層の取り出し電極と
してそのまま使用することができる。
成長がなされるため、エピタキシセル成長工程中の鳥淘
条件下においても、高融点金属薄膜は化合物半導体と反
応をおこしたりすることもなく、安定に維持される。こ
のため、この高融点金属＋１膜はｎ層の取り出し電極と
してそのまま使用することができる。
さらに、この装置によれば、エピタキシャル成長層は該
高融点薄膜をマスクとして選択的に形成されるため、こ
のエピタキシャル成長層上に形成される電極と該高融点
金属薄膜からなる電極とは自己整合的に近接して形成さ
れることになる。このため、該該高融点Ｕ膜電極から該
エピタキシャル成長層上の電極にいたるまでのｐ層のシ
ート抵抗に起因する寄生抵抗を低減することができ、そ
の結果化合物半導体装置の高速性を十分に引き出すこと
ができる。
高融点薄膜をマスクとして選択的に形成されるため、こ
のエピタキシャル成長層上に形成される電極と該高融点
金属薄膜からなる電極とは自己整合的に近接して形成さ
れることになる。このため、該該高融点Ｕ膜電極から該
エピタキシャル成長層上の電極にいたるまでのｐ層のシ
ート抵抗に起因する寄生抵抗を低減することができ、そ
の結果化合物半導体装置の高速性を十分に引き出すこと
ができる。
このように、コンタクト抵抗を低減すると共にコンタク
トにいたるｐ層の長さを短縮化することによりシート抵
抗に起因する寄生抵抗の低減をはかることが可能となる
。
トにいたるｐ層の長さを短縮化することによりシート抵
抗に起因する寄生抵抗の低減をはかることが可能となる
。
（実施例〉
以下、本発明の実施例について、図面を参照しつつ＃￥
綱に説明する。
綱に説明する。
第１図は、本発明実施例のへテロ接合バイポーラトラン
ジスタ（ＨＢＴ）を示す図、第２図（ａ）乃至第２図（
ｈ）は、本発明の方法を一実施例のへテロ接合バイポー
ラトランジスタの１１に適用した場合の製造工程図であ
る。
ジスタ（ＨＢＴ）を示す図、第２図（ａ）乃至第２図（
ｈ）は、本発明の方法を一実施例のへテロ接合バイポー
ラトランジスタの１１に適用した場合の製造工程図であ
る。
この１１８ Ｔは、第１図に示すように、第３図に示し
た従来例のＨＢＴと同様に構成され、ベース領域を構成
する。−ＧａＡｌＡｓ層へのオーミックコンタクトの形
成を、窒化タングステン＜１４Ｎｘ）層７をマスクとし
てエピタキシャル成長せしめた高濃度のＺｎドープのｐ
−ＧａＡｓ１ｉｌを介して＾１Ｊ２ｒ１層１０（ベース
電極）によっておこなうと共に該窒化タングステン（１
４Ｎｘ）層７をそのままエミッタ電極として用いるよう
にしたことを特徴としている。
た従来例のＨＢＴと同様に構成され、ベース領域を構成
する。−ＧａＡｌＡｓ層へのオーミックコンタクトの形
成を、窒化タングステン＜１４Ｎｘ）層７をマスクとし
てエピタキシャル成長せしめた高濃度のＺｎドープのｐ
−ＧａＡｓ１ｉｌを介して＾１Ｊ２ｒ１層１０（ベース
電極）によっておこなうと共に該窒化タングステン（１
４Ｎｘ）層７をそのままエミッタ電極として用いるよう
にしたことを特徴としている。
すなわち、まず、第２図［ａ）に示すように、クロムド
ープのｎ型ＧａＡｓ基板１の表面にＭＢＥ法により、高
濃度のシリコンドープのｎ”ＧａＡｓ層２、コレクタ層
を構成するシリコンドープのｎ ＧａＡｓ層３、ベース
同を構成するベリリウムドープのｐ＋ＡｌＧａＡｓ１１
４ （ベリリウム濃度ｌＸ１０”／ｃｉ）、エミツタ層
を構成するシリコンドープのｎ＾１ＧａＡｓ囮５、高濃
度のシリコンドープのｎ＋ＩｎＧａＡｓ層６とを順次堆
積する。
ープのｎ型ＧａＡｓ基板１の表面にＭＢＥ法により、高
濃度のシリコンドープのｎ”ＧａＡｓ層２、コレクタ層
を構成するシリコンドープのｎ ＧａＡｓ層３、ベース
同を構成するベリリウムドープのｐ＋ＡｌＧａＡｓ１１
４ （ベリリウム濃度ｌＸ１０”／ｃｉ）、エミツタ層
を構成するシリコンドープのｎ＾１ＧａＡｓ囮５、高濃
度のシリコンドープのｎ＋ＩｎＧａＡｓ層６とを順次堆
積する。
この後、第２図（ｂ）に示すように、さらに反応性スパ
ッタ蒸着法により膜厚１５０〇への窒化タングステン（
ＷＮｘ）ＩＷ７を堆積する。
ッタ蒸着法により膜厚１５０〇への窒化タングステン（
ＷＮｘ）ＩＷ７を堆積する。
そして、第２図（Ｃ）に示すように、レジスト膜塗布俊
このレジスト膜をホトリソグラフィー法によりバターニ
ングし、レジストパターン８を形成する。そしてこのレ
ジストパターン８をマスクどして反応性イオンエツチン
グにより窒化タングステン層７をバターニングする。
このレジスト膜をホトリソグラフィー法によりバターニ
ングし、レジストパターン８を形成する。そしてこのレ
ジストパターン８をマスクどして反応性イオンエツチン
グにより窒化タングステン層７をバターニングする。
次いで、第２図（ｄ）に示すように、この窒化タングス
テン層７をマスクとして、過酸化水素水とリン酸の混合
液をエッヂヤントとしてエツチングを行い、高濃度のシ
リコンドープのｎ” ＩｎＧａＡｓｆｆｆ１６、エミツ
タ層を構成するシリコンドープのｎ＾ｌＧａＡｓ１ｌ
５を順次選択的に除去する。このとき、ややオーバーエ
ツチング気味となるようにエツチング時間を長くし、サ
イドエッチを生じさせるようにする。
テン層７をマスクとして、過酸化水素水とリン酸の混合
液をエッヂヤントとしてエツチングを行い、高濃度のシ
リコンドープのｎ” ＩｎＧａＡｓｆｆｆ１６、エミツ
タ層を構成するシリコンドープのｎ＾ｌＧａＡｓ１ｌ
５を順次選択的に除去する。このとき、ややオーバーエ
ツチング気味となるようにエツチング時間を長くし、サ
イドエッチを生じさせるようにする。
この後、第２図（ｅ）に示すように、プラズマＣＶＤ法
により膜１５０００への酸化シリコン膜を堆積した後、
異方性エンチングによりエツチングし、Ｓ （ＡｕＧｅ
／＾Ｕ）合金薄膜からなるエミッタ電極７を形成したの
ち、フォトリソ法によりエミッタ電極７およびｎ Ａ
ｌＧａＡｓ層４を順次、バターニングし、さらに高濃度
のシリコンドープのｎ″ＩｎＧａＡｓＩｎＧａＡｓ層６
構成するシリコンドープのｎ ＡＩＧａＡｓｆｌ ５の
側壁のオーバーエツチング部分を酸化シリコンＩＦＪ９
で被覆する。
により膜１５０００への酸化シリコン膜を堆積した後、
異方性エンチングによりエツチングし、Ｓ （ＡｕＧｅ
／＾Ｕ）合金薄膜からなるエミッタ電極７を形成したの
ち、フォトリソ法によりエミッタ電極７およびｎ Ａ
ｌＧａＡｓ層４を順次、バターニングし、さらに高濃度
のシリコンドープのｎ″ＩｎＧａＡｓＩｎＧａＡｓ層６
構成するシリコンドープのｎ ＡＩＧａＡｓｆｌ ５の
側壁のオーバーエツチング部分を酸化シリコンＩＦＪ９
で被覆する。
さらに、第２図（ｆ）に示すように、ＭＯＣＶＤ（有門
金属化学気相成長法）により、５Ｘ１０”／ｃＩ！の亜
鉛ドープのＧａＡｓ層１０をエピタキシャル成長せしめ
る。このとき、この亜鉛ドープのＧａＡｓ層１０は、ベ
ース層を構成するベリリウムドープのｐ ” ＡＩＧａ
ＡＳＩｉｆｌ ４上にのみ成長し、窒化タングステン膜
７上および酸化シリコン膜９上には成長しない。
金属化学気相成長法）により、５Ｘ１０”／ｃＩ！の亜
鉛ドープのＧａＡｓ層１０をエピタキシャル成長せしめ
る。このとき、この亜鉛ドープのＧａＡｓ層１０は、ベ
ース層を構成するベリリウムドープのｐ ” ＡＩＧａ
ＡＳＩｉｆｌ ４上にのみ成長し、窒化タングステン膜
７上および酸化シリコン膜９上には成長しない。
この後、第２図（ｇ）に示すように、素子間分離および
外部ベース／コレクタ絶縁のためのポロン注入層１１お
よびプロトン注入層１２を形成する。
外部ベース／コレクタ絶縁のためのポロン注入層１１お
よびプロトン注入層１２を形成する。
そして、第２図（ｈ）に示すように、ＣＶＤ法により、
リフトオフのスペーサとしての酸化シリコン膜１３を形
成し、さらにレジストパターン（図示せず）を形成して
、コンタクト孔を形成した後、このレジストパターンを
残したまま、この上層に＾ｕ−１ｎ層を蒸着し、リフト
オフ法によって該＾ｕ−２ｎ層をバターニングし、３６
０℃４０秒のアロイ工程を経てベース電極１４を形成す
る。
リフトオフのスペーサとしての酸化シリコン膜１３を形
成し、さらにレジストパターン（図示せず）を形成して
、コンタクト孔を形成した後、このレジストパターンを
残したまま、この上層に＾ｕ−１ｎ層を蒸着し、リフト
オフ法によって該＾ｕ−２ｎ層をバターニングし、３６
０℃４０秒のアロイ工程を経てベース電極１４を形成す
る。
さらに、第２図ｍに示すように、リフトオフのスペーサ
としての酸化シリコン膜１３を除去し、フォトリソ法に
よりレジストパターンを形成し、これをマスクとして、
過酸化水素水とリン酸との混合液をエッチャントとして
ウェットエツチングを行い、亜鉛ドープのＧａＡｓ層１
０を選択的に除去し、コレクタ電極１６を形成すべき高
濃度のシリコンドープのｎ”ＧａＡｓ層２の頭だしがな
される。
としての酸化シリコン膜１３を除去し、フォトリソ法に
よりレジストパターンを形成し、これをマスクとして、
過酸化水素水とリン酸との混合液をエッチャントとして
ウェットエツチングを行い、亜鉛ドープのＧａＡｓ層１
０を選択的に除去し、コレクタ電極１６を形成すべき高
濃度のシリコンドープのｎ”ＧａＡｓ層２の頭だしがな
される。
また、これと同時に萌述したボロン・プロトンのイオン
注入工程で殺し切れない程度のキャリアを有する素子間
の高濃度の亜鉛ドープのＧａＡｓ層１０が除去される。
注入工程で殺し切れない程度のキャリアを有する素子間
の高濃度の亜鉛ドープのＧａＡｓ層１０が除去される。
さらに、第２図（ｊ）に示すように、リフトオフのスペ
ーサとしての酸化シリコン膜１５を堆積したのちフォト
リソ法によりレジストパターンを形成し、該酸化シリコ
ン躾１５をパターニングした後、レジストパターンを残
したままＡｕ−Ｇｅ層を蒸着し、リフトオフ法によって
該＾ｕ−Ｇｅ層をパターニングし、３６０″０４０秒の
アロイ工程を経てコレクタ電極１６を形成する。
ーサとしての酸化シリコン膜１５を堆積したのちフォト
リソ法によりレジストパターンを形成し、該酸化シリコ
ン躾１５をパターニングした後、レジストパターンを残
したままＡｕ−Ｇｅ層を蒸着し、リフトオフ法によって
該＾ｕ−Ｇｅ層をパターニングし、３６０″０４０秒の
アロイ工程を経てコレクタ電極１６を形成する。
このようにして形成されたＨＢＴによれば、ベリリウム
ドープのｐ″ＡｌＧａＡｓ層であるベース領域４へのオ
ーミックコンタクトの形成は、該ｐ＋＾ｌＧａＡｓ層上
にエピタキシャル成長せしめられた高いキャリア濃度（
５Ｘ １０１９／ｃｔｒｌ＞を有し、低抵抗のオーミッ
クコンタクトを得る上で都合のよい亜鉛ドープのＧａＡ
ｓ１ｌ １０上になされるため、従来の技術では不可能
であった１Ｘ１００−程度のオーミックコンタクト抵抗
を得ることが可能となる。
ドープのｐ″ＡｌＧａＡｓ層であるベース領域４へのオ
ーミックコンタクトの形成は、該ｐ＋＾ｌＧａＡｓ層上
にエピタキシャル成長せしめられた高いキャリア濃度（
５Ｘ １０１９／ｃｔｒｌ＞を有し、低抵抗のオーミッ
クコンタクトを得る上で都合のよい亜鉛ドープのＧａＡ
ｓ１ｌ １０上になされるため、従来の技術では不可能
であった１Ｘ１００−程度のオーミックコンタクト抵抗
を得ることが可能となる。
また、高融点金属薄膜である窒化タングステン膜７をマ
スクとしてエピタキシャル成長がなされるため、エピタ
キシシル成長工程中の高温条件下においても、窒化タン
グステン膜７は化合物半導体と反応をおこしたりするこ
ともなく、安定に維持される。このため、この窒化タン
グステン膜７はエミツタ層の取り出し電極としてそのま
ま使用することができる。
スクとしてエピタキシャル成長がなされるため、エピタ
キシシル成長工程中の高温条件下においても、窒化タン
グステン膜７は化合物半導体と反応をおこしたりするこ
ともなく、安定に維持される。このため、この窒化タン
グステン膜７はエミツタ層の取り出し電極としてそのま
ま使用することができる。
さらに、エピタキシャル成長層はこの窒化タングステン
Ｗ１７をマスクとして選択的に形成されるため、このエ
ピタキシャル成長層上に形成される電極と窒化タングス
テン膜７からなるエミッタ電極とは自己整合的に近接し
て形成されることになる。このため、該エミッタ電極７
から該エピタキシャル成長層上のベース電極１４にいた
るまでのベース１Ｊｉｌａ！を構成するｐＧａＡＩ＾Ｓ
囮のシート抵抗に起因する奇生抵抗を低減することがで
き、その結果Ｈ［３Ｔの高速性を十分に引き出すことが
できる。
Ｗ１７をマスクとして選択的に形成されるため、このエ
ピタキシャル成長層上に形成される電極と窒化タングス
テン膜７からなるエミッタ電極とは自己整合的に近接し
て形成されることになる。このため、該エミッタ電極７
から該エピタキシャル成長層上のベース電極１４にいた
るまでのベース１Ｊｉｌａ！を構成するｐＧａＡＩ＾Ｓ
囮のシート抵抗に起因する奇生抵抗を低減することがで
き、その結果Ｈ［３Ｔの高速性を十分に引き出すことが
できる。
この構造では、外部ベース抵抗が従来に比べ約１／１０
〜１／１００と低くなる。
〜１／１００と低くなる。
また、ＨＢＴの最大発振周波数ｆ は、従来ＨＡＸ
１００ＧＨｚ４！ｉ！度であったのに対し、１５０Ｇｌ
−１２程度に向上する。
−１２程度に向上する。
なお、前記実施例では、ヘテロ接合バイポーラトランジ
スタにつりで説明したが、ヘテロ接合バイポーラトラン
ジスタに限定されることなく、他のｐ型の化合物半導体
層へのコンタクトの形成にも適用可能である。
スタにつりで説明したが、ヘテロ接合バイポーラトラン
ジスタに限定されることなく、他のｐ型の化合物半導体
層へのコンタクトの形成にも適用可能である。
（発明の効果）
以上説明してきたように、本発明によれば、化含吻半尋
体へのオーミックコンタクトの形成に際し、ｎｐｎ構造
の化合物半導体領域を含む基板表面に、高融点金属層パ
ターンを形成し、このパターンをマスクとして該基板表
面をエツチングし、ｐｌＨを露呈せしめ、さらにこのパ
ターンをマスクとして該ｐ層表面に所望の濃度のオーミ
ックコンタクト用０層を工ごタキシＶル成長法により選
択的に成長せしめ、このｐ同表面に金ｌｉ１電極を形成
するようにしているため、従来の技術では不可能であっ
た１ｘ１０ Ωｄ程度のオーミックコンタクトを得るこ
とが可能となる。
体へのオーミックコンタクトの形成に際し、ｎｐｎ構造
の化合物半導体領域を含む基板表面に、高融点金属層パ
ターンを形成し、このパターンをマスクとして該基板表
面をエツチングし、ｐｌＨを露呈せしめ、さらにこのパ
ターンをマスクとして該ｐ層表面に所望の濃度のオーミ
ックコンタクト用０層を工ごタキシＶル成長法により選
択的に成長せしめ、このｐ同表面に金ｌｉ１電極を形成
するようにしているため、従来の技術では不可能であっ
た１ｘ１０ Ωｄ程度のオーミックコンタクトを得るこ
とが可能となる。
また、本発明では、この方法においてｐ層表面に形成し
た金属電極を第１の電極とすると共にエピタキシャル成
長のマスクとして用いた＾融点金属層パターンを第２の
電極として機能せしめるようにしているため、第１及び
第２６電極が自己整合的に形成され、素子の微細化をは
かることが可能となる。
た金属電極を第１の電極とすると共にエピタキシャル成
長のマスクとして用いた＾融点金属層パターンを第２の
電極として機能せしめるようにしているため、第１及び
第２６電極が自己整合的に形成され、素子の微細化をは
かることが可能となる。
第１図は本発明実施例のＨＢ Ｔを示す図、第２図（ａ
）乃至第２図（ｊ）は本発明実施例の１−ＩＢＴの製造
工程を示す図、第３図は従来例のＨＢＴを示す図である
。 １・・・ノンドープのガリウムヒ素（ＧａＡｓ ）基板
、２−ｎ ” ＧａＡｓ層（コレクタ領域） 、３・Ｄ
−ＧａＡｓ層（ベース領域）、４・・・ｎ ＾１ＧａＡ
ｓ層（エミッタ領域）、５・・・コレクタ電極、６・・
・ベース電極、６ａ・・・ｐｔ層、６ｂ・・・２ｎ層、
６Ｃ・・・−ＮＸ層、７・・・エミッタ電極。 第１図 第２図（での１） 第２図 （ｔ’の２） 第 図（ｆの４） 第 ２図（ｔの３） 第２図（その５）
）乃至第２図（ｊ）は本発明実施例の１−ＩＢＴの製造
工程を示す図、第３図は従来例のＨＢＴを示す図である
。 １・・・ノンドープのガリウムヒ素（ＧａＡｓ ）基板
、２−ｎ ” ＧａＡｓ層（コレクタ領域） 、３・Ｄ
−ＧａＡｓ層（ベース領域）、４・・・ｎ ＾１ＧａＡ
ｓ層（エミッタ領域）、５・・・コレクタ電極、６・・
・ベース電極、６ａ・・・ｐｔ層、６ｂ・・・２ｎ層、
６Ｃ・・・−ＮＸ層、７・・・エミッタ電極。 第１図 第２図（での１） 第２図 （ｔ’の２） 第 図（ｆの４） 第 ２図（ｔの３） 第２図（その５）
Claims (2)
- （１）ｎｐｎ構造の化合物半導体領域を含む基板表面の
一部に露呈せしめられたｐ層表面に第１の電極を有する
と共にｎ層表面に第２の電極を有してなる半導体装置に
おいて、 前記第１の電極はｎ層表面に形成された高 融点金属層パターンをマスクとしてエピタキシャル成長
せしめられた所望の濃度のオーミックコンタクト用ｐ層
と該ｐ層表面に形成された導体層とからなり、 前記第２の電極は該高融点金属層パターン であることを特徴とする半導体装置。 - （２）ｎｐｎ構造の化合物半導体領域を含む基板表面に
、高融点金属層パターンを形成する高融点金属層パター
ン形成工程と、 このパターンをマスクとして該基板表面をエッチングし
、ｐ層を露呈せしめる露出工程と、さらにこのパターン
をマスクとして該ｐ層表面に所望の濃度のオーミックコ
ンタクト用ｐ層をエピタキシャル成長法により選択的に
成長せしめるエピタキシャル成長工程と、 このｐ層表面に金属電極を形成する金属電極形成工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008328A JP2714096B2 (ja) | 1989-01-17 | 1989-01-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008328A JP2714096B2 (ja) | 1989-01-17 | 1989-01-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02188964A true JPH02188964A (ja) | 1990-07-25 |
| JP2714096B2 JP2714096B2 (ja) | 1998-02-16 |
Family
ID=11690118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1008328A Expired - Fee Related JP2714096B2 (ja) | 1989-01-17 | 1989-01-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2714096B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188629A (ja) * | 1990-11-19 | 1992-07-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US5212103A (en) * | 1989-05-11 | 1993-05-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making a heterojunction bipolar transistor |
| US5340755A (en) * | 1989-09-08 | 1994-08-23 | Siemens Aktiegensellschaft | Method of making planar heterobipolar transistor having trenched isolation of the collector terminal |
-
1989
- 1989-01-17 JP JP1008328A patent/JP2714096B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212103A (en) * | 1989-05-11 | 1993-05-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making a heterojunction bipolar transistor |
| US5340755A (en) * | 1989-09-08 | 1994-08-23 | Siemens Aktiegensellschaft | Method of making planar heterobipolar transistor having trenched isolation of the collector terminal |
| JPH04188629A (ja) * | 1990-11-19 | 1992-07-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2714096B2 (ja) | 1998-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124270A (en) | Bipolar transistor having external base region | |
| US6159816A (en) | Method of fabricating a bipolar transistor | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JP3386207B2 (ja) | Ｉｉｉ−ｖ族物質のヘテロ構造のエッチング方法 | |
| JP2001144099A (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| JPH0622243B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003163218A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| US5153692A (en) | Semiconductor device | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 | |
| KR100347520B1 (ko) | 이종접합 쌍극자 소자 및 그 제조방법 | |
| US11211480B2 (en) | Heterojunction bipolar transistor | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0536709A (ja) | 半導体装置の製造方法 | |
| JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |