JPH05136159A - ヘテロ接合型バイポーラトランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高速性、信頼性、均一性に優れ、微細化に適
したヘテロ接合型バイポーラトランジスタとその製造方
法を提供する。 【構成】 エミッタ電極がプロセスの最初の段階で形成
され非合金型電極材料よりなる。また、エミッタ電極に
対して、エミッタメサ及びベース電極がセルフアライン
的に形成され、さらにベース電極に対してベース・コレ
クタメサがセルフアライン的形成される。また、ガード
リングを配置し、エミッタの微細化を伴う電流増幅率も
抑止できる。また、本発明によるＨＢＴの製造は、特別
な工程を必要とせず、極めて単純な工程で構成される。 【効果】 高周波特性に優れかつ微細でかつ信頼性に富
むＨＢＴを、再現性・均一性よく、しかも複雑な工程を
経ず、容易に実現することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ヘテロ接合型バイポー
ラトランジスタ及びその製造方法に関するものである。

【０００２】

【従来の技術】ヘテロ接合型バイポーラトランジスタ
（以下ＨＢＴと略す）は、エミッタにベースよりもバン
ドギャップの大きい半導体材料を使うことにより、ベー
スに不純物の高濃度ドーピングをしてもエミッタ注入効
率を大きく保てるなどの利点を有し、ホモ接合型バイポ
ーラトランジスタよりも高速動作が可能である。

【０００３】ＨＢＴとして、ＡｌＧａＡｓ／ＧａＡｓ系
のＨＢＴを例にとり、従来からよく知られている構造を
図１０に示す。半絶縁性ＧａＡｓ基板１上にｎ形不純物
を高濃度に含むＧａＡｓからなるサブコレクタ層２、ｎ
形のＧａＡｓからなるコレクタ層３、ｐ形の不純物を高
濃度に含むＧａＡｓからなるベース層４、ｎ形の不純物
を含むＡｌＧａＡｓからなるエミッタ層５、ｎ形不純物
を高濃度に含むＧａＡｓからなるエミッタキャップ層６
が積層され、エミッタキャップ層６、ベース層４、サブ
コレクタ層２の上には、それぞれ、例えばＡｕＧｅ／Ｎ
ｉ、ＡｕＺｎ、ＡｕＧｅ／Ｎｉからなるエミッタ電極１
１’、ベース電極１２’、コレクタ電極１３’を有して
構成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、ヘテロ
接合型バイポーラトランジスタの動作速度をあげるため
に、あるいは集積回路の構成要素として用いて集積回路
の性能をあげるためには、素子を微細化することが不可
欠であるが、前述の構造のトランジスタでは、次のよう
な問題点があり、微細化が困難であったり、信頼性に欠
けたりする。

【０００５】．エミッタ電極が、エミッタメサの上に
エミッタメサよりも小さい面積でもって存在するため
に、パタンの合わせ余裕がない。さらに、エミッタ電極
の上で配線とエミッタ電極のコンタクトのためのスルー
ホールをあけなければならないという事情が合わせ余裕
のない状況を一層厳しくする。従ってエミッタ電極の微
細化が困難である。

【０００６】．たとえエミッタの微細化がはかれたと
しても、ベースを微細化することが難しい。これはエミ
ッタメサとベース電極端の距離に、やはりマージンが必
要なためである。エミッタメサ・ベース電極端の距離を
短縮できないことは、ベース抵抗を低減できないことに
結びつき、またベース電極を微細化できないことはベー
ス・コレクタ間の容量を低減できないことに結びつくと
共にトランジスタの高性能化を妨げる。

【０００７】．メサの側壁でエミッタベース接合が露
出している部位が存在しているため、特に、ＡｌＧａＡ
ｓ／ＧａＡｓ系ＨＢＴの場合には、その露出した接合部
での再結合に起因するベース電流を低減することができ
ない。この影響は、エミッタの大きさを小さくするほど
相対的に大きくなり、エミッタ及びベースの微細化が物
理的にはかられたとしても電流増幅率が減少してしま
う。

【０００８】．３つの端子すべてに合金型のオーミク
電極を使用しているため電極微細化が難しい。また、半
導体と金属の間で構成原子の相互拡散があるためオーミ
ク抵抗が増大したり、半導体のｐｎ接合の特性に影響が
現れることもあり、信頼性にも欠ける。

【０００９】．エミッタ電極を形成する前に、エミッ
タメサが形成される場合が多く、解像度のよいエミッタ
電極のパタンを形成することが難しくなる。また、エミ
ッタ電極をつけるべきエミッタキャップ層面が電極形成
前にプラズマ照射される等の何らかの処理を受ける場合
が多く、良好なオーミク接触を得るのが難しくなる。

【００１０】．ベース電極をつける前に、薄いベース
層を露出させなければならないが、この工程の余裕度が
ない。すなわち、ベース層を露出させ、さらにオーバー
にエッチングしてしまうと、ベース抵抗が増大したりベ
ース・コレクタ接合特性が劣化したりしてしまう。

【００１１】．ベース電極を形成する前に、ベース・
コレクタメサが形成される場合が多く、解像度のよいベ
ース電極のパタンを形成することが難しくなる。また、
ベース電極の幅を狭くする必要があるが、エミッタメサ
が存在する近傍で狭幅のベース電極のパタンを形成する
ことが難しい。

【００１２】．ベース・コレクタメサは、ベース電極
よりも外側にあるために、ベース・コレクタの接合容量
が大きくなってしまう。同時にコレクタ電極端からエミ
ッタメサ端までの間隔が長くなってしまうので、コレク
タ抵抗が大きくなってしまう。

【００１３】本発明は、前記問題点を解決するためにな
されたものであり、高速性、信頼性、均一性に優れ、微
細化に適したヘテロ接合型バイポーラトランジスタとそ
の製造方法を提供することを目的とする。

【００１４】本発明の前記ならびにその他の目的及び新
規な特徴は、本明細書の記述及び添付図面によって明ら
かにする。

【００１５】

【課題を解決するための手段】本発明によるヘテロ接合
型バイポーラトランジスタは、基本的には図１０に示す
従来構造のヘテロ接合型バイポーラトランジスタと同様
な構造を有する。

【００１６】前記目的を達成するために、本発明におい
ては、エミッタオーミク電極に対してセルフアライン的
に形成されるエミッタ電極よりも小さいエミッタ・ベー
スメサを有し、かつ、エミッタ電極に対してセルフアラ
イン的に形成されたベース電極を有し、かつベース電極
に対してセルフアライン的に形成されたベース・コレク
タメサを有することを特徴とする。

【００１７】本構造を実現するために、本発明による製
造方法は、製造工程の最初に、ＭＢＥ（Ｍolecular Ｂe
am Ｅpitaxy ）又はＭＯＣＶＤ（Ｍetalorganic Ｃhemi
calＶapor Ｄeposition）法などの結晶成長されたＨＢ
Ｔウェハの最上層のエミッタキャップ層の上にエミッタ
電極を形成することを特徴とする。

【００１８】さらに、本エミッタ電極は、非合金型のオ
ーミク電極であり、エミッタキャップ層との密着性を確
保するためにエミッタ電極形成直後に熱処理を行うこと
を特徴とする。

【００１９】本発明の製造方法では、エミッタ電極をマ
スクにベース・エミッタメサエッチングを行うことを特
徴とする。

【００２０】さらに、このエッチングの一部にエミッタ
キャップ層又はエミッタ層のみエッチングする選択エッ
チング液を用いてエッチングを行うことにより、エミッ
タキャップ層又はエミッタ層にエミッタ電極に対してア
ンダーカットをいれることを特徴とする。

【００２１】前記エミッタキャップ層の選択エッチング
を行った場合は、エミッタ層をエッチングしてベース層
を露出させる。このエミッタ層のエッチングを行う前に
アンダーカットの部分を例えばレジストで埋めるか又は
絶縁膜のサイドウォールを形成することにより、エミッ
タ電極の傘の下エミッタ層のみ残留させることを特徴と
する。前記残留したエミッタ層は、エミッタメサを取り
囲みメサのキワにおける再結合電流を増大させないため
のガードリングになる。エミッタ層の選択エッチングを
行った場合は、そのエッチングによりベース層は露出さ
れる。

【００２２】次に、本発明によるＨＢＴの製造方法で
は、エミッタ電極の上を含めてベース電極を蒸着させる
ことを特徴とする。先に述べたアンダーカットがあるた
めに、この工程によりエミッタ電極をベース電極が短絡
することなく、ベース電極はエミッタ電極に対してセル
フアライン的に形成される。本ベース電極もまた、非合
金型のオーミク電極であり、またベース層との密着性を
確保するため電極形成直後に熱処理を行うことを特徴と
する。

【００２３】次に、ベース・コレクタメサエッチングを
行うわけであるが、本発明ではベース電極をマスクとし
てエッチングを行うことを特徴とする。すなわち、エミ
ッタメサをカバーするようにレジストをパタンニング
し、かつそのカバーレジストはベース電極の内側に納ま
るようにしてエッチングを行う。

【００２４】本発明による他の特徴は、結晶の異法性を
利用することにある。すなわち、材料系によっては、ア
ンダーカットを形成するための選択エッチングの際に結
晶方位によってエッチング速度、エッチング形状が顕著
に異なる場合がある。本発明では、エミッタの長辺方向
に沿って、アンダーカットが確実に形成されるようにパ
タンの配置方向を決める。

【００２５】

【作用】前述の手段によれば、前述した新規な特徴を除
いて図１０に示した従来構造のヘテロ接合型バイポーラ
トランジスタと同様の構成を有するので、従来構造と同
様なヘテロ接合型バイポーラトランジスタとしての基本
的な機能を有する。

【００２６】更に本発明によるヘテロ接合型バイポーラ
トランジスタでは、次にあげる特長を同時に実現するこ
とができる。

【００２７】エミッタ電極に対してエミッタ・ベースメ
サがセルフアライン的にかつエミッタ電極よりも小さく
形成されるので、エミッタの微細化が容易であり、かつ
エミッタ抵抗の低減がはかられる。エミッタ電極のパタ
ンニング及び形成は製作工程の最初に行うので、エミッ
タ電極を解像度良く微細化すること及びエミッタ抵抗を
再現性よく均一に低減することが容易である。

【００２８】また、ベース電極は、エミッタ電極下のア
ンダーカットを利用してエミッタ電極に対してセルフア
ライン的に形成されるので、ベース抵抗が低減される。
さらにベース電極のパタンニングはエミッタ電極の領域
を包含して形成すればよいので、ベース電極の幅を小さ
くすることが極めて容易である。

【００２９】ベース・コレクタメサは、ベース電極に対
してセルフアライン的で形成される。ベース電極とベー
ス・コレクタメサのセルフアライン化は、ベース電極と
エミッタ電極のセルフアライン化及びベース電極の幅を
容易に狭められることと相まってベース・コレクタ接合
面積を大幅に縮小可能とし、よってベース・コレクタ容
量が低減する。

【００３０】エミッタ電極、ベース電極は、非合金型金
属で形成されるので信頼性が増し、微細化が容易であ
る。特に、ベース電極は薄いベース層を露出させ、そこ
にオーミク電極を形成するので非合金型電極が不可欠で
ある。また、これらの非合金型オーミク電極の形成直後
に密着性を増すための熱処理を行うので、選択ウェット
エッチングの際にも微細な電極パタンが剥離することが
避けられる。

【００３１】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００３２】なお、実施例を説明する全図面において、
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。

【００３３】〔実施例１〕本発明の実施例１のＨＢＴの
構造を図１（模式的断面図）に示す。半絶縁性のＧａＡ
ｓ基板１の主表面上に、ＭＢＥあるいはＭＯＣＶＤなど
の方法によって、コレクタにオーミク性接触を形成する
ためのｎ⁺ＧａＡｓのサブコレクタ層２、ｎ形又は不純
物をドープしないＧａＡｓのコレクタ層３、ｐ⁺ＧａＡ
ｓ又はｐ⁺ＡｌＧａＡｓのベース層４、ｎ形ＡｌＧａＡ
ｓのエミッタ層５、ｎ⁺ＧａＡｓのエミッタキャップ層
６、エミッタにオーミク性接触をとるためのｎ⁺ＩｎＧ
ａＡｓのコンタクト層７をエピタキシャル成長させる。
ここで、ベース層４がＡｌＧａＡｓである場合のＡｌの
組成比は、コレクタ側端からエミッタ側端へいくにつれ
て連続的に、例えば０から０.１に増加させるものとす
る。エミッタ層５のＡｌの組成比は、その層の中心部で
例えば０.３とし、ベース側及びエミッタキャップ側で
ともに連続的につながるようにする。各層の厚さは、例
えば、サブコレクタ層２は８００ｎｍ、コレクタ層３は
３００ｎｍ、ベース層４は４０ｎｍ、エミッタ層５は８
０ｎｍ、エミッタキャップ層６は１６０ｎｍ、エミッタ
コンタクト層７は９０ｎｍである。

【００３４】ここで、コレクタは、電子の弾道的な走行
を利用するために例えばｎ⁺・ｎ~・ｐ⁺・ｎ⁺というよう
な多層構造としてもよい。また、応用分野によって例え
ば厚さを１μｍと厚く、かつキャリア濃度を低く設定す
ることによりコレクタ耐圧を増大させることも容易であ
る。

【００３５】図１の構造を実現するための製造工程を順
を追って説明する。まず、エピタキシャル成長の工程に
続いて、エミッタコンタクト層７の上にホトレジストを
塗布し、エミッタ電極を形成する領域のレジストを公知
の方法によって取り除きエミッタ電極のパタンニングを
行う。この段階ではウェハは平坦であるために、微細な
エミッタ電極のパタンニングを解像度よく容易に行うこ
とができる。

【００３６】続いて、例えば、エミッタ電極材として、
Ｔｉ／Ｐｔ／Ａｕを蒸着し、不要な部分の電極材をレジ
ストと一緒にリフトオンし、図２（模式的断面図）のよ
うに、エミッタ電極を形成する。リフトオフの後、エミ
ッタコンタクト層と電極材に密着性を増すために例えば
３００℃で熱処理を行う。ここで、Ｔｉ／Ｐｔ／Ａｕ
は、非合金型のオーミク電極であり、信頼性の高いオー
ミクコンタクトが得られるとともに電極パタンとして解
像度のよさを保持できる。また、エミッタ電極の形成が
プロセスの最初の段階で形成されるので、抵抗の低いオ
ーミクコンタクトを均一に形成することが容易である。

【００３７】続いて、ＡｒとＣｌ₂を用いたＥＣＲ（Ｅl
ectron Ｃyclotoron Ｒesonance）のプラズマエッチン
グによってＩｎＧａＡｓのコンタクト層７とＧａＡｓの
エミッタキャップ層６をエッチングする。このドライエ
ッチングは、図３（模式的断面図）に示すように、Ｇａ
Ａｓ層６の途中まで行う。この時、エミッタ電極１１
は、エッチングのマスク材となる。方向性のあるドライ
エッチングであれば、他の方法を用いることもできる。
ドライエッチングに続いて、例えば過酸化水素とアンモ
ニア水よりなるエッチング液によってＧａＡｓ層６をエ
ッチングする。このエッチング液は、ＧａＡｓ層を選択
的にエッチングするために、図４（模式的断面図）に示
すように、エミッタ電極１１の下にアンダーカットが形
成される。また、この選択エッチング液は、ＡｌＧａＡ
ｓエミッタ層５をほとんどエッチングしないため、先の
ドライエッチングに対してマージンを増大させ、かつ、
ばらつきがあってもそれをクリアさせる。

【００３８】次に、ウェハ全面にホトレジストを塗布
し、パタンなしに全面を露光し、現像する。この工程に
よりアンダーカットの部分は、ホトレジスト２１で埋め
られる。レジスト２１とアンダーカット部の密着性を増
すために、１３０℃で熱処理した後、硫酸と過酸化水素
水と水の混合液によってエミッタ層５をエッチングして
ベース層４を露出させる。エミッタ層５は薄いので、ベ
ース層４のオーバーエッチングを行うことなく、ウェハ
全面に渡って均一にベース層４を露出させることができ
る。エミッタ電極１１として、プローバをあてることが
できる程度の大きさのものを配置しておけば、エミッタ
電極間の電圧−電流特性を調べることによりエミッタ層
５のエッチングの終了を確認することができる。すなわ
ち、エミッタ層５が残存している間は、オーミク特性を
示すが、エミッタ層５のエッチングが終了した段階でダ
イオード特性となる。レジスト２１は、ベース面を露出
させた後、除去する。

【００３９】ここで、アンダーカットはレジスト２１で
埋めつくされているので、アンダーカットの部位のエミ
ッタ層５は、エッチングされずに残る。この残存したエ
ミッタ層５はガードリングの役目を担う。すなわち、ト
ランジスタの動作状態で空乏化してエミッタ・ベース接
合が外部に露出するのを防止して、メサのわきにおける
再結合電流の増大を抑止し、電流増幅率を減少させない
ようにする。

【００４０】ガードリングを形成するために、図５（模
式的断面図）のように、アンダーカットの部分にＳｉＮ
サイドウォール２２を形成してもよい。ＳｉＮサイドウ
ォール２２の形成のためには、まず光ＣＶＤ（Ｃhemica
l Ｖapor Ｄeposition）によってＳｉＮを堆積させる。
光ＣＶＤによって形成された絶縁膜は、ステップカバレ
ージが良好であり、アンダーカット部も均一に膜が堆積
される。その後、公知のドライエッチング技術によって
ＳｉＮ膜をエッチングすれば、図５のようなＳｉＮサイ
ドウォール２２が形成される。この状態で、先に述べた
方法でエミッタ層５をエッチングすればガードリングが
形成される。

【００４１】ベース層４を露出させた後、ベース電極を
形成するために、ホトレジストを塗布し、ベース電極用
のパタンニングを行う。このパタンニングは、エミッタ
メサを包括するように行うので、ベース電極幅を狭める
のにパタンニング幅自体を狭める必要はない。続いて、
例えばＴｉ／Ｐｔ／Ａｕの非合金型のベース金属材を蒸
着し、不要な部分の電極材をレジストと共にリフトオフ
し、図６（模式的断面図）構造を実現する。ベース電極
材は、エミッタ電極１１の上にも蒸着されることになる
が、アンダーカットがあるために、ベースとエミッタは
短絡することはない。この工程によって、エミッタ電極
にセルフアライン的に、かつ狭い幅のベース電極１２を
容易に形成できる。次に、エミッタ電極の場合と同様に
ベース層４とベース電極１２との密着性を増すために例
えば３００℃の熱処理を行う。

【００４２】続いて、ホトレジストを塗布してパタンニ
ングによって、図７（模式的断面図）に示すように、エ
ミッタメサカバー２３を形成する。この時パタンの境界
は、ベース電極１２の上にのっていさえすればよいの
で、合わせ余裕度は大きい。

【００４３】次に、例えば硫酸、過酸化水素、水の混合
液によってベース・コレクタメサエッチングを行う。ベ
ース電極１２がエッチングのマスクになるために、ベー
ス・コレクタメサは、ベース電極１２に対してセルフア
ライン的形成される（図７）。エッチング量は、最低限
ベース層が除去できればよく、ベース・コレクタ接合面
積を、したがってベース・コレクタ容量を低減するため
に、所望のサイドエッチングをいれることができる。

【００４４】ベース・コレクタメサエッチングは、Ａｒ
とＣｌ₂を用いたＥＣＲのプラズマエッチングで行って
もよい。この場合は、サイドエッチングが入らず、段差
部で上層配線の切断をなくすことが極めて容易になる。

【００４５】続いて、ホトレジストを塗布して、コレク
タ電極用のパタンニングを行い、このレジストをマスク
に、硫酸、過酸化水素、水の混合液によるエッチングを
行い、コレクタ電極を形成すべき領域でコレクタコンタ
クト層２を露出させる。しかる後、例えばＡｕＧｅ／Ｎ
ｉ／Ｔｉ／Ｐｔ／Ａｕのコレクタ電極材を蒸着し、不要
な部分の電極材をリフトオフすることによって、コレク
タ電極１３を形成する。次に、例えば３６０℃で熱処理
することにより合金化を行い、低抵抗なコレクタオーミ
クコンタクトを得る。

【００４６】素子間分離、上層配線の形成等のこのあと
の工程は、公知の手法をとるので説明を省略する。

【００４７】〔実施例２〕本発明によるＨＢＴの構造の
実施例２を図８（模式的断面図）に示す。半絶縁性のＩ
ｎＰ基板５１の主表面上に、ＭＯＣＶＤなどの方法によ
って、コレクタバッファ層５１’、コレクタにオーミク
性接触を形成するためのｎ⁺ＩｎＧａＡｓのサブコレク
タ層５２、ｎ形又は不純物をドープしないＩｎＧａＡｓ
のコレクタ層５３、ｐ⁺ＩｎＧａＡｓのベース層５４、
ｎ形ＩｎＰのエミッタ層５５、ｎ⁺ＩｎＰのエミッタキ
ャップ層５６、エミッタにオーミク性接触をとるための
ｎ⁺ＩｎＧａＡｓのコンタクト層５７をエピタキシャル
成長させる。各層の厚さは、例えば、バッファ層５１’
は１００ｎｍ、サブコレクタ層５２は４００ｎｍ、コレ
クタ層５３は３００ｎｍ、ベース層５４は５０ｎｍ、エ
ミッタ層５５は１５０ｎｍ、エミッタキャップ層５６は
５０ｎｍ、エミッタコンタクト層５７は１００ｎｍであ
る。

【００４８】ここで、コレクタは、電子の弾道的な走行
を利用するために例えばｎ⁺・ｎ~・ｐ⁺・ｎ⁺というよう
な多層構造としてもよい。

【００４９】図８の構造を実現するための製造工程は、
大局において実施例１に示したＡｌＧａＡｓ／ＧａＡｓ
系ＨＢＴの製造工程と同じであるが、相違がある点を中
心にして以下に説明する。

【００５０】まず、エピタキシャル成長の工程に続い
て、エミッタコンタクト層５７の上に、非合金型のエミ
ッタ電極６１を形成し、密着性を増すために熱処理を行
う。次に、エミッタ電極５１をマスクにＡｒとＣｌ₂を
用いたＥＣＲのプラズマエッチングによって、ＩｎＧａ
Ａｓのコンタクト層５７とＩｎＰエミッタキャップ層５
６及びＩｎＰエミッタの一部をエッチングする。ここま
での工程は、実施例１の場合と同じである。

【００５１】ただし、エミッタの長辺方向は、続くウェ
ットエッチングによって長辺方向の断面をみた場合逆メ
サ形になるように、例えば［０１１］方向（ウェハのオ
リエンテーションフラットに垂直な方向）になるように
統一しておく。

【００５２】次に、塩酸と水との混合液によってエミッ
タ層５５をエッチングする。塩酸ではＩｎＧａＡｓはエ
ッチングされないため、ウェハ全面に渡り均一にベース
層５４が露出される。このときＩｎＰのウェットエッチ
ングでは、結晶の異方性が強く現れてエミッタ電極の下
では図９（模式的断面図）のような逆メサ形のアンダー
カットが形成される。本実施例では、エミッタの長辺方
向を［０１１］にとっているので、短辺方向すなわち
［０１１￣］（￣は負方向）方向に沿っては順メサ形の
エッチング形状となり、かつサイドエッチングは進行し
にくいが、エミッタの短辺方向の幅が高速トランジスタ
として実用的な２μｍ以下であれば、斜めすなわち［０
１０］［０１￣０］［００１］［００１￣］の各方向か
らサイドエッチングが進行しやすいためにエミッタメサ
の全てを取り囲むようにアンダーカットを形成できる。

【００５３】エミッタの長辺方向は、［０１１］方向で
はなく、例えば、［０１０］方向に統一しておいてもよ
い。この場合には、ウェハ主表面に垂直な面を保ってサ
イドエッチングが進行してアンダーカットが形成され
る。

【００５４】なお、本実施例では、エミッタメサ周辺に
実施例１の場合のようなガードリングを形成していない
が、ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴでは、エミッタ・ベ
ース接合が露出しても再結合電流が極めて小さいのでガ
ードリングは不要である。

【００５５】続く工程は、実施例１の場合とほぼ同様で
あるので説明は省略する。ただし、サブコレクタ層５２
は、ｎ⁺ＩｎＧａＡｓであるので、オーミク電極は、エ
ミッタ、ベースと同様に、例えばＴｉ／Ｐｔ／Ａｕの非
合金型電極としても良好なオーミクコンタクトが得られ
る。

【００５６】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されることな
く、その要旨を逸脱しない範囲において種々変更し得る
ことはいうまでもない。

【００５７】

【発明の効果】以上、説明したように、本発明によるＨ
ＢＴでは、エミッタ電極がプロセスの最初の段階で形成
され非合金型電極材料よりなるので、コンタクト抵抗が
均一に小さくなりかつ安定になる。また、エミッタ電極
に対して、エミッタメサ及びベース電極がセルフアライ
ン的に形成され、さらにベース電極に対してベース・コ
レクタメサがセルフアライン的形成される。したがって
微細化が容易であり、ベース抵抗及びベース・コレクタ
容量が低減される。また、ガードリングを配置し、エミ
ッタの微細化を伴う電流増幅率も抑止できる。また、本
発明によるＨＢＴの製造は、特別な工程を必要とせず、
極めて単純な工程で構成される。

【００５８】以上説明したように本発明によれば、高周
波特性に優れかつ微細でかつ信頼性に富むＨＢＴを、再
現性・均一性よく、しかも複雑な工程を経ず、容易に実
現することが可能になる。

【図面の簡単な説明】

【図１】 本発明の実施例１のヘテロ接合型バイポーラ
トランジスタの概略構成を示す模式的断面構造図、

【図２】 図１のヘテロ接合型バイポーラトランジスタ
の製造方法における各工程を説明するための模式的断面
構造図、

【図３】 図１のヘテロ接合型バイポーラトランジスタ
の製造方法における各工程を説明するための模式断的面
構造図、

【図４】 図１のヘテロ接合型バイポーラトランジスタ
の製造方法における各工程を説明するための模式的断面
構造図、

【図５】 図１のヘテロ接合型バイポーラトランジスタ
の製造方法における各工程を説明するための模式的断面
構造図、

【図６】 図１のヘテロ接合型バイポーラトランジスタ
の製造方法における各工程を説明するための模式的断面
構造図、

【図７】 図１のヘテロ接合型バイポーラトランジスタ
の製造方法における各工程を説明するための模式的断面
構造図、

【図８】 本発明の実施例２のテロ接合型バイポーラト
ランジスタの概略構成を示す模式的断面構造図、

【図９】 図８のヘテロ接合型バイポーラトランジスタ
の製造方法における各工程を説明するための模式的断面
構造図、

【図１０】 従来のヘテロ接合型バイポーラトランジス
タの構造を示す模式的断面構造図。

【符号の説明】

１…半絶縁性ＧａＡｓ基板、２…ｎ⁺ＧａＡｓサブコレ
クタ層、３…ｎ形ＧａＡｓコレクタ層、４…ｐ⁺ＧａＡ
ｓ又はｐ⁺ＡｌＧａＡｓベース層、５…ｎ形ＡｌＧａＡ
ｓエミッタ層、６…ｎ⁺ＧａＡｓエミッタキャップ層、
７…ｎ⁺ＩｎＧａＡｓエミッタコンタクト層、１１…Ｔ
ｉ／Ｐｔ／Ａｕエミッタ電極、１２…Ｔｉ／Ｐｔ／Ａｕ
ベース電極、１３…ＡｕＧａ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕ
コレクタ電極、２１…ホトレジスト、２２…ＳｉＮサイ
ドウォール、２３…エミッタメサカバー、５１…半絶縁
性ＩｎＰ基板、５１’…コレクタバッファ層、５２…ｎ
⁺ＩｎＧａＡｓサブコレクタ層、５３…ｎ形ＩｎＧａＡ
ｓのコレクタ層、５４…ｐ⁺ＩｎＧａＡｓベース層、５
５…ｎ形ＩｎＰエミッタ層、５６…ｎ⁺ＩｎＰエミッタ
キャップ層、５７…ｎ⁺ＩｎＧａＡｓエミッタコンタク
ト層、６１…Ｔｉ／Ｐｔ／Ａｕエミッタ電極、６２…Ｔ
ｉ／Ｐｔ／Ａｕベース電極、６３…Ｔｉ／Ｐｔ／Ａｕコ
レクタ電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗島 賢二 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 中島 裕樹 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に、第一の導電型のエミッ
   タ領域と、第二の導電型のベース領域と、第一の導電型
   のコレクタ領域が形成されてなるメサ型のヘテロ接合型
   バイポーラトランジスタにおいて、エミッタ・ベースメ
   サとエミッタ電極が自己整合され、当該エミッタ・ベー
   スメサの大きさがエミッタ電極の大きさより小さく、か
   つ平面的に見てエミッタ電極の端とベース電極の端が一
   致しており、ベース電極とベース・コレクタメサが自己
   整合されていることを特徴とするヘテロ接合型バイポー
   ラトランジスタ。
2. 【請求項２】 半導体基板の上に、コレクタ層、ベース
   層、エミッタ層、エミッタキャップ層を有するヘテロ接
   合バイポーラトランジスタウェハを用いて、メサ型のヘ
   テロ接合型バイポーラトランジスタを形成する製造方法
   において、エミッタキャップ層の上にエミッタオーミク
   電極を形成することを最初の工程とすることを特徴とす
   るヘテロ接合型バイポーラトランジスタの製造方法。
3. 【請求項３】 請求項２に記載のヘテロ接合型バイポー
   ラトランジスタの製造方法において、エミッタ電極をマ
   スクにエミッタ・ベースメサエッチングを行い、エミッ
   タ電極下に適当なアンダーカットを形成すると同時にベ
   ース面を露出させ、ベース電極をエミッタ電極及びエミ
   ッタメサの一部、又は全部を含む領域に形成し、エミッ
   タとベースを短絡させることなく、エミッタ電極とベー
   ス電極のセルフアライン化をはかることを特徴とするヘ
   テロ接合型バイポーラトランジスタの製造方法。
4. 【請求項４】 請求項３に記載のヘテロ接合型バイポー
   ラトランジスタの製造方法において、エミッタ電極をマ
   スクとしたエミッタ・ベースメサエッチングの際に、ま
   ず、非等方的ドライエッチングによりエミッタキャップ
   層の一部をエッチオフし、次に、エミッタ層とエミッタ
   キャップ層との界面でエッチングが停止する選択ウェッ
   トエッチングを行い、このエッチングにより同時にエミ
   ッタ電極下にアンダーカットを形成することを特徴とす
   るヘテロ接合型バイポーラトランジスタの製造方法。
5. 【請求項５】 請求項３に記載のヘテロ接合型バイポー
   ラトランジスタの製造方法において、ベース層を露出さ
   せる際に、アンダーカット部をレジスタで埋めるか、又
   はアンダーカットの部分に絶縁膜からなる側壁を形成
   し、アンダーカット部でエミッタ層の一部を残留させて
   ガードリングとすることを特徴とするヘテロ接合型バイ
   ポーラトランジスタの製造方法。
6. 【請求項６】 請求項３に記載のヘテロ接合型バイポー
   ラトランジスタの製造方法において、エミッタ電極をマ
   スクとしたエミッタ・ベースメサエッチングの際に、ま
   ず、エミッタキャップ層をエッチングするか、又は非等
   方的ドライエッチングによってエミッタキャップ層及び
   エミッタ層の一部をエッチングし、次に、エミッタ層の
   みエッチングする選択ウェットエッチングを行い、ベー
   ス層を露出させると同時にエミッタ電極下にアンダーカ
   ットを形成することを特徴とするヘテロ接合型バイポー
   ラトランジスタの製造方法。
7. 【請求項７】 請求項３に記載のヘテロ接合型バイポー
   ラトランジスタの製造方法において、エミッタの長辺の
   方向を、アンダーカットを形成する際のエッチングにお
   ける結晶の異方性によりその長辺に沿ってアンダーカッ
   トの形状がオバーハング形又は垂直になるような方向に
   統一することを特徴とするヘテロ接合型バイポーラトラ
   ンジスタの製造方法。
8. 【請求項８】 半導体基板上に、第一の導電型のエミッ
   タ領域と、第二の導電型のベース領域と、第一の導電型
   のコレクタ領域が形成されてなるメサ型のヘテロ接合型
   バイポーラトランジスタの製造方法において、ベース・
   コレクタメサエッチングを行う前に非合金型のベース電
   極を形成し、ベース・コレクタメサエッチングを行う際
   にエミッタメサをレジストで覆い、かつ該レジストはす
   でに形成されているベース電極の外側にはでないように
   し、ベース電極をマスクにしてエッチングすることを特
   徴とするヘテロ接合型バイポーラトランジスタの製造方
   法。