JPH02189029A - 信号伝送におけるアイソレーション方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、並列デジタル信号系の装置からアナログ信号
系の装置へ、直流的なアイソレーションを行って信号伝
送を行う場合、並列デジタル信号をパルス幅信号の形式
に変換して２レベルで行う。

〔産業上の利用分野〕

本発明は、ＣＰＵ出力データなどの並列デジタル信号で
動作する装置からアナログ信号で動作する装置へ直流的
に絶縁して信号を伝送するための誤動作の少ない経済的
なアイソレーション方式に関する。

〔従来の技術〕

温度や圧力、流量などを対象とする一般の計測システム
では、センサの出力信号をＡ／Ｄ変換器でデジタル信号
に変換し、ＣＰＵで補正処理を行った後、指示計に信号
を渡している。また指示計が、メータなどのアナログ形
式の計器である場合には、ｃｐｕ出力側にＤ／Ａ変換器
を設け、デジタル信号をアナログ信号に変換している。

またこのような計測システムでは、ｃｐｕと指示計とが
離れて設置されている場合が多く、その間で信号伝送が
必要となる。しかし、ｃｐｕと指示計とを電気的に接続
する信号線と接地とのループに電力線や他のデジタル信
号線等から雑音が誘導されたり、接地電位のドリフトな
どにより２ＣＰＵが誤動作したり計測データの伝送エラ
ーが生じるなどの不都合が起きやすい。次に具体例を示
す。

第３図は、従来の計測システムにおけるＣＰＵから指示
計への信号伝送系で生じる回り込み障害の例の説明図で
ある。

第３図において、３１はＣＰＵ、３２はパルス出力回路
、３３．３４はそれぞれ電圧・電流変換型の電流増幅回
路で構成されたアナログ出力回路。

３５．３６はそれぞれアナログ型の指示計である。

ＣＰＵ３１は１図示省略されている機構によりたとえば
、流量センサからの流量信号を取り込んでＡ／Ｄ変換し
、並列デジタル信号に直してから計測量の補正等を行い
、その後Ｄ／Ａ変換してアナログ信号に戻し１図のアナ
ログ出力回路３３゜３４から対応する指示計３５．３６
へ出力する。

前述したように、ＣＰＵ３１と指示計３５．３６はそれ
ぞれ離れた場所に設置されており、別個に接地ＣＨＤが
とられている。このためＣＰＵ３１と指示計３５．３６
との間、および指示計３５と３６の間には、接地ＧＮＤ
を介して点線で示されているように雑音信号が回り込み
、指示計３５゜３６が誤指示を行う可能性があった。

同じことが、Ｃ’ＰＵ３１内のパルス出力回路３２とア
ナログ出力回路３３．３４の間に形成される回り込み回
路においても起こり、アナログ出力回路３３．３４から
のアナログ出力信号にパルス信号成分が乗ったり、アナ
ログ出力信号同士が干渉したり、あるいはパルス出力回
路３２のパルス出力レベルがアナログ出力信号の影響を
受けて上下にドリフトする場合があった。

第４図（ａ）、（ｂ）に、他の障害の例を示す。

第４図（ａ）は、ＣＰＵ４１と指示計４４と力５アナロ
グ信号線４３で結合されており、ＣＰ’Ｕ４１と指示計
４４のそれぞれの接地ＧＮＤ間には接地電位差Ｅが存在
する場合を示している。この場合は、ＣＰＵ４１のアナ
ログ出力回路が第３図の３３．３４に示されているよう
に電圧電流変換型の電流増幅器で構成されているので、
接地電位差Ｅがアナログ出力回路の入力側に加えられる
ため。

出力電流に誤差を生じることになる。

第４図（ｂ）は、ＣＰＵ４１と指示計４４との間のアナ
ログ信号ｖＡ４３に接近して、流量センサ４０からのデ
ジタル信号線４２や電力線４５などが配線されている場
合を示している。この場合はアナログ信号線４３に対し
て、デジタル信号線４２や電力線４５上のパルス信号や
雑音信号が電磁的あるいは静電的に誘導され、アナログ
信号レベルを変動させることになる。

従来はこれらの障害を除去するため、ｃｐｕと指示計と
の間の信号線の配線を変えたり１両装置間を電気的に絶
縁（アイソレーションという）して信号を伝送する方式
をしばしば採用している。

従来のアイソレーション方式には、リニアなトランスを
用いて、振幅変調した交流信号の形式で伝送するものや
、ホトカブラを用いてパルス形式で伝送する方式などが
あるが、前者は機構が？ｊ１ｍでコストも高くなる欠点
がある。このためホトカブラを用いたアイソレーション
方式が多く用いられている。

第５図（ａ）、（ｂ）に、このようなホトカブラを多数
用いたアイソレーション方式の従来例を示す。

第５図（ａ）において、５１は並列デジタル信号で動作
するＣＰＵ、５２はアナログ信号で動作する指示計、５
３−１ないし５３−ｎはそれぞれ並列デジタル信号の各
ビットに対応させて設けられたアイソレーション用のホ
トカブラ、５４は並列デジタル信号をアナログ信号に変
換するＤ／Ａ変換器である。

この第５図（ａ）の従来方式では、並列デジタル信号の
伝送路中にホトカブラを挿入しているため、ホトカプラ
は並列デジタル信号のビット数だけ必要となる。

これに対して第５図（ｂ）の従来方式は、並列デジタル
信号を直列デジタル信号に変換してからホトカプラで結
合するもので、ホトカプラは、１個で済ますことができ
る。

第５図（ｂ）において、５１はＣＰＵ、５２は指示計、
５４はＤ／Ａ変換器、５５は並列デジタル信号を直列デ
ジタル信号に変換するシフトレジスタ、５６は直列デジ
タル信号の伝送路中に挿入されたホトカプラ、５７は直
列デジタル信号を並列デジタル信号に変換するシフトレ
ジスタである。

この第５図（ｂ）の方式では、ホトカプラの個数が削減
されている代わりに、デジタル信号を並列−直列、直列
−並列にそれぞれ変換するシフトレジスタ（あるいはマ
ルチプレクサとデマルチプレクサでもよい）が必要であ
り２回路や制御も複雑である。

（発明が解決しようとする課題） 並列デジタル信号系の装置とアナログ信号系の装置との
間のアイソレーションを行う従来方式は。

いずれもホトカプラなどの信号結合手段が多数必要とな
ったり１回路が？！雑になるなどの不都合があった。

本発明は、使用されるホトカプラなどの信号結合手段が
少なくて、構成も簡単なアイソレーション方式を実現す
ることを目的とする。

〔課題を解決するための手段〕

本発明は、並列デジタル信号で動作する第１の装置から
アナログ信号で動作する第２の装置への信号伝送におい
て、並列デジタル信号がパルス幅信号に容易に変換可能
であり、またパルス幅信号は容易にアナログレベルに変
換できることに着目して、パルス幅信号の形式でアイソ
レーションを伴う再装置間の信号結合を行うようにした
ものである。

第１図に本発明の原理的構成を示す。

第１図において。

１１は、並列デジタル信号系のＣＰＵなどの第１の装置
である。

１２は、アナログ信号系の指示計などの第２の装置であ
る。

１３は、並列デジタル信号・パルス幅信号変換回路であ
る。

１４は、ホトカプラであり、直流的に絶縁された信号結
合手段の１例として示したものである。

１５は、低域通過フィルタである。

〔作用〕

第１図において、動作時に、第１の装置１ｆｆｌｌは処
理結果の並列デジタル信号を並列デジタル信号・パルス
幅信号変換回路１３へ出力する。

並列デジタル信号・パルス幅信号変換回路１３は、一定
周期のサンプルタイミング信号により起動され、その時
点に入力された並列デジタル信号を、レベルが一定でそ
のデジタル値に対応するパルス幅をもつパルス信号（こ
こではパルス幅信号という）に変換する。

パルス幅信号はホトカプラ１４に供給され、光信号に変
換して電気的にアイソレージコンされた伝送を行った後
電気信号に戻されて低域通過フィルタ１５に送られる。

低域通過フィルタ１５は、パルス幅信号を平滑化し、パ
ルス幅に比例するレベルのアナログ信号に変換して第２
の装置１２に供給する。

第２の装置は、第１の装置が出力した並列デジタル信号
の値に対応するレベルのアナログ信号を受は取り、それ
に応じた動作を行う。

〔実施例〕

第２図に本発明の１実施例によるアイソレーション方式
を示す０図（ａ）は実施例回路２図（ｂ）はその各部の
信号波形を示す。

第２図Ｃａ＞において、２１はＣＰＵ、２２は指示計、
２３はプログラマブル・インターバル・タイマ、２４は
ホトカプラ、２５は積分回路、２６は電圧・電流変換回
路である。

ＣＰＵ２１は、Ｄ０〜Ｄ７の８ピントからなる並列デジ
タルデータ■を出力する。

プログラマブル・インターバル・タイマ２３は。

たとえば市販のＬＳＩであるμＰＤ８２５３Ｃ／Ｄ−２
などを用いて簡単に実現できるものでありデータバスを
介してＣＰＵ２１からの並列デジタルデータ■を、この
例では２０Ｈｚのサンプリング信号■のタイミングで取
り込み、これをタイマ動作時間値として内部のカウンタ
に書き込んで直ちにＩＭＨｚのクロック■により減算カ
ウント（カウントダウン）を開始する。

プログラマブル・インターバル・タイマ２３がクロック
■による減算カウント動作を行っている間タイマ出力の
パルス幅信号■はＬレベルを示し。

カウント値がＱになったときタイマ出力はＨレベルに変
わる。この時間は、入力された並列デジタルデータの値
に比例する。

この結果、プログラマブル・インターバル・タイマ２３
からは、サンプリング信号■の周期で並列デジタルデー
タによりパルス幅変調されたパルス幅信号■が得られる
。

ホトカプラ２４は、パルス幅信号■を一旦光信号に変え
て伝送し、電気信号に戻して積分回路２５に入力する。

積分回路２５は、たとえば時定数回路を用いた不完全型
の積分回路であり、パルス幅信号■から直流成分を取り
出しアナログ信号■に変換する。

電圧・電流変換回路２６は、入力されたアナログ信号■
の電圧レベルを電流レベルに変換して指示計２２に供給
する。

たとえばサンプリング信号■の周期が５０ｍ５の場合、
パルス幅信号■のパルス幅を１０〜４０ｍ５で変化させ
ることができる。そしてその結果電流レベルの変化とし
て４〜２０ｍＡを得ることができる。

〔発明の効果〕

本発明によれば、アイソレーションによるホトカプラな
どの信号結合手段は１個でよく、またそのために余分な
回路も必要とされないため、計測システムでは簡単な回
路でアイソレーションを行うことが可能となり、指示計
側からの接地の回り込みや誘導による誤動作の発生を抑
制でき、低コストでシステムの信頼性を向上させること
ができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２回は本発明の１実
施例方式の説明図、第３図は従来システムにおける信号
伝送系の回り込み障害例の説明図。 第４図は従来システムにおける信号伝送系の他の障害例
の説明図、第５図は従来のアイソレーション方式の例の
説明図である。 第１図中 １１：並列デジタル信号系の第１の装置１２：アナログ
信号系の第２の装置 １３：並列デジタル信号・パルス幅信号変換回路 １４：ホトカプラ １５：低域通過フィルタ ’？５１　閃 ？ｉ３［Ｚ ’Ｐ１４０

Claims (1)

1. 【特許請求の範囲】 並列デジタル信号で動作する第１の装置とアナログ信号
   で動作する第２の装置とをそなえ、第１の装置から第２
   の装置へ信号が伝送され、また第１の装置と第２の装置
   とは電気的に絶縁されるシステムにおいて、 第１の装置から出力される並列デジタル信号はパルス幅
   信号に変換した後直流的に遮断して信号のみを伝達する
   信号結合手段を介して第２の装置へ伝送し、第２の装置
   側でパルス幅信号をアナログ信号に変換することを特徴
   とする信号伝送におけるアイソレーション方式。