JPH02189047A - データ変換装置検査システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［８！Ｅ要］ データ通信で用いられるデータ変換装置の検査システム
に関し、 比較的安価な構成で効率よく検査が行えるデータ変換装
置検査システムを提供することを目的とし、 受信シリアルデータを所定のシリアルデータに変換して
送信するデータ変換装置を検査するシステムにおいて、
検査用パラレルデータをシリアルデータに変換して検査
対象データ変換装置に出力する送信部と、前記検査対象
データ変換装置から変換出力される検査用シリアルデー
タを受信してパラレルデータに変換し、変換されたパラ
レルデータと予め設定された基準パラレルデータと照合
して前記検査対象データ変換装置の変換動作の良否をチ
ェックする受信検出部を設けるように構成する。

［産業上の利用分野］ 本発明は、データ通信で用いられるデータ変換装置の検
査システムに関するものであり、更に詳しくは、簡単な
回路構成で効率よくデータ変換装置の検査が行えるシス
テムに関する。

データ通信にあたって、受信シリアルデータを所定のシ
リアルデータに変換して送信するデータ変換装置が用い
られている。

ところで、このようなデータ変換装置を用いるのにあた
っては、必要に応じてデータ変換装置が正常に変換動作
をしているか否かを検査することが行われている。

［従来の技術］ 第３図は、従来のデータ変換装置の検査の一例を示すブ
ロック図である。図において、１は検査対象であるデー
タ変換装置であり、選択的に入力データを変換すること
なくそのまま折り返し出力するバイパスライン２が設け
られている。３は１１−１定器である。該測定器３には
、データ変換装置１に２値化データ列よりなる検査デー
タパターンを出力する検査データパターン発生部４と、
データ変換装置１から変換出力されるデータパターンを
検出するデータパターン検出部５と、検査データパター
ンが正しく変換された場合の基準データパターンを発生
する基準データパターン発生部６と、データパターン検
出部５の出力データパターンと基準データパターン発生
部６の出力データパターンを比較するデータパターン比
較部７が設けられている。

このような構成において、ｌ］ｌｌＩ定器３は、データ
パターン比較部７の比較結果に従って検査対象データ変
換装置１の変換動作の良否を判断する。

［発明が解決しようとする課題］ しかし、このような従来の検査で用いられる測定器３は
比較的高価であって、検査のためのみの測定器を多数台
準備することは経済的ではないことから測定器の台数は
制限される。このために、同時に検査できる対象データ
変換装置１の台数も制限されることになり、効率のよい
検査が行えないという問題がある。

本発明は、このような課題に鑑みてなされたものであり
、比較的安唾な構成で効率よく検査が行えるデータ変換
装置検査システムを提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明のデータ変換装置検査システムの原理ブ
ロック図である。図において、８は送信部であり、検査
用パラレルデータをシリアルデータに変換して検査対象
データ変換装置１に出力する。９は受信検出部であり、
検査対象データ変換装置１から変換出力される検査用シ
リアルデータを受信してパラレルデータに変換し、変換
されたパラレルデータと予め設定された基準パラレルデ
ータを照合して検査対象データ変換装置１の変換動作の
良否をチェックする。

［作用コ 検査対象データ変換装置１は、送信部８から入力された
検査用シリアルデータを所定のデータ列に変換して受信
検出部９に送出する。該受信検出部９は、検査対象デー
タ変換装置１から送出される変換検査用シリアルデータ
をパラレルデータに変換して予め設定されている基準パ
ラレルデータと照合する。

このようなシステムで用いる送信部８及び受信検出部９
の構成は、従来の測定器３の構成に比べて比較的簡単で
安価であり、同時に複数系統のシステムを構築して複数
の検査対象データ変換装置の検査が行うことができ、全
体の検査時間を短縮できる。

［実施例］ 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第２図は本発明の一実施例を示すブロック図であり、第
１図と同一のものには同一の符号を付して示している。

図において、送信部８は、例えば複数個のデイツプスイ
ッチのオン、オフ設定により複数ビット（例えば８ビツ
ト）の検査用２値化信号を発生するデータパターン発生
器１０と、該データパターン発生器１０から出力される
検査用パラレルデータをシリアルデータ列に変換するパ
ラレルシリアル変換器１１と、送信スイッチ１２と、該
送信スイッチ１２がオンになることによってパラレルシ
リアル変換器１１を駆動するための複数個のクロック（
８ビツトの場合は８個）を発生するクロック発生器１３
とで構成されている。

なお、データパターン発生器１０から出力される先頭ビ
ットのデータＤＯは常にＬレベルに固定されていて、他
のビットのデータＤ１〜Ｄ７は任意のレベルに設定され
る。また、クロック発生器１３には、基準発振器１４か
ら基準パルスが入力されている。これにより、送信スイ
ッチ１２がオンになることによってクロック発生器１３
からパラレルシリアル変換器１１に８個のパルスが入力
され、データパターン発生器１０から出力される検査用
パラレルデータはシリアルデータ列に変換されて検査対
象データ変換装置１に送出される。

受信検出部９は、送信部８から送出される検査用データ
が検査対象データ変換装置１で正しく変換された場合の
基準パラレルデータを出力する基準パラレルデータ発生
器１５と、検査対象データ変換装置１から変換出力され
るシリアルデータ列をパラレルデータに変換するシリア
ルパラレル変換器１６と、これら基準パラレルデータと
シリアルパラレル変換器１６から変換出力されるパラレ
ルデータを比較するコンパレータ１７と、該コンパレー
タ１７の一致検出信号により点灯駆動される発光ダイオ
ードなどの発光表示素子１８と、シリアルパラレル変換
器１６を駆動するための複数個のクロック（８ビツトの
場合は８個）を発生するクロック発生器１９とで構成さ
れている。該クロック発生器１９には検査対象データ変
換装置１から変換出力されるシリアルデータ列と基準発
振器１４の基準パルスが入力されている。これにより、
クロック発生器１９はシリアルデータ列の先頭ビットＤ
ＯのＬレベルを検出することによって８個のパルスをシ
リアルパラレル変換器１６に送出し、コンパレータ１７
は前述のような基準パラレルデータとシリアルパラレル
変換器１６から変換出力されるパラレルデータとの比較
を行ってその一致検出信号により発光表示素子１８を点
灯駆動する。

なお、上述の実施例では、パラレルデータとして８ビツ
トの例を説明したが、システムに応じてビット数は増減
すればよい。

また、検査対象データ変換装置１が入力データをそのま
ま折り返して出力するように設定されている場合には、
コンパレータ１７の一方に入力される基準パターンデー
タとして送信部８のデータパターン発生器１０から送出
されるパラレルデータをそのまま分岐して入力してもよ
い。

示すブロック図である。

第１図、第２図において、 １はデータ変換装置、 ８は送信部、 ９は受信検出部である。

Claims (1)

1. 【特許請求の範囲】 受信シリアルデータを所定のシリアルデータに変換して
   送信するデータ変換装置（１）を検査するシステムにお
   いて、 検査用パラレルデータをシリアルデータに変換して検査
   対象データ変換装置（１）に出力する送信部（８）と、 前記検査対象データ変換装置（１）から変換出力される
   検査用シリアルデータを受信してパラレルデータに変換
   し、変換されたパラレルデータと予め設定された基準パ
   ラレルデータを照合して前記検査対象データ変換装置（
   １）の変換動作の良否をチェックする受信検出部（９）
   を設けたことを特徴とするデータ変換装置検査システム
   。