JPH02190768A - デジタル式回転検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、デジタル処理で回転を検出する装置に関する
。

［従来の技術１ 検出対象の回転に伴い回転センサがらパルスを出力し、
このパルスに基づいて回転速度をデジタル処理で検出す
る装置は、特開昭５５−３１９１９号、特開昭６１−３
０７１号、特開昭６１−２０７９７０号、特公昭５９−
１２２１６号、実開昭６１−１４０９６５号に見られる
ように公知である。

しかし、上記公報の回転検出装置は、回転センサを１個
しか備えていないため、この回転センサが故障した時に
は、回転速度の検出が不可能になリ、ひいてはこの回転
検出装置からの回転速度情報に基づく制御システムの制
御動作が不可能になってしまう。

そこで、特開昭６１−２３２３５４号公報の回転検出装
置が開発されている。この装置は、第１゜第２の２つの
回転センサを備えており、これら回転センサは検出対象
の回転に伴い位相を互いに異ならせてパルスを出力する
。さらにこの回転検出装置は、マイクロコンピュータに
より制御される切り替え回路を備えており、上記２つの
回転センサからのパルスのうち、いずれか一方を選択す
るようになっている。詳述すると、切り替え回路では、
最初に第１の回転センサからのパルスを選択し、マイク
ロコンピュータで選択されたパルスに基づいて実際の回
転速度を検出する。この回転速度が所定の範囲外の場合
には、マイクロコンピュータから切り替え回路に切り替
え指令信号を出力して、第２の回転センサからのパルス
を選択させる。

［発明が解決しようとする課題１ しかし、上記特開昭６１−２３２３５４号公報の回転検
出装置は、マイクロコンピュータにより入力パルスに基
づく回転速度の演算を行い、この演算結果によりパルス
の選択を行っているため、上記演算を行う手段（マイク
ロコンピュータ）とは別系統の回路に上記選択パルスを
送って、他の回転検出例えば車両用エンジンのオーバー
ラン検出を行う場合、マイクロコンピュータの暴走時に
、パルス選択動作を行うことかできなくなり、オーバー
ラン検出が不可能になってしまうおそれがある。

［課題を解決するための手段１ 本発明は上記課題を解決するためになされたもので、そ
の要旨は、検出対象の回転に伴い位相を互いに異ならせ
てパルスを出力する第１．第２の２つの回転センサと、
これら２つの回転センサから出力されたパルスのうちの
一方を選択するパルス選択手段と、このパルス選択手段
で選択されたパルスに基づき測定対象の回転速度を検出
する回転速度手段とを備えたデジタル式回転検出装置に
おいて、上記パルス選択手段が次の構成を備えているこ
とを特徴とするデジタル式回転検出装置にある。

（イ）上記第１回転センサからのパルスと第２回転セン
サからのパルスを通過させる出力ゲート回路。

（ロ）上記第１．第２の回転センサからのパルスを受け
て、出力デート回路を制御するゲート制御回路、このデ
ート制御回路は、第１回転センサからのパルスを受ける
ことにより、これに続く第２回転センサからのパルスの
通過を禁じる制御信号を出力デート回路に出力し、第１
回転センサからのパルスを受けずに第２回転センサから
のパルスを続けて受けることにより、第２回転センサか
らのパルスの通過を許す制御信号を出力する。

［作用１ デート制御回路は、第１回転センサからのパルスを受け
ることにより、これに続く第２回転センサからのパルス
の通過を禁じる制御信号を出力ゲート回路に出力する。

これにより、第１回転センサからのパルスが優先的に出
力デート回路を通過する。また、デート制御回路は、第
１回転センサからのパルスを受けずに第２回転センサか
らのパルスを続けて受けることにより、第２回転センサ
からのパルスの通過を許す制御信号を出力デート回路に
出力する。これにより、第１回転センサが故障してパル
スの出力を行わなくなった時に、第２回転センサからの
パルスをバックアップ信号として出力することができる
。

上記のように、第１回転センサ、第２回転センサからの
パルスに基づくゲート制御９回路の制御により、出力デ
ート回路でのパルスの選択通過を行うものであり、この
パルス選択動作に回転速度演算等の演算過程の介在を無
くすことができ、確実で安定した選択動作を行える。

［実施例１ 以下、本発明の回転検出装置の一実施例を図面に基づい
て説明する。第２図に示すように、回転検出装置は第１
回転センサ１と第２回転センサ２を備えている。これら
回転センサ１，２は例えば電磁ピックアップからなり）
、エンジンのクランクシャフト３　（検出対象）に固定
されたセンシングギア４の周りに所定角度間隔離れて配
置されていて、センシングギア４の突起４ａが通過する
度にパルスＮ、、Ｎ２を出力する。これらパルスＮ、、
Ｎ２は互いに位相が異なり、周期が等しい。

上記回転センサ１，２からのパルスＮ　、、Ｎ　２は、
それぞれ図示しない波形整形回路を介して第１図の入力
端子１１．１２にそれぞれ送られ、さらに同期回路１３
．１４を介してパルス選択回路２０（パルス選択手段）
に送られる。

一方、振動子１５からの３．５−１２ＭＨ２＜７）パル
スが、クロック発生回路１６に送られ、ここで例えば８
分周されてクロックＣＬＫとなる。このクロ７りＣＬＫ
は同期回路１３．１４に送られる６同期回路１３．１４
では、上記パルスＮ　、、Ｎ　２をこのタロツクＣＬＫ
に同期させる。

上記選択回路２０では上記パルスＮ、、Ｎ２の一方を選
択し、選択パルスＮｓとして出力する。この選択パルス
Ｎｓは出力端子１７に送られる。出力端子１７には、例
えばマイクロコンピュータ３０が接続されており、この
マイクロコンピュータ３０では、選択パルスＮｓに基づ
いて実際のエンジン回転速度を演算し、この実回転速度
に基づいてエンジンへの燃料供給制御を行う。なお、マ
イクロコンピュータ３０は上述の説明から明らかなよう
に回転速度検出手段を含んでいる。

上記選択回路２０からの選択パルスＮｓは、さらにオー
バーラン検出回路４０に送られる。このオーバーラン検
出回路４０では、選択パルスＮｓに基づいてエンジンが
オーバーランか否かを検出し、オーバーランの場合には
、オーバーラン検出信号Ｏｖを出力端子１８に出力する
。出力端子１８には、警報装置３１やエンジン停止装置
３２が接続されており、このオーバーラン検出信号○Ｖ
に応答して、警報動作、エンジン停止動作をそれぞれ行
う。なお、このオーバーラン検出回路４０は、上述のよ
うにエンジンのオーバーランを検出するものであるから
、回転速度検出手段の一種である。

次に、各構成部について、さらに詳細に説明する。なお
、本実施例で用いられるフリップ７０ツブはすべて入力
の立ち上がりで動作するものとする。

本発明の特徴部をなすパルス選択回路２０は、第３図に
示すように第１パルス通過回路２１と第２パルス通過回
路２２と、両パルス通過回路２１゜２２の末端に接続さ
れた出力デート回路２３と、この出力デート回路２３を
制御するデート制御回路２４とを備えている。

上記出力ゲート回路２３は、前段ＮＡＮＤ回路２５と、
後段ＮＡＮＤ回路２６とを備えている。

前段ＮＡＮＤ回路２５の出力は後段ＮＡＮＤ回路２６の
一方の入力端子に入力される。

上記第１パルス通過回路２１には、インバータ２１ａが
設けられている。第１回転センサ１からのパルスＮ１は
、遅延回路２５ａによりクロックＣＬＫの１周期分だけ
遅延されて第１パルス通過回路２１を通り、インバータ
２１ａに反転されて後段ＮＡＮＤ回路２６の他方の入力
端子に入力される。

上記第２回転センサ２からのパルスＮ２は、遅延回路２
５ｂによりりａツクＣＬＫの１周期分だけ遅延されて第
２パルス通過回路２２を通り、前段ＮＡＮＤ回路２５の
一方の入力端子に入力される。

上記デート制御回路２４は、ＲＳフリップフロップ２８
と、Ｄフリップフロップ２９により構成されている。Ｒ
８７リツプ７０ツブ２８のセット入力端子Ｓには、第２
回転センサ２からのパルスＮ２が遅延回路２５ｂを経て
入力される。また、リセット入力端子Ｒには、第１回転
センサ１からのパルスＮ１が遅延回路２５ａを経て入力
される。

Ｒ８７リツプ７０ツブ２８のＱ出力は、Ｄ７リツプ７０
ツブ２９のＤ入力端子に入力される。このＤ７リツプ７
０ツブ２９のクロック入力端子ＣＰには、上記第２回転
センサ２からのパルスＮ２が遅延回路２５ｂを経ずに入
力され、クリア入力端子ＣＬには、第１回転センサ１か
らのパルスＮが、インバータ２１ａに反転され、さらに
もう−度反転されて入力される。Ｄ７リツプフロツプ２
９のＱ出力は、前述の前段ＮＡＮＤ回路２５の他方の入
力端子に入力される。

上記パルス選択回路２０の作用について、第５図のタイ
ムチャートを参照しながら説明する。なお、第５図では
、遅延回路２５ａ、２５ｂの微小な遅延時間はタイムチ
ャートでは表わされていないが、上記７リツプ７０ツブ
２８，２９の動作に重要な役割を担っている。

パルス選択回路２０では、第１回転センサ１のパルスＮ
１を優先的に選択する。すなわち、遅延回路２５ａを経
たパルスＮ、はインバータ２１ａに反転されて後段ＮＡ
ＮＤ回路２６の他方の入力端子に入力される。この時、
後段ＮＡＮＤ回路２６の一方の入力端子は、後述するよ
うに前段ＮＡＮＤ回路２５からハイレベルの出力を受け
ている。

したがって、後段ＮＡＮＤ回路２６の出力は、上記反転
されたローレベルのパルスＮ１を受けない時にローレベ
ルであり、この反転されたパルスＮ１を受けた時にハイ
レベルとなる。このようにして、後段ＮＡＮＤ回路２３
は、実質的にパルスＮの通過を許容し、これを選択パル
スＮｓとして出力する。

上記パルス選択回路２０では、第１回転センサ１からの
パルスＮ１を受けている間は、第２回転センサ２からの
パルスＮ２を選択パルスとして出力しない。詳述すると
、パルスＮ１は、ＲＳフリップ７０ツブ２８のリセット
端子Ｒに入力して、このＲ８７リツプ７０ツブ２８をリ
セット状態にする。このため、Ｒ８７リツプ７０ツブ２
８のＱ出力がローレベルになり、Ｄ７リツプ７０ツブ２
９のＤ入力がローレベルになる。したがって、このＤ７
リツプ７０ツブ２９のクロック端子ＣＰに第２回転セン
サ２のパルスＮ２が人力しても、そのＱ出力はローレベ
ルのままである。なお、このパルスＮ２は、遅延回路２
５ｂにより微小時間遅れてＲＳフリップ７０ンプ２８を
セット状態にし、これによりＤ７リツプ７０ツブ２９の
Ｄ入力をハイレベルにするが、すでに、クロック端子Ｃ
Ｐへの遅延されないパルスＮ２が入力した後であるので
、Ｄフリップ７０ツブ２９のＱ出力はローレベルのまま
である。この結果、前段ＮＡＮＤ回路２５の他方の入力
端子に遅延されたパルスＮ２が入力した時でも、この前
段ＮＡＮＤ回路２５の出力はハイレベルを維持され、ひ
いては後段ＮＡＮＤ回路２６の出力がローレベルのまま
維持される。

換言すれば、第２回転センサ２の回転パルスＮ２は、前
段ＮＡＮＤ回路２５で通過を禁じられ、後段ＮＡＮＤ回
路２６から選択パルスＮｓとして出力されない。

上記パルス選択回路２０は、第１回転センサ１が故障し
てパルスＮ１を受けなくなった時に、第２回転センサ２
からのパルスＮ２を選択する。詳述すると、この第２回
転センサ２からの遅延されたパルスＮ２により、Ｒ８７
リツプ７０ツブ２８がセット状態となり、そのＱ出力が
ハイレベルとなり、Ｄ７リツプ７ａツブ２９の０人力が
ハイレベルの状態となるが、この状態は、第１回転セン
サ１からのパルスＮ１がＲ８７リツプ７０ツブ２８のリ
セット端子Ｒに入力しないので、そのまま維持される。

次に、第２回転センサ２からのパルスＮ２がＤ７リツプ
７０ツブ２９のクロック端子ＣＰに入力した時に、この
Ｄ７リツプ７０ツブ２９のＱ出力がハイレベルとなる。

この時、前段ＮＡＮＤ回路２５は他方の入力端子でＤ７
１Ｊツブ７０ツブ２９からのハイレベルのＱ出力を受け
、方の入力端子でパルスＮ２を受けるため、その出力は
ローレベルとなり、これにより、後段ＮＡＮＤ回路２６
の出力をハイレベルにすることができる。この結果、パ
ルスＮ２を選択パルスＮｓとして出力することができる
。

次に、上記選択パルスＮｓを受ける第１図のオーバーラ
ン検出回路４０について説明する。このオーバーラン検
出回路４０は、バイナリ−カウンタ４１を備えている。

このバイナリ−カウンタ４１は、そのクリア端子ＣＬＲ
に上記選択パルスＮＳが人力された時にイニシャライズ
され、その後選択パルスＮｓの入力がなくなった時にク
ロックＣＬＫを計数し始める。この計数値は、選択パル
スＮｓの周期を表しており、その逆数が周波数を表す。

バイナリ−カウンタ４１の計数情報は第１ピツクアツプ
４２と第２ピツクアツプ４３に送られる。

これらピックアップ４２．４３には、第１設定回路４４
．第２設定回路４５からそれぞれ異なる設定値情報が入
力されている。第１設定回路４４の第１設定値は、オー
バーランに相当する周波数の上限値Ｆｕ　　（第６図参
照）に対応するものであり、第２設定回路４５の第２設
定値はオーバーランに相当する周波数の下限値Ｆ１に対
応するものである。第１ピツクアツプ４２では、バイナ
リ−カウンタ４１からの計数値が第１設定値に達した時
に、ハイレベルのパルスを出力する。このハイレベルの
パルスは、選択パルスＮｓの周波数がオーバーラン周波
数の上限値Ｆｕより低かったことを表しており、以下こ
れを第１非オーバーラン検出信号Ｎｖ、と称す。また、
第２ピツクアツプ４３は、バイナリ−カウンタ４１から
の計数値が第２設定値に達した時に、ハイレベルのパル
スを出力する。

このハイレベルのパルスは、選択パルスＮｓの周波数が
オーバーラン周波数の下限値Ｆ１より低かったことを表
しており、以下これを第２非オーバーラン検出信号Ｎｖ
２と称す。

上記オーバーラン検出回路４０は、さらにアップダウン
指令信号発生回路４６と、このアップダウン指令信号発
生回路４６からの信号を受けて加算または減算を行うア
ップダウンカウンタ４７を備えている。

上記アップダウン指令信号発生回路４６は、上記非オー
バーラン検出信号Ｎ　Ｖ　ｌｔＮ　Ｖ　２に基づいて、
上記選択パルスＮｓをアップ指令信号ＵＰ。

ダウン指令信号Ｄ　Ｗ　ｉ：変換し、これらを２つの出
力端子からそれぞれ出力するものである。概略的に説明
すると、選択パルスＮｓの周波数が上限周波数Ｆｕを越
えた時、すなわち上記第１．第２の非オーバーラン検出
信号Ｎｖ　、、Ｎｖ　２を受けない時には、選択パルス
Ｎｓをアップ指令信号ＵＰに変換する。選択パルスＮｓ
の周波数が下限周波数Ｆ１より低い時、すなわち第１．
第２の非オーバーラン検出信号ＮＶｌｌＮＶ２を受けた
時には、上記選択パルスＮｓを、ダウン指令信号ＤＷに
変換する。選択パルスＮｓの周波数が上限周波数Ｆｕと
下限周波数Ｆ＋の間にある時、すなわち第１の非オーバ
ーラン検出信号Ｎｖ、を受けるものの第２の非オーバー
ラン検出信号Ｎν２を受けない時には、選択パルスＮｓ
をアップ指令信号ＵＰ、ダウン指令信号ＤＷのいずれに
も変換せず、両出力端子をローレベルに維持する。

上記アップダウンカウンタ４７は、上記アップダウン指
令信号発生回路４６からのアップ指令信号ＵＰを受ける
度に１だけ加算し、ダウン指令信号ＤＷを受ける度に１
だけ減算する。アップダウンカウンタ４７は「０」〜「
１５」まで計数可能であり、「０」と［１５］で飽和す
る。そして、「０」〜「７」までの計数値の時に出力が
ローレベルとなり、「８」〜「１５」主での時に出力が
ハイレベルになる。したがって、アップダウンカウンタ
１５では、飽和された計数値「０」から上記アップ指令
信号ＵＰを８回計数した時に、始めて出力がハイレベル
になり、飽和された計数値「１５」から上記ダウン指令
信号ＤＷを８回計数した時に、始めて出力がローレベル
になる。

アップダウンカウンタ４７の出力端子は、ＦＥＴ４８の
デートに接続される。このＦＥＴ４８のドレインは接地
されソースは前述した出力端子１８に接続されている。

アップダウンカウンタ４７からの出力がローレベルの時
には、ＦＥＴ４８は非導通状態であるから出力端子１８
はハイインピーダンス状態である。アップダウンカウン
タ４７の出力がハイレベルの時には、ＦＥＴ４８は導通
状態となり、出力端子１８はローレベルとなる。

この出力端子１８のローレベルの出力はオーバーラン検
出信号Ｏｖとして、警報装置３１およびエンジン停止装
置３２に送られる。

上記アップダウンカウンタ４７のクリア端子ＣＬＲには
、タイマ４９の出力端子が接続されている。このタイマ
４９は、クリア端子で上記選択パルスＮｓを受け、クロ
ック端子でバイナリ−カウンタ４１のｎ桁目の出力端子
から前述したクロックＣＬＫの周期の２のｎ乗倍の周期
を有するクロックＣＬＫ’　を受ける。このクロックＣ
ＬＫ’の計数値が設定値に達した時に、ハイレベルの信
号を出力して、アップダウンカウンタ４７をイニシャラ
イズする。したがって、エンジンが停止して、選択パル
スＮｓの出力が停止された後で、上記タイマ４９の設定
Ｉｆｉ！間経過した時に、アップダウンカウンタ４７が
イニシャライズされる。

上記オーバーラン検出回路４０の作用を総括すると、第
１ピックアップ４２．第２ピツクアツプから、それぞれ
オーバーラン周波数の上限値Ｆｕ。

下限値Ｆ１を基準として非オーバーラン検出信号Ｎｖ＋
＊ＮＶ２を出力することにより、オーバーラン検出にヒ
ステリシス特性を持たせることができ、検出の安定性を
図ることができる。また、アップダウンカウンタ４７で
ＵＰ指令信号を８回数えた時に、始めて出力がハイレベ
ルとなって、出力端子１８からオーバーラン検出信号Ｏ
ｖを出力できるようにしたので、ノイズ等による誤って
オーバーラン検出信号を出力するのを防止することがで
きる。また、第５図に示すように、パルスＮ１の出力が
不安定となり選択パルスＮｓの周波数が一時的に晶くな
っても、オーバーランと誤検出するのも防止することが
でトる。

次に、上記アップダウン指令信号発生回路４６の詳細な
構成について、第４図を参照して説明する１選択パルス
Ｎｓは、遅延回路５１に入力され、クロックＣＬＫの１
周期分だけ遅延される。

遅延回路５１の出力はＮＡＮＤ回路５２の一方の入力端
子および第１Ｒ８７リツプ７０ツブ５３のセット入力端
子Ｓに入力される。第１Ｒ８７リツプ７０ツブ５３のリ
セット入力端子Ｒには、前述した第１ピツクアツプ４２
から第１非オーバーラン検出信号Ｎｖ＋が入力される。

第１Ｒ８７リツプ７ｏツ７”５３＋７）Ｑ出力は、ＥＸ
−ＮＯＲ回路５４の一方の入力端子に入力されるととも
に、第２ＲＳフリツプ７０ツブ５５のセット入力端子Ｓ
に入力される。

上記第２Ｒ８７リツプ７０ツブ５５のリセット入力端子
Ｒには、前述した第２ピツクアツプ４３から第２非オー
バーラン検出信号ＮＶ２が入力される。第２Ｒ８７リツ
プ７Ｉ７ツプ５５のＱ出力は、上記ＥＸ−ＮＯＲ回路５
４の他方の入力端子に入力されるとともに、第２Ｄ７リ
ツプ７０ツブ５７のＤ入力端子に入力される。

上記ＥＸ−ＮＯＲ回路５４の出力は第１Ｄ７リツプ７０
ツブ５６のＤ入力端子に入力される。＊た、第１．第２
のＤフリップ７０ツブ５６．５７のクロック入力端子Ｃ
Ｐには、上記選択回路２０からの選択パルスＮｓが入力
される。

上記第１Ｄフリツプフロツプ５６のＱ出力は上記ＮＡＮ
Ｄ回路５２の他方の入力端子に入力される。ＮＡＮＤ回
路５２の出力は、第１．第２のＮＯＲ回路５８．５９の
一方の入力端子に入力される。また、上記第２Ｄ７リツ
プ７０ツブ５７のＱ出力は、第１ＮＯＲ回路５８の他方
の入力端子に入力され、そのＱ出力は第２ＮＯＲ回路５
９の他方の入力端子に入力される。

次に、上記構成のアップダウン指令信号発生回路４６の
作用について詳述する。まず、第７図のタイムチャート
に示すように、選択パルスＮｓの周波数が上限周波数Ｆ
ｕを越えている時、すなわちピックアップ４２．４３か
ら上記第１．第２の非オーバーラン検出信号ＮＶ　、、
ＮＶ　２が出力されない時には、第１Ｒ３７リツプ７０
ツブ５３が選択パルスＮｓによってセット状態にされ、
これに応答して第２Ｒ８７リツプ７０ツブ５５がセット
状態にされ、これらＲ８７リツプ７０ツブ５３，５５の
Ｑ出力はハイレベルに維持される。このため、ＥＸ−Ｎ
ＯＲ回路５４の出力もハイレベルに維持される０次の選
択パルスＮｓがＤ７リツプ７０ツブ５６．５７のクロッ
ク入力端子ＣＰに入力されると、これらのＱ出力がハイ
レベルとなりそのままハイレベルを維持される。したが
って、ＮＡＮＤ回路５２は、他方の入力端子に第１Ｄフ
リツプ７０ツブ５６のハイレベルの出力を受けることに
なり、上記遅延回路５１を経て微小時間遅延された選択
パルスＮｓを受ける度に、ローレベルとなる。第２ＮＯ
Ｒ回路５９は第２Ｄフリツプフロツプ５７からローレベ
ルのＱ出力を受けているから、上記ＮＡＮＤ回路５２か
らローレベルの出力を受ける度に出力をハイレベルにす
る。換言すればアップ指令信号ＵＰを出力する。この時
、第１ＮＯＲ回路５８は、第２Ｄフリツプフロツプ５７
からハイレベルのＱ出力を受けているから、その出力は
ローレベルのままであり、ダウン指令信号ＤＷを出力し
ない。

次に、第８図のタイムチャートに示されているように、
選択パルスＮｓの周波数が上限周波数ＦＵと下限周波数
Ｆ１の間にあり、第１の非オーバーラン検出信号Ｎｖ、
が出力され、第２の非オーバーラン検出信号Ｎｖ２が出
力されない時には、第２Ｒ８７リツプフロツプ５５は選
択パルスＮｓによりセットされると、そのままセット状
態を維持されるが、第１ＲＳフリツプフロツプ５３は第
１非オーバーラン検出信号Ｎｖ、によりリセットされる
。このリセット時にＥＸ−ＮＯＲ回路５４の出力はロー
レベルになる。したがって、Ｄ７リツプフロツプ５６．
５７の出力はともにローレベルに維持され、ＮＡＮＤ回
路５２の出力はハイレベルに維持される。ＮＯＲ回路５
８．５９の一方の入力端子には、常にＮＡＮＤ回路５２
のハイレベルの出力が入力されているから、出力はロー
レベルに維持され、アップ指令信号ＵＰ、ダウン指令信
号ＤＷは共に出力されない。

次に、第９図のタイムチャートに示すように、選択パル
スＮｓの周波数が下限周波数Ｆ１より低い時、すなわち
両方の非オーバーラン検出信号Ｎν１ｌＮＶ２が出力さ
れる時には、選択パルスＮｓでセットされたＲ３７リツ
プ７０ツブ５３．５５は、それぞれ非オーバーラン検出
信号ＮＶ＋＋Ｎｖ２によりリセットされる。したがって
、ＥＸ−ＮＯＲ回路５４は、第１非オーバーラン検出信
号Ｎｖ１出力時にローレベルに落ちるが、第２非オーバ
ーラン検出信号Ｎｖ２出力時に再びノ１イレベルに戻る
ため、次の選択パルスＮｓが第１Ｄ７リツプ７０ツブ５
６のクロック入力端子ＣＰに入力した時に、第１　Ｄ　
７１７ツプ７０ツブ５６の出力がハイレベルとなり、こ
のハイレベルの状態を維持される。したがって、ＮＡＮ
Ｄ回路に選択パルスＮＳが入力する度に、その出力がロ
ーレベルになる。

一方、ＮＯＲ回路５８．５９は、第７図の場合とは逆の
状態になっているから、第１　ＮＯＲ回路５８からハイ
レベルのダウン指令信号ＤＷが出力され、第２ＮＯＲ回
路５９からはＵＰ指令信号は出力されない。

本−発明は上記実施例に制約されず種々の態様が可能で
ある。

［発明の効果１ 以上説明したように、本発明では、第１回転センサが故
障してパルスの出力を停止した時でも、第２回転センサ
からのパルスをバックアップ信号として用いることがで
きるので、回転速度検出を続けることができろ。しかも
、！＠１回転センサ。

第２回転センサからのパルス自身に基づいて、これらパ
ルスの選択を行うので、確実で安定した選択動作を行え
る。

【図面の簡単な説明】

第１図は本発明に係わる回転検出装置の一実施例を示す
回路ブロック図、第２図は第１図の回転検出装置に用い
られる２個の回転センサを示す図、第３図は第１図のパ
ルス選択回路の詳細な回路図、第４図は第１図のアップ
ダウン指令信号発生回路の詳細な回路図、第５図はパル
ス選択回路の作用を説明するタイムチャート、第６図は
オーバーラン検出のヒステリシス特性を示す図、第７図
〜第９図は選択パルスの異なる周波数におけるアップダ
ウン指令信号発生回路の作用を説明するタイムチャート
である。 １・・・第１回転センサ、２・・・第２回転センサ、３
・・・検出対象（クランクシャ７））、２０・・・パル
ス選択手段（パルス選択回路）、２３・・・出力デート
回路、２４・・・ゲート制御回路、３０・・・回転速度
検出手段（マイクロコンピュータ）、４０・・・回転速
度検出手段（オーバーラン検出回路）。

Claims (1)

1. 【特許請求の範囲】 検出対象の回転に伴い位相を互いに異ならせてパルスを
   出力する第１、第２の２つの回転センサと、これら２つ
   の回転センサから出力されたパルスのうちの一方を選択
   するパルス選択手段と、このパルス選択手段で選択され
   たパルスに基づき測定対象の回転速度を検出する回転速
   度手段とを備えたデジタル式回転検出装置において、上
   記パルス選択手段が次の構成を備えていることを特徴と
   するデジタル式回転検出装置。 （ィ）上記第１回転センサからのパルスと第２回転セン
   サからのパルスを通過させる出力ゲート回路。 （ロ）上記第１、第２の回転センサからのパルスを受け
   て、出力ゲート回路を制御するデート制御回路、このデ
   ート制御回路は、第１回転センサからのパルスを受ける
   ことにより、これに続く第２回転センサからのパルスの
   通過を禁じる制御信号を出力ゲート回路に出力し、第１
   回転センサからのパルスを受けずに第２回転センサから
   のパルスを続けて受けることにより、第２回転センサか
   らのパルスの通過を許す制御信号を出力する。