JPH0370314A - クロック断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ クロック信号の断状態を検出してクロックの断情報を送
出するクロック断検出回路に関し、検出周期を設定する
信号周期が断検出対象クロック信号に制限されることな
く任意に設定できる安価な回路構成のクロック断検出回
路を提供することを目的とし、 クロック信号の断続状態を検出するクロック断検出回路
において、断検出周期を設定する信号を出力する断検出
周期信号発生回路と、断検出対象クロック信号がリセッ
ト信号として入力され前記断検出周期信号発生回路の出
力信号がクロック信号として入力される第１のＤ形フリ
ップフロップブロックと、前記断検出周期信号発生回路
の出力信号がクロック信号として入力され前記第１のＤ
形フリップフロップブロックの出力信号を断検出情報と
して読み込む第２のＤ形フリップフロップブロックを設
けるように構成する。

［産業上の利用分野］ 本発明は、クロック信号の断状態を検出してクロックの
断情報を送出するクロック断検出回路に関するものであ
り、更に詳しくは、断検出の周期が広範囲にわたって設
定できるクロック断検出回路に関する。

多重データ伝送システム等において、複数系統のクロッ
ク信号をセレクタ等で選択的に切り換えて用いることが
ある。

このようなシステムでは、各系統のクロック信号がそれ
ぞれ送出されているか否かを常に把握しておかなければ
ならない。

そこで、クロック信号の断状態を検出してクロックの断
情報を送出するクロック断検出回路が用いられている。

［従来の技術］ 第４図は従来のこのようなりロック断検出回路の一例を
示すブロック図である。図において、タイマー回路１は
クロック断検出周期を設定するための信号Ｓ１を出力す
るものであり、該出力信号Ｓ、は分周回路２に入力され
ている。該分周回路２の出力信号Ｓ２はインバータ３及
びバッファ４を介してＤ形フリップフロップ５のリセッ
ト端子長に入力されると共に、Ｄ形フリップフロップ６
のクロック端子Ｃに入力されている。Ｄ形フリップフロ
ップ５のクロック端子Ｃには外部からクロック信号Ｓ、
が入力され、データ端子りはＨレベルに固定され、出力
端子Ｑの出力信号Ｓ４はＤ形フリップフロップ６のデー
タ端子りに入力されている。Ｄ形フリップフロップ６の
出力端子Ｑの出力信号Ｓ、はクロック信号Ｓ、の断情報
として送出される。

このような回路の動作を第５図のタイミングチャートを
用いて説明する。

タイマー回路１は、クロック断検出周期を設定するため
の（ａ）に示すような信号Ｓ１を分周回路２に出力する
。該分周回路２は入力される信号Ｓ１をｌ／＋に分周し
て検出周期を設定し、各検出周期毎に（ｂ）に示すよう
に信号Ｓ１のパルス幅と等しいパルス幅の信号Ｓ２を出
力する。該分周回路２の出力信号Ｓ２は、インバータ３
及びバッファ４を介してＤ形フリップフロップ５のりセ
ット端子長にリセット信号として入力されると共にＤ形
フリップフロップ６のクロック端子Ｃにクロック信号と
して入力されるが、Ｄ形フリップフロップ５のリセット
端子長に入力されるリセット信号にはインバータ３及び
バッファ４の直列回路でＤ形フリップフロップ６のクロ
ック端子Ｃに入力されるクロック信号の立ち上がりエツ
ジに対して十分な遅延時間が与えられる。Ｄ形フリップ
フロップ５のクロック端子Ｃには外部から（Ｃ）に示す
断検出対象となるクロック信号Ｓ３が入力される。（ｄ
）はＤ形フリップフロップ５の出力信号Ｓ４を示してい
る。該り形フリッ゛ブフロップ５の出力信号Ｓ４は、前
記分周回路２の出力信号Ｓ２が入力されることによりリ
セットされてＬレベルになるが、クロック信号Ｓ３が連
続的に入力されている通常の状態ではその次のクロック
信号Ｓ。

の立ち上がりでセットされてすぐにＨレベルになる。と
ころが、クロック信号Ｓ、がＨレベル又はＬレベルのい
ずれかが連続するように固定された断状態では、信号Ｓ
２の立ち上がりから、クロック信号Ｓ、が通常の状態に
復帰するまでの間リセット状態が保持される。（ｅ）は
Ｄ形フリップフロップ６の出力信号Ｓ、を示している。

すなわち、Ｄ形フリップフロップ６は、前記分周回路２
の出力信号Ｓ２をクロックとしてＤ形フリップフロップ
５の出力信号Ｓ４を読み込み断情報として出力する。

［発明が解決しようとする課題］ しかしながら、このような従来の回路構成では、タイマ
ー回路１の出力信号Ｓ１を分周回路２で分周してＤ形フ
リップフロップ５のリセット信号を発生させているので
、断検出対象となるクロック信号Ｓ３の周期との関係か
ら速度が制限されることになる。

従って、クロック信号の断検出を行う周期を自由に変化
させることは出来ず、タイマー回路１の出力信号Ｓ１の
周期を固定化しておかなければならない。

また、断検出対象クロック信号Ｓ３が高速になるとタイ
マー回路１の出力信号Ｓ１も高速にしなければならない
ことからタイマー回路１の発振素子として精度の高いも
のを用いなければならず、回路のコストが高くなるとい
う問題もある。

本発明は、このような課題に鑑みてなされたものであり
、検出周期を設定する信号周期が断検出対象クロック信
号に制限されることなく任意に設定できる安価な回路構
成のクロック断検出回路を提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明のクロック断検出回路の原理ブロック図
である。図において、断検出周期信号発生回路７の出力
信号Ｓ６は、第１のＤ形フリッププロップブロック８及
び第２のＤ形フリップフロップブロック９にクロック信
号として入力されている。第１のＤ形フリップフロップ
ブロック８には断検出対象クロック信号Ｓ７がリセット
信号として入力されている。第１のＤ形フリップフロッ
プブロック８の出力信号Ｓ８は断検出情報として第２の
Ｄ形フリップフロップブロック９に読み込まれでいる。

［作用］ 第１のＤ形フリップフロップブロック８には断検出周期
信号発生回路７の出力信号Ｓ６がクロック信号として入
力され、断検出対象クロック信号Ｓ７がリセット信号と
して入力されているので、断検出周期信号発生回路７の
出力信号Ｓ６の周期を断検出対象クロック信号Ｓ７の周
期よりも長く設定しておくことにより第１のＤ形フリッ
プフロップブロック８は常にリセット状態になる。

そして、断検出対象クロック信号Ｓ７が断状態になると
第１のＤ形フリップフロップブロック８はリセットされ
なくなって断検出周期信号発生回路７の出力信号Ｓ６の
立ち上がりエツジで断検出が始まり、断検出状態が１周
期以上継続することにより第１のＤ形フリップフロップ
ブロック８の出力信号Ｓ８は断検出情報として第２のＤ
形フリップフロップブロック９に読み込まれる。

［実施例］ 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第２図は本発明の一実施例を示すブロック図であり、第
１図と同一のものには同一の符号を付して示している。

図において、断検出周期設定信号発生回路であるタイマ
ー回路７は断検出周期信号Ｓ６を第１のＤ形フリップフ
ロップブロック８及び第２のＤ形フリップフロップブロ
ック９にクロック信号として入力する。第１のＤ形フリ
ップフロップブロック８は、２個のＤ形フリップフロッ
プ１０．１１、インバータ１２及びオアゲート１３で構
成されている。各り形フリップフロップ１０．１１のデ
ータ端子りはＨレベルに固定され、クロック端子Ｃには
タイマー回路７の出力信号Ｓ６が入力され、出力信号は
オアゲート１３に入力されている。Ｄ形フリップフロッ
プ１０のリセット端子長には断検出対象クロック信号Ｓ
７が直接入力され、Ｄ形フリップフロップ１１のリセッ
ト端子長には断検出対象クロック信号Ｓ７がインバータ
１２を介して入力されている。第２のＤ形フリップフロ
ップ９のデータ端子りにはオアゲート１３の出力信号Ｓ
８が入力され、クロック端子Ｃにはタイマー回路７の出
力信号Ｓ６が入力されている。

このような回路の動作を第３図のタイミングチャートを
用いて説明する。

タイマー回路７は、クロック断検出周期を設定するため
の（ａ）に示すような信号Ｓ６を第１のＤ形フリップフ
ロップブロック８及び第２のＤ形フリップフロップブロ
ック９のクロック端子Ｃにクロック信号として入力する
。Ｄ形フリップフロップ１０のリセット端子長には（ｂ
）に示すような断検出対象クロック信号Ｓ７が直接入力
され、Ｄ形フリップフロップ１１のリセット端子長には
（ｃ）に示すように断検出対象クロック信号Ｓ７をイン
バータ１２で反転した信号Ｓ、。が入力されている。（
ｄ）はＤ形フリップフロップ１０の出力信号Ｓｌ＋を示
し、（ｅ）はＤ形フリップフロップ１１の出力信号ＳＩ
２を示している。各り形フリツブフロップ１．０．１１
の出力信号Ｓ　Ｉ　ｌ＋　　５１２はタイマー回路７の
出力信号Ｓ６がクロック端子Ｃにクロック信号として入
力されることによりセットされるが、断検出対象クロリ
フ信号Ｓ７が連続的に入力されている通常の状態ではそ
の次の断検出対象クロック信号３７，５１０ですぐにリ
セットされる。ところが、断検出対象クロック信号Ｓ７
が例えば（ｂ）に示すようにＬレベルが連続するように
固定された断状態では、Ｄ形フリップフロップ１０の出
力信号Ｓ、はりセット状態のままとなり、Ｄ形フリップ
フロップ１１の出力信号Ｓ＋Ｚはタイマー回路７の出力
信号Ｓ６の立ち上がりから、断検出対象クロック信号Ｓ
７が通常の状態に復帰するまでの間セット状態が保持さ
れる。これにより、断検出対象クロック信号Ｓ７がＨレ
ベル。

Ｌレベルのいずれで断になっても確実に断状態を検出で
きる。（ｆ）はオアゲート１３の出力信号Ｓ８を示して
いる。第２のＤ形フリップフロップブロック９は、オア
ゲート１３の出力信号Ｓ８の断検出状態が（ａ）に示す
クロック断検出周期信号Ｓ６の１周期以上継続すること
により、オアゲート１３の出力信号Ｓ８をクロック断情
報として読み込んで（ｇ）に示すように出力する。

このように構成することにより、クロック断検出周期信
号としてタイマー回路７の出力信号Ｓ６をそのまま用い
ているので広範囲に変えることができる。

そして、断検出対象クロック信号Ｓ７が高速になっても
タイマー回路７の出力信号Ｓ６はそれほど高速にしなく
てもよく、発振素子として低速のものが使えることから
をタイマー回路７の回路構成を比較的安価にできる。

また、従来のような分周回路が不要になることから、回
路規模を小さくできるという効果も得られる。

〔発明の効果コ 以上詳細に説明したように、本発明によれば、検出周期
を設定する信号周期が断検出対象クロック信号に制限さ
れることなく任意に設定できる安価な回路構成のクロッ
ク断検出回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示すブロック図、第３図は
第２図の動作を説明するだめのタイミングチャート、 第４図は従来のクロック断検出回路の一同を示すブロッ
ク図、 第５図は第４図の動作を説明するためのタイミングチャ
ートである。 第１図において、 ７は検出周期設定信号発生手段、 ８は第１のＤ形フリップフロップブロック、９は第２の
Ｄ形フリップフロップブロックである。

Claims (1)

1. 【特許請求の範囲】 クロック信号の断続状態を検出するクロック断検出回路
   において、 断検出周期を設定する信号を出力する断検出周期信号発
   生回路（７）と、断検出対象クロック信号がリセット信
   号として入力され前記断検出周期信号発生回路（７）の
   出力信号がクロック信号として入力される第１のＤ形フ
   リップフロップブロック（８）と、前記断検出周期信号
   発生回路（７）の出力信号がクロック信号として入力さ
   れ前記第１のＤ形フリップフロップブロック（８）の出
   力信号を断検出情報として読み込む第２のＤ形フリップ
   フロップブロック（９）を設けたことを特徴とするクロ
   ック断検出回路。