JPH02191011A - 保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、安定化電源回路等に使用される保護回路に関
する。

〔従来の技術〕

この種の保護回路としては、第２図に示す安定化電源回
路に適用されるものがある。この安定化電源回路は、入
力端子端子１と出力電圧端子２との間に制御用トランジ
スタＱ１をシリーズ接続し、出力側に接続した抵抗Ｒ１
、Ｒ２の共通接続点の電圧■０を出力電圧情報としてト
ランジスタＱ２に取り込んで、そのトランジスタＱ２の
インピーダンスを制御し、トランジスタＱ３を介してト
ランジスタＱ１のエミッタ・コレクタ間のインピーダン
スを制御して出力電流を制御し、出力電圧をツェナーダ
イオードＺＤのツェナー電圧に対応する一定の値に保持
するようにした回路である。Ｒ３は起動抵抗である。

この回路における保護回路は、制御トランジスタ１のエ
ミッタ側にシリーズ接続した検出抵抗Ｒ４とその抵抗Ｒ
４に生じる電圧に対応したコレクタ電流を吸い込むトラ
ンジスタＱ４とを使用し、このトランジスタＱ４のコレ
クタをトランジスタＱ３のベースに接続して構成されて
いる。

この保護回路では、検出抵抗Ｒ４に流れる電流が過大に
なると、トランジスタＱ３のベース電圧が低下して、ト
ランジスタＱ１のインピーダンスを増大させ、負荷電流
１ｏを減少させるように動作して、過電流保護が行われ
る。

〔発明が解決しようとする課題〕

ところが、この回路では、検出抵抗Ｒ４に負荷電流ＩＯ
が直接流れるので、そこにおける損失が１ｏ２　・Ｒ４
として発生して大負荷電流を扱うほど大きくなり、また
、出力インピーダンスも大きくなるという問題がある。

本発明はこのような点に鑑みてなされたものであり、そ
の目的は、過電流検出に伴う損失を無くし、出力インピ
ーダンスも低く抑えることができるようにした保護回路
を提供することである。

〔課題を解決するための手段〕

このために本発明は、入力電圧端子と出力電圧端子との
間に制御トランジスタがシリーズ接続された回路におい
て、該制御トランジスタのベース・エミソク間の電圧を
検出する検出手段と、該検出手段の検出結果に応じて上
記制御用トランジスタのベース電圧を制御する制御手段
とを具備した。

〔実施例〕

以下、本発明の実施例について説明する。第１図はその
一実施例の保護回路を有する安定化電源回路の回路図で
ある。本実施例において、安定化電源回路は第２図に示
したものと同一であるので同一の符号を付しその説明は
省略する。本実施例での保護回路は、制御トランジスタ
Ｑ１のエミッタに検出抵抗Ｒ５の一端を接続し、その抵
抗Ｒ５の他端に検出トランジスタＱ５のエミッタを接続
して、そのトランジスタＱ５のベースをトランジスタＱ
１のベースに接続している。そして、このトランジスタ
Ｑ５のコレクタをトランジスタＱ６のベースに接続し、
そのトランジスタＱ６のコレクタをトランジスタＱ３の
ベースに接続している。

Ｒ６はトランジスタＱ６のベース抵抗である。

この回路では、負荷電流Ｉｏが増大して、トランジスタ
Ｑｌのコレクタ電流がＩＣＩからｒｃ＋十八Ｉへ＋に変
化すると、そのトランジスタＱ１のベース・エミッタ間
電圧ＶＢＥＩ　も、ＶＢＥ＋からＶＢＥＩ＋ΔＶＢＥＩ
に増大変化する。

ΔＩｃ＋／ΔＶＩＩＥＩ　＝ｇ−＝　（ｑ／ｋＴ）Ｉｃ
＋＃４０１ｃ、（定温） ΔＶＩＩＥＩ　＃ΔＩ　ｃＩ／　４０１　ｃｌこのよう
に、コレクタ電流ＩＣ＋の変動量とベース・エミッタ間
電圧ＶＢＥＩの変動量とは比例関係にある。

そして、ベース・エミッタ間電圧ＶＢＥＩの増大変化に
基づきトランジスタＱ５のエミッタ電流もＩＦ５からＩ
ｔｓ＋ΔＩＥＳに増大する。このとき、ΔＩＥＳ＝ΔＶ
ＢＥＩ／Ｒ５ である。

このエミッタ電流ＩＥＳの増大は、コレクタ電流ＩＣ５
の増大となり、トランジスタＱ６をオン状態にさせて、
トランジスタＱ３、Ｑｌのベース電位を下げ、コレクタ
電流ＩＣ＋の増大分ΔＩＣＩがキャンセルされることに
なる。

なお、以上では安定化電源回路に適用した例について説
明したが、これに限られるものでないことは勿論である
。

〔発明の効果〕

以上説明したところから明らかなように、本発明によれ
ば、負荷電流の流れる経路に検出抵抗が介在しないため
に、従来のような負荷電流増大に基づく損失の増大が問
題となることはなく、また負荷インピーダンスを増大さ
せることもないという特徴がある。

【図面の簡単な説明】

第１図は本発明の一実施例の保護回路を有する安定化電
源回路の回路図、第２図は従来の保護回路を有する同回
路の回路図である。 代理人　弁理士　長　尾　常　明

Claims (3)

【特許請求の範囲】
1. （１）、入力電圧端子と出力電圧端子との間に制御トラ
   ンジスタがシリーズ接続された回路において、該制御ト
   ランジスタのベース・エミッタ間の電圧を検出する検出
   手段と、該検出手段の検出結果に応じて上記制御用トラ
   ンジスタのベース電圧を制御する制御手段とを具備した
   ことを特徴とする保護回路。
2. （２）、上記検出手段を、上記制御トランジスタのエミ
   ッタに接続される抵抗と、該抵抗をエミッタに接続しベ
   ースを上記制御トランジスタのベース接続した検出トラ
   ンジスタとで構成したことを特徴とする特許請求の範囲
   第１項記載の保護回路。
3. （３）、上記制御手段を、上記検出トランジスタのコレ
   クタ電流により制御されて上記制御トランジスタのベー
   ス電位を変化させるトランジスタで構成したことを特徴
   とする特許請求の範囲第２項記載の保護回路。