JPS6125319A - 比較装置 - Google Patents
比較装置Info
- Publication number
- JPS6125319A JPS6125319A JP14642284A JP14642284A JPS6125319A JP S6125319 A JPS6125319 A JP S6125319A JP 14642284 A JP14642284 A JP 14642284A JP 14642284 A JP14642284 A JP 14642284A JP S6125319 A JPS6125319 A JP S6125319A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- voltage
- comparison
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、特にバイポーラ半導体集積回路に利用するヒ
ステリシスを有する比較装置に関するものである。
ステリシスを有する比較装置に関するものである。
従来例の構成とその問題点
第１図は従来の比較装置を示している。以下にこの従来
例の構成について第１図とともに説明する。第１図にお
いて、１は比較増幅器、２は電圧Ｅｓを有する基準電圧
源、３，４．５は抵抗でそれぞれＲ，、Ｒ，、Ｒ，の値
を有している。６はトランジスタで比較増幅器１の出力
によりスイッチ動作ヲ行なう。７けトランジスタ６０ベ
ース電流設定用の抵抗である。
例の構成について第１図とともに説明する。第１図にお
いて、１は比較増幅器、２は電圧Ｅｓを有する基準電圧
源、３，４．５は抵抗でそれぞれＲ，、Ｒ，、Ｒ，の値
を有している。６はトランジスタで比較増幅器１の出力
によりスイッチ動作ヲ行なう。７けトランジスタ６０ベ
ース電流設定用の抵抗である。
次に上記従来例の動作について説明する。第１図におい
て、比較増幅器１の（−１−）端子の入力電圧が（→端
子の入力電圧よシ小さい場合、その出力はｒＬＪとなり
トランジスタ６をカットオフにする。
て、比較増幅器１の（−１−）端子の入力電圧が（→端
子の入力電圧よシ小さい場合、その出力はｒＬＪとなり
トランジスタ６をカットオフにする。
このとき、比較増幅器１の入力バイアス電流を無視する
と、（−）端子の入力電圧Ｅ１は次のように表わされる
。
と、（−）端子の入力電圧Ｅ１は次のように表わされる
。
次に（１）端子の入力電圧が増加し、（１）式で表わさ
れる（−）端子の入力電圧よりわずかに大きくなったと
き、比較増幅器１の出力は「Ｈ」となり、十分なベース
電流をトランジスタ６に供給し、これを飽和させる。そ
のため、抵抗４と抵抗５は並列接続になり、比較増幅器
１の（→端子の入力電圧は低くなる。このときの（→端
子の入力電圧Ｅ２は、鳳・テブナンの定理を用いて求め
ると次のようになる。
れる（−）端子の入力電圧よりわずかに大きくなったと
き、比較増幅器１の出力は「Ｈ」となり、十分なベース
電流をトランジスタ６に供給し、これを飽和させる。そ
のため、抵抗４と抵抗５は並列接続になり、比較増幅器
１の（→端子の入力電圧は低くなる。このときの（→端
子の入力電圧Ｅ２は、鳳・テブナンの定理を用いて求め
ると次のようになる。
十Ｖｃｇ（ｓａｔ）−（２ま
ただし、Ｖ（＋＝（ｓａｔ）はトランジスタ６のコレク
タエミッタ飽和電圧である。
タエミッタ飽和電圧である。
以上の動作から、第１図に示す従来の比較装置のヒステ
リシスＥｈｙは次のようになる。
リシスＥｈｙは次のようになる。
（３）式より明らかなようＫ、第１図に示す従来の比較
装置ではヒステリシスＥｈ、ｙを求める式中にトランジ
スタのコレクタ・エミッタ飽和電圧ＶＣＥ（Ｓａｔ）が
含まれており、ＶＣＥ（Ｓａｔ）のばらつきや温度依存
性に対して影響を受ける。特に比較レベルが低い電圧の
場合、非常に大きく影響される。ＶＣＥ（ｓａｔ）はト
ランジスタのベース電流、コレクタ電流、電流増幅率１
周囲温度などにもよるが、およそ２０ｍＶ〜１００ｍＶ
＜らいの幅の値である。そのため、（１）式で示される
比較レベルがＩＶを下回るような値のとき、上記従来例
のような構成ではほとんど実用にならないという欠点が
あった。
装置ではヒステリシスＥｈ、ｙを求める式中にトランジ
スタのコレクタ・エミッタ飽和電圧ＶＣＥ（Ｓａｔ）が
含まれており、ＶＣＥ（Ｓａｔ）のばらつきや温度依存
性に対して影響を受ける。特に比較レベルが低い電圧の
場合、非常に大きく影響される。ＶＣＥ（ｓａｔ）はト
ランジスタのベース電流、コレクタ電流、電流増幅率１
周囲温度などにもよるが、およそ２０ｍＶ〜１００ｍＶ
＜らいの幅の値である。そのため、（１）式で示される
比較レベルがＩＶを下回るような値のとき、上記従来例
のような構成ではほとんど実用にならないという欠点が
あった。
発明の目的
、本発明は、上記従来例の欠点を除去するもので１）、
比較レベルが低くても充分に安定したヒステリシスが得
られ、しかも半導体集積回路化した場合でも動作の安定
した優れた比較装置を提供することを目的とするもので
ある。
比較レベルが低くても充分に安定したヒステリシスが得
られ、しかも半導体集積回路化した場合でも動作の安定
した優れた比較装置を提供することを目的とするもので
ある。
発明の構成
本発明は、上記目的を達成するためＫ、一方の入力端に
比較入力が印加され、他方の入力端に基準電圧が印加さ
れる比較増幅回路の上記他方の入力端に定電流回路を接
続し、この定電流回路を上記比較増幅回路の出力によっ
てオン・オフ制御するようにした構成であシ、より低い
比較レベルでも実用になシ、しかも安定度の良いヒステ
リシスを得るようにしたものである。
比較入力が印加され、他方の入力端に基準電圧が印加さ
れる比較増幅回路の上記他方の入力端に定電流回路を接
続し、この定電流回路を上記比較増幅回路の出力によっ
てオン・オフ制御するようにした構成であシ、より低い
比較レベルでも実用になシ、しかも安定度の良いヒステ
リシスを得るようにしたものである。
実施例の説明
以下に本発明の一実施例の構成について、図面とともに
説明する。第２図において、１１は比較増幅器、１２は
電圧値Ｅｓを有する基準電圧源、１３゜１４は抵抗でそ
れぞれＲ３，Ｒ，の値を持っている。
説明する。第２図において、１１は比較増幅器、１２は
電圧値Ｅｓを有する基準電圧源、１３゜１４は抵抗でそ
れぞれＲ３，Ｒ，の値を持っている。
１５はカレントミラー回路よりなる電流源でトランジス
タ１６のスイッチ動作によシ、その流入電流値をＯまた
はＩ、、に切シ換えることができる。
タ１６のスイッチ動作によシ、その流入電流値をＯまた
はＩ、、に切シ換えることができる。
１７はトランジスタ１６のベース電流設定用の抵抗であ
る。
る。
次Ｋ、上記実施例の動作について説明する。
第２図において、比較増幅器１１の（→端子の入力電圧
が（ト）端子の入力電圧よシ小さい場合、その出力はｒ
ＨＪとなりトランジスタ１６を飽和させ、電流源１５の
流入電流値を０にする。このとき、比較増幅器１１の入
力バイアス電流を無視すると、（−１−１端子の入力電
圧Ｅ１１は次のよう忙表わせる。
が（ト）端子の入力電圧よシ小さい場合、その出力はｒ
ＨＪとなりトランジスタ１６を飽和させ、電流源１５の
流入電流値を０にする。このとき、比較増幅器１１の入
力バイアス電流を無視すると、（−１−１端子の入力電
圧Ｅ１１は次のよう忙表わせる。
次に（→端子の入力電圧が増加し、（４）式で表わされ
る（（１）端子の入力電圧よりわずかに大きくなったと
き、比較増幅器１１の出力はｒＬＪとなり、トランジス
タ１６をカットオフにして電流源１５の流入電流をＩ、
、にする。このときの（＋ｌ端子の入力電圧Ｅ１２は、
鳳・テプナンの定理から次のようになる。
る（（１）端子の入力電圧よりわずかに大きくなったと
き、比較増幅器１１の出力はｒＬＪとなり、トランジス
タ１６をカットオフにして電流源１５の流入電流をＩ、
、にする。このときの（＋ｌ端子の入力電圧Ｅ１２は、
鳳・テプナンの定理から次のようになる。
以上の動作から、ヒステリシスＥｈｙは次のようになる
。
。
（６）式から明らかのようＫ、ヒステリシスＥｈｙはＲ
３゜Ｒ，、Ｉ、、のみで決定される。一般に半導体集積
回路で作られる電流は次の式で表わされる場合が多い。
３゜Ｒ，、Ｉ、、のみで決定される。一般に半導体集積
回路で作られる電流は次の式で表わされる場合が多い。
ｋ丁
ただし、７丁−一
ｋ：ボルツマン定数 Ｔ：絶対温度ｑ：電子の電荷
Ａ：定 数 Ｒ：抵抗 ＜６＋、 ＜力式より Ｒ，−Ｒ，ＡＶＴ Ｅｈｙ”’ Ｒ３＋ Ｒ４°］ｒ−＝−−−−（ａ）と
なり、ヒステリシスＥｈｙは抵抗の比の形となシ、抵抗
の絶対値に依存しなくなる。
Ａ：定 数 Ｒ：抵抗 ＜６＋、 ＜力式より Ｒ，−Ｒ，ＡＶＴ Ｅｈｙ”’ Ｒ３＋ Ｒ４°］ｒ−＝−−−−（ａ）と
なり、ヒステリシスＥｈｙは抵抗の比の形となシ、抵抗
の絶対値に依存しなくなる。
以上のようＫ、本実施例においてはヒステリシス電流源
によって作っているため、その比較電圧を小さくするこ
とが可能で、電流源であるトランジスタのコレクタ・エ
ミッタ電圧が、電流源として動作できる最低の約０．２
Ｖｔで小さくすることができる。
によって作っているため、その比較電圧を小さくするこ
とが可能で、電流源であるトランジスタのコレクタ・エ
ミッタ電圧が、電流源として動作できる最低の約０．２
Ｖｔで小さくすることができる。
発明の効果
本発明は上記のような構成であり、以下に示す効果が得
られるものである。
られるものである。
（ａ） ヒステリシスを得るための基準電圧の切換え
を電流源で行なっているため、基準電圧を電流源を維持
できる最低の電圧まで低くすることができる。
を電流源で行なっているため、基準電圧を電流源を維持
できる最低の電圧まで低くすることができる。
（ｂ） ヒステリシスが抵抗の比の形で表わされ、相
対値の精度がとれれば、絶対値に依存しないので、半導
体集積回路に適している。
対値の精度がとれれば、絶対値に依存しないので、半導
体集積回路に適している。
などの利点を有する。
第１図は従来の比較装置の回路図、第２図は本発明の一
実施例における比較装置の回路図である。 １１・・・比較増幅器、１２・・・基準電圧源、１５・
・電流源。
実施例における比較装置の回路図である。 １１・・・比較増幅器、１２・・・基準電圧源、１５・
・電流源。
Claims (1)
- 一方の入力端に比較入力が印加され、他方の入力端に基
準電圧が印加される比較増幅回路の上記他方の入力端に
定電流回路を接続し、この定電流回路を上記比較増幅回
路の出力によってオン・オフ制御するように構成した比
較装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14642284A JPS6125319A (ja) | 1984-07-13 | 1984-07-13 | 比較装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14642284A JPS6125319A (ja) | 1984-07-13 | 1984-07-13 | 比較装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6125319A true JPS6125319A (ja) | 1986-02-04 |
Family
ID=15407326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14642284A Pending JPS6125319A (ja) | 1984-07-13 | 1984-07-13 | 比較装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6125319A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121283A (en) * | 1989-03-08 | 1992-06-09 | Hitachi, Ltd. | Overcurrent protective circuit for electrostatic self-turn-off devices |
| US5420530A (en) * | 1986-09-18 | 1995-05-30 | Canon Kabushiki Kaisha | Voltage comparator with hysteresis |
| US5565802A (en) * | 1993-09-08 | 1996-10-15 | Nec Corporation | Semiconductor device with differential amplifier operable at high speed |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147240A (en) * | 1975-06-13 | 1976-12-17 | Toshiba Corp | Shaping circuit of wave-form |
| JPS5726922A (en) * | 1980-07-24 | 1982-02-13 | Nec Corp | Voltage comparator |
-
1984
- 1984-07-13 JP JP14642284A patent/JPS6125319A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147240A (en) * | 1975-06-13 | 1976-12-17 | Toshiba Corp | Shaping circuit of wave-form |
| JPS5726922A (en) * | 1980-07-24 | 1982-02-13 | Nec Corp | Voltage comparator |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420530A (en) * | 1986-09-18 | 1995-05-30 | Canon Kabushiki Kaisha | Voltage comparator with hysteresis |
| US5121283A (en) * | 1989-03-08 | 1992-06-09 | Hitachi, Ltd. | Overcurrent protective circuit for electrostatic self-turn-off devices |
| US5565802A (en) * | 1993-09-08 | 1996-10-15 | Nec Corporation | Semiconductor device with differential amplifier operable at high speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH0449287B2 (ja) | ||
| JPS59184924A (ja) | 電流源装置 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH021608Y2 (ja) | ||
| JPS637011A (ja) | ヒステリシス内蔵電圧比較器 | |
| JP2807700B2 (ja) | 電流制限回路を有する出力回路 | |
| JPH087465Y2 (ja) | 高安定の定電流電源装置 | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0330828B2 (ja) | ||
| JP2609617B2 (ja) | 電流発生回路 | |
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JPH04322511A (ja) | ヒステリシスコンパレータ回路 | |
| JPS60238917A (ja) | 定電流回路 | |
| JPH0416964B2 (ja) | ||
| JPH04366737A (ja) | 温度センサ回路 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPS6181009A (ja) | トランジスタバイアス装置 |