JPH02191013A - キーボード入力回路 - Google Patents
キーボード入力回路Info
- Publication number
- JPH02191013A JPH02191013A JP1012261A JP1226189A JPH02191013A JP H02191013 A JPH02191013 A JP H02191013A JP 1012261 A JP1012261 A JP 1012261A JP 1226189 A JP1226189 A JP 1226189A JP H02191013 A JPH02191013 A JP H02191013A
- Authority
- JP
- Japan
- Prior art keywords
- key
- switches
- return line
- key switches
- keys
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、誤キー人力防止機能を有するキーボード入力
回路に関する。
回路に関する。
[従来の技術]
第4図に、−膜内なキーボード入力回路の構成を示す。
この図において、100は8行8列のキー・マトリクス
で、スキャン・ラインl −77とリターン・ラインx
O−x7の各交点にキー・スイッチS0,0 、 S
O,I 、・・・・S7,7が接続されている。各キー
Oスイッチso、o、so、夏、・・・・87゜7は、
キーボード上の対応するキーが押下された時それに連動
して閉成される。スキャン・ライン170−’5nはダ
イオードBO−87を介してアドレス・デコーダ102
の出力端子YO−Y7にそれぞれ接続され、リターン・
ラインxO=x7はCPU104のデータ端子DO〜D
7にそれぞれ接続されている。アドレス・デコーダ10
2のアドレス端子AO,AI、A2 ハcPU 104
(7)7 )’し入端子AO,AI、A2にそれぞれ接
続されている。
で、スキャン・ラインl −77とリターン・ラインx
O−x7の各交点にキー・スイッチS0,0 、 S
O,I 、・・・・S7,7が接続されている。各キー
Oスイッチso、o、so、夏、・・・・87゜7は、
キーボード上の対応するキーが押下された時それに連動
して閉成される。スキャン・ライン170−’5nはダ
イオードBO−87を介してアドレス・デコーダ102
の出力端子YO−Y7にそれぞれ接続され、リターン・
ラインxO=x7はCPU104のデータ端子DO〜D
7にそれぞれ接続されている。アドレス・デコーダ10
2のアドレス端子AO,AI、A2 ハcPU 104
(7)7 )’し入端子AO,AI、A2にそれぞれ接
続されている。
このキーボード入力回路において、キー人力の検出はキ
ー・スキャン(走査)方式で行われる。
ー・スキャン(走査)方式で行われる。
すなわち、CPU104より、I10入力命令工OR(
“L”)が出力されるとともに、アドレス信号AO,A
I、A2が一定周期で初期値(0,0゜0)から(0,
0,1)・・・・(1,1,1)まで−定周期で出力さ
れる。各アドレス信号の値に対してアドレス舎デコーダ
102の対応する1つの出力端子Ylより“L IIレ
ベルの信号がスキャン・ラインyt上に出力され、その
時にいずれかのリターン・ラインXj上に“L”レベル
が現れたならば、CPU104はそのリターン・ライン
xjとスキャン・ラインy1との交点に位置するキー・
スイッチSj、Iが閉成されたものと判定し、ひいては
そのキー・スイッチSj、iに対応したキーが押下され
たものと判定する。
“L”)が出力されるとともに、アドレス信号AO,A
I、A2が一定周期で初期値(0,0゜0)から(0,
0,1)・・・・(1,1,1)まで−定周期で出力さ
れる。各アドレス信号の値に対してアドレス舎デコーダ
102の対応する1つの出力端子Ylより“L IIレ
ベルの信号がスキャン・ラインyt上に出力され、その
時にいずれかのリターン・ラインXj上に“L”レベル
が現れたならば、CPU104はそのリターン・ライン
xjとスキャン・ラインy1との交点に位置するキー・
スイッチSj、Iが閉成されたものと判定し、ひいては
そのキー・スイッチSj、iに対応したキーが押下され
たものと判定する。
例えば、第5図に示すような場合は、スキャン・ライン
yOが“L”の時にキー・スイッチ5O2lを通ってリ
ターン・ラインXO上に“L′が現れ、CPU104は
データ端子DOより11 L”を取り込む。これにより
、スキャン・ラインy1とリターン・ラインXOとの交
点に位置するキーeスイッチ5O91が閉成されたこと
をCPU104は検出する。
yOが“L”の時にキー・スイッチ5O2lを通ってリ
ターン・ラインXO上に“L′が現れ、CPU104は
データ端子DOより11 L”を取り込む。これにより
、スキャン・ラインy1とリターン・ラインXOとの交
点に位置するキーeスイッチ5O91が閉成されたこと
をCPU104は検出する。
[発明が解決しようとする課題]
上述した第5図の例は1つのキーが押下された場合であ
るが、複数のキーが同時的に押下された場合(一般には
前に押されたキーが解除される以前に次のキーが順次押
された場合)でもNキー・ロールオーバ方式によって、
押されたキーの順にCPU104は適正入力として受は
付けることができる。
るが、複数のキーが同時的に押下された場合(一般には
前に押されたキーが解除される以前に次のキーが順次押
された場合)でもNキー・ロールオーバ方式によって、
押されたキーの順にCPU104は適正入力として受は
付けることができる。
しかし、第6図に示すような場合には不具合が生じる。
この場合、第2のスキャン・ラインylが“L”の時、
キー・スイッチSO,Iを通ってリターン・ラインXO
上に111.”が現れるとともにキー・スイッチS0,
1 、 SO,θ、S1.0を通ってリターン・ライン
xi上に“L”が現れ、CPU104はデータ端子D
O,D IよりそれぞれII L IIを取り込む。そ
の結果、CPU104は、スキャン・ラインylとリタ
ーン・ラインxO,xl との交点のキー・スイッチ8
0,1 、 Sl、lがそれぞれ閉成されたものと判定
する。しかしながら、実際にはキー・スイッチS 1,
1は開いたままであり、閉じているのはキー拳スイッチ
30.0 、80,1 。
キー・スイッチSO,Iを通ってリターン・ラインXO
上に111.”が現れるとともにキー・スイッチS0,
1 、 SO,θ、S1.0を通ってリターン・ライン
xi上に“L”が現れ、CPU104はデータ端子D
O,D IよりそれぞれII L IIを取り込む。そ
の結果、CPU104は、スキャン・ラインylとリタ
ーン・ラインxO,xl との交点のキー・スイッチ8
0,1 、 Sl、lがそれぞれ閉成されたものと判定
する。しかしながら、実際にはキー・スイッチS 1,
1は開いたままであり、閉じているのはキー拳スイッチ
30.0 、80,1 。
81.0である。しかして、かかるCPU104の判定
は誤りで、誤キー人力となる。
は誤りで、誤キー人力となる。
第6図に示すような場合に限らず、同時に閉じた3つの
キー・スイッチが直角三角形の各頂点にそれぞれ位置す
るような位置関係にあるときは、上記と同様な誤キー人
力が起こる。3つのキーが同時に押下されるようなこと
は、英文ワープロ等で堪能のオペレータがキー人力する
ときはよくあることである。
キー・スイッチが直角三角形の各頂点にそれぞれ位置す
るような位置関係にあるときは、上記と同様な誤キー人
力が起こる。3つのキーが同時に押下されるようなこと
は、英文ワープロ等で堪能のオペレータがキー人力する
ときはよくあることである。
従来、上記のような誤キー人力を防止する手段としては
、キーΦマトリクス100内の全キー・スイッチso、
o、sθ、l・・・・・・・・S7,7にダイオードd
O〜d7を直列接続していた。そうすると、例えば第7
図に示すように3つのキー・スイッチSO,0、80,
1、81,0が閉じた場合には、スキャン番ラインy1
が“L”になった時にダイオードdO,Oで電流回路が
遮断されることにより、リターン・ラインxiに“L”
が現れることはなく、誤った判定(キー・スイッチS1
,1が閉じているとの判定)は行われない。なお、キー
・スイッチso、o 、 st、oが閉じていること
の検出はスキャン・ラインyOが“L”の時に行われる
。
、キーΦマトリクス100内の全キー・スイッチso、
o、sθ、l・・・・・・・・S7,7にダイオードd
O〜d7を直列接続していた。そうすると、例えば第7
図に示すように3つのキー・スイッチSO,0、80,
1、81,0が閉じた場合には、スキャン番ラインy1
が“L”になった時にダイオードdO,Oで電流回路が
遮断されることにより、リターン・ラインxiに“L”
が現れることはなく、誤った判定(キー・スイッチS1
,1が閉じているとの判定)は行われない。なお、キー
・スイッチso、o 、 st、oが閉じていること
の検出はスキャン・ラインyOが“L”の時に行われる
。
しかしながら、上記のような誤キー人力防止機能を備え
る従来のキーボード入力回路では、かなり多数(キー・
スイッチの総数と同数)のダイオードを必要とするため
、製作に手間がかかり、コストもかさばむという欠点が
あった。
る従来のキーボード入力回路では、かなり多数(キー・
スイッチの総数と同数)のダイオードを必要とするため
、製作に手間がかかり、コストもかさばむという欠点が
あった。
本発明は、かかる問題点に鑑みてなされたもので、最小
限の個数の整流素子(ダイオード)を用いて誤キー人力
防止機能を実現する簡易で低コストなキーボード入力回
路を提供することを目的とする。
限の個数の整流素子(ダイオード)を用いて誤キー人力
防止機能を実現する簡易で低コストなキーボード入力回
路を提供することを目的とする。
[課題を解決するための手段]
上記の目的を達成するために、本発明のキーボード入力
回路は、複数のスキャン・ラインと複数のリターン・ラ
インとの各交点にキー・スイッチを設けてキー串マトリ
クスを形成し、一定の周期でスキャン・ラインを1本ず
つ所定の論理レベルにしてその時のリターン・ライン上
に現れる論理レベル状態を基に、押下されたキーを判別
するようにした方式において、リターン・ライン上の論
理レベル状態を検出する側から見て第1列のキー・スイ
ッチを母音のキーに1対1で対応させ、それらの各キー
・スイッチと直列に整流素子を接続するとともに、第1
列のキー・スイッチと第2列のキー・スイッチとの間の
各リターン・ライン上に整流素子を設けてなる構成とし
た。
回路は、複数のスキャン・ラインと複数のリターン・ラ
インとの各交点にキー・スイッチを設けてキー串マトリ
クスを形成し、一定の周期でスキャン・ラインを1本ず
つ所定の論理レベルにしてその時のリターン・ライン上
に現れる論理レベル状態を基に、押下されたキーを判別
するようにした方式において、リターン・ライン上の論
理レベル状態を検出する側から見て第1列のキー・スイ
ッチを母音のキーに1対1で対応させ、それらの各キー
・スイッチと直列に整流素子を接続するとともに、第1
列のキー・スイッチと第2列のキー・スイッチとの間の
各リターン・ライン上に整流素子を設けてなる構成とし
た。
[作用コ
一般に、英文人力9日本語ローマ字入力においては、連
続して押下げられる3個のキーのうち少なくとも1つは
母音キーである。子音が3つ連続してキー人力されるこ
とはめったにない。したがって、3個のキーが同時に押
下げられた場合(つまり、前に押されたキーが解除され
る以前に次の2つのキーが順次押された場合)には、そ
れらのキーの中に母音のキーが含まれる。しかして、キ
一番マトリクスにおいては、3個のキー会スイッチが同
時に閉じたときは、その中に第1列のキー・スイッチが
含まれている。
続して押下げられる3個のキーのうち少なくとも1つは
母音キーである。子音が3つ連続してキー人力されるこ
とはめったにない。したがって、3個のキーが同時に押
下げられた場合(つまり、前に押されたキーが解除され
る以前に次の2つのキーが順次押された場合)には、そ
れらのキーの中に母音のキーが含まれる。しかして、キ
一番マトリクスにおいては、3個のキー会スイッチが同
時に閉じたときは、その中に第1列のキー・スイッチが
含まれている。
問題となるのは、同時に閉じた3個のキー・スイッチが
直角三角形の各頂点にそれぞれ位置するような位置関係
にある場合である。この場合、1つの閉成キー・スイッ
チに接続されたスキャン・ラインが所定論理レベル、例
えば“L”となった時、その論理レベルは該キー・スイ
ッチを通って所期のリターンOライン上に現れるが、同
時に他の2つの閉成キー・スイッチを経由(迂回)しよ
うとする。
直角三角形の各頂点にそれぞれ位置するような位置関係
にある場合である。この場合、1つの閉成キー・スイッ
チに接続されたスキャン・ラインが所定論理レベル、例
えば“L”となった時、その論理レベルは該キー・スイ
ッチを通って所期のリターンOライン上に現れるが、同
時に他の2つの閉成キー・スイッチを経由(迂回)しよ
うとする。
しかし、本発明によれば、そような直角三角形の位置関
係にある3個の閉成キー・スイッチのうち1個が第1列
のキー・スイッチのときは第1列と第2列の間の整流素
子によって、2個が第1列のキー・スイッチのときはそ
れらと直列接続された整流素子によってそれぞれ電流回
路が遮断される。これにより、スキャン・ラインからの
所定の論理レベルは、迂回経路を断たれ、不所望な他の
リターン・ライン上に現れるようなこ出はない。
係にある3個の閉成キー・スイッチのうち1個が第1列
のキー・スイッチのときは第1列と第2列の間の整流素
子によって、2個が第1列のキー・スイッチのときはそ
れらと直列接続された整流素子によってそれぞれ電流回
路が遮断される。これにより、スキャン・ラインからの
所定の論理レベルは、迂回経路を断たれ、不所望な他の
リターン・ライン上に現れるようなこ出はない。
[実施例コ
以下、第1図ないし第3図につき本発明の一実施例を説
明する。
明する。
第1図は、この実施例によるキーボード入力回路の主要
部の構成を示す。
部の構成を示す。
キー・マトリクス10において、スキャン・ラインyO
〜y7とリターン・ラインXO〜×4.■との各交点に
キー・スイッチSo、0 、80,1 、・・・・S4
,2・・・・が接続されている。この実施例によればC
PU14側からみて第1列のキー・スイッチSO,0、
Sl、0 、82,0 、 S3,0 、 S4,0
が、母音a+ l+ LJ+ e+ Oのキー
にそれぞれ対応している。したがって、例えばaのキー
が押下されるとそれ番ご連動してキー・スイッチ5O2
0が閉じるようになっている。そして、これら第1列の
キー・スイッチ5O20〜S4,0にダイオード(整流
素子)dO,O〜d4,0がそれぞれ直列に接続される
とともに、それら第1列のキー・スイッチ5O50〜S
4,0と第2列のキー・スイッチS O,1〜S4.】
との間のリターン・ラインXO〜X4上にダイオードd
O、p −d 4 +pがそれぞれ設けられる。キー
・マトリクス10に用いられるダイオードは第1列のキ
ー・スイッチに対する上記の10個(dO90〜d4,
0 、 dO,p −d4.p )で全てである。他
のキー・スイッチの周りにダイオードは設けられていな
い。
〜y7とリターン・ラインXO〜×4.■との各交点に
キー・スイッチSo、0 、80,1 、・・・・S4
,2・・・・が接続されている。この実施例によればC
PU14側からみて第1列のキー・スイッチSO,0、
Sl、0 、82,0 、 S3,0 、 S4,0
が、母音a+ l+ LJ+ e+ Oのキー
にそれぞれ対応している。したがって、例えばaのキー
が押下されるとそれ番ご連動してキー・スイッチ5O2
0が閉じるようになっている。そして、これら第1列の
キー・スイッチ5O20〜S4,0にダイオード(整流
素子)dO,O〜d4,0がそれぞれ直列に接続される
とともに、それら第1列のキー・スイッチ5O50〜S
4,0と第2列のキー・スイッチS O,1〜S4.】
との間のリターン・ラインXO〜X4上にダイオードd
O、p −d 4 +pがそれぞれ設けられる。キー
・マトリクス10に用いられるダイオードは第1列のキ
ー・スイッチに対する上記の10個(dO90〜d4,
0 、 dO,p −d4.p )で全てである。他
のキー・スイッチの周りにダイオードは設けられていな
い。
なお、従来と同様に、スキャン・ラインyO〜y7はダ
イオードdO〜d7を介してアドレス−デコーダ12の
出力端子YO〜Y7にそれぞれ接続され、リターン・ラ
インxO〜X4・・・・はCPU14のデータ端子DO
−D4・・・・にそれぞれ接続されている。アドレス・
デコーダ12のアドレス端子AO,AI、A2はCPU
14のアドレス端子AO。
イオードdO〜d7を介してアドレス−デコーダ12の
出力端子YO〜Y7にそれぞれ接続され、リターン・ラ
インxO〜X4・・・・はCPU14のデータ端子DO
−D4・・・・にそれぞれ接続されている。アドレス・
デコーダ12のアドレス端子AO,AI、A2はCPU
14のアドレス端子AO。
ALA2にそれぞれ接続されている。
かかるキーボード入力回路において、キー人力の検出は
従来と同様にキー・スキャン方式で行われる。また、複
数のキーが同時的に押下された場合に対しては、Nキー
・ロールオーバ方式によってそれらのキー人力を全部を
効に受は付けるようにしている。
従来と同様にキー・スキャン方式で行われる。また、複
数のキーが同時的に押下された場合に対しては、Nキー
・ロールオーバ方式によってそれらのキー人力を全部を
効に受は付けるようにしている。
さらに、このキーボード入力回路では、同時に閉じた3
つのキー拳スイッチが直角三角形の各頂点にそれぞれ位
置するような位置関係にある場合でも、それらのキー拳
スイッチの中に母音キーに対応した第1列のキー・スイ
ッチSO5θ〜84.0の少なくとも1つが含まれてい
れば、以下に説明する作用によって誤キー人力は防止さ
れるようになっている。
つのキー拳スイッチが直角三角形の各頂点にそれぞれ位
置するような位置関係にある場合でも、それらのキー拳
スイッチの中に母音キーに対応した第1列のキー・スイ
ッチSO5θ〜84.0の少なくとも1つが含まれてい
れば、以下に説明する作用によって誤キー人力は防止さ
れるようになっている。
例えば、第2図に示すような場合、第2のスキャン・ラ
インylが“L”の時、キ一番スイッチ80.1および
ダイオードdO,Pを通ってリターン・ラインXO上に
“L”が現れるが、ダイオードdO90が電流回路を遮
断することにより、キー・スイッチ80,0 、 81
.0を迂回して“L”がリターン・ラインxi上に現れ
るようなことはない。
インylが“L”の時、キ一番スイッチ80.1および
ダイオードdO,Pを通ってリターン・ラインXO上に
“L”が現れるが、ダイオードdO90が電流回路を遮
断することにより、キー・スイッチ80,0 、 81
.0を迂回して“L”がリターン・ラインxi上に現れ
るようなことはない。
その結果、CPU14は、スキャン・ラインyI上では
キー・スイッチSO,lだけが閉じているとの適正な判
定を行う。なお、キー・スイッチ5O50、Sl、0が
閉じていることの検出は、スキャン・ラインyOが“L
”の時に適正に行われる。
キー・スイッチSO,lだけが閉じているとの適正な判
定を行う。なお、キー・スイッチ5O50、Sl、0が
閉じていることの検出は、スキャン・ラインyOが“L
”の時に適正に行われる。
また、第3図に示すような場合は、第1列のスキャンφ
ラインyOが“L”の時、キー・スイッチ5O20およ
びダイオードdO20を通ってリターン・ラインXO上
に“L”が現れるが、ダイオードdO,Pが電流回路を
遮断することにより、キー・スイッチS0,1 、 8
1.1を迂回して“L”がリターン・ライン×1上に現
れるようなことはない。
ラインyOが“L”の時、キー・スイッチ5O20およ
びダイオードdO20を通ってリターン・ラインXO上
に“L”が現れるが、ダイオードdO,Pが電流回路を
遮断することにより、キー・スイッチS0,1 、 8
1.1を迂回して“L”がリターン・ライン×1上に現
れるようなことはない。
その結果、CPU14は、スキャン・ラインyO上では
キー・スイッチ5O90だけが閉じているとの適正な判
定を行う。なお、キー・スイッチ5O21、Sl、lが
閉じていることの検出はスキャン・ラインy1が“L”
の時に適正に行われる。
キー・スイッチ5O90だけが閉じているとの適正な判
定を行う。なお、キー・スイッチ5O21、Sl、lが
閉じていることの検出はスキャン・ラインy1が“L”
の時に適正に行われる。
上述した第2図および第3図の例以外にも、同一 11
− 時に閉じた3つのキー・スイッチが直角三角形の各頂点
にそれぞれ位置するような位置関係にあり、かつそれら
のキー・スイッチの中に第1列のキー・スイッチ5O1
0〜S4,0の少なくとも1つが含まれるケースはいろ
いろな組み゛合わせで起こり得る。しかし、いずれの場
合にも、ダイオードdO。
− 時に閉じた3つのキー・スイッチが直角三角形の各頂点
にそれぞれ位置するような位置関係にあり、かつそれら
のキー・スイッチの中に第1列のキー・スイッチ5O1
0〜S4,0の少なくとも1つが含まれるケースはいろ
いろな組み゛合わせで起こり得る。しかし、いずれの場
合にも、ダイオードdO。
0〜d4,0またはd O,P −d 4.Pのいずれ
かが電流回路を遮断することにより、スキャン・ライン
yIからの“L I+レベルが閉成キー・スイッチを迂
回して不所望なリターン・ラインxj上に現れることは
なく、誤キー人力が防止される。
かが電流回路を遮断することにより、スキャン・ライン
yIからの“L I+レベルが閉成キー・スイッチを迂
回して不所望なリターン・ラインxj上に現れることは
なく、誤キー人力が防止される。
上記のように、この実施例では、同時に閉じた3つのキ
ー・スイッチが直角三角形の各頂点にそれぞれ位置する
ような位置関係にあるとき、それらのキー・スイッチの
中に母音キーに対応した第1列のキー・スイッチ5O2
0〜S4,0の少なくとも1つが含まれていることを前
提としている。このような前提は、英文人力や日本語ロ
ーマ字入力においては、連続して押下される3個のキー
のうち少なくとも1つは母音キーであり、したがって3
個のキーが同時に押下された場合(つまり、前に押され
たキーが解除される以前に次の2つのキーが順次押され
た場合)には、それらのキーの中に母音のキーが含まれ
ることに基づいている。かかる前提の下に、第1列のキ
ー・スイッチSO1θ〜84.0を母音a+ 1 +
Ll+ e+ Oのキーにそれぞれ対応させ、
それら第1列のキー・スイッチ5O50〜S4,0の周
りに必要最小限の個数のダイオードdO90〜d4,0
、 dO,P−d4.Pを設けて、誤キー人力を防
止するようにしている。
ー・スイッチが直角三角形の各頂点にそれぞれ位置する
ような位置関係にあるとき、それらのキー・スイッチの
中に母音キーに対応した第1列のキー・スイッチ5O2
0〜S4,0の少なくとも1つが含まれていることを前
提としている。このような前提は、英文人力や日本語ロ
ーマ字入力においては、連続して押下される3個のキー
のうち少なくとも1つは母音キーであり、したがって3
個のキーが同時に押下された場合(つまり、前に押され
たキーが解除される以前に次の2つのキーが順次押され
た場合)には、それらのキーの中に母音のキーが含まれ
ることに基づいている。かかる前提の下に、第1列のキ
ー・スイッチSO1θ〜84.0を母音a+ 1 +
Ll+ e+ Oのキーにそれぞれ対応させ、
それら第1列のキー・スイッチ5O50〜S4,0の周
りに必要最小限の個数のダイオードdO90〜d4,0
、 dO,P−d4.Pを設けて、誤キー人力を防
止するようにしている。
なお、キー・スキャン回路は上記実施例のようなCPU
とアドレス・デコーダで構成されるものに限らず、種々
の回路構成のものが可能である。
とアドレス・デコーダで構成されるものに限らず、種々
の回路構成のものが可能である。
[発明の効果コ
本発明は、上述したような構成を有することにより、次
のような効果を奏する。
のような効果を奏する。
英文人力や日本語ローマ字入力においては連続して押下
される3個のキーのうち少なくとも1つは母音のキーで
あることに着目して、リターン拳ライン上の論理レベル
状態を検出する側から見て第1列のキー・スイッチを母
音のキーにそれぞれ対応させ、それらの各キー・スイッ
チと直列に整流素子を接続するとともに、第1列のキー
・スイッチと第2列のキー・スイッチとの間の各リター
ン・ライン上に整流素子を設けることで、誤キー人力を
防止することができる。したがって、必要最小限の個数
の整流素子を用いるだけで、簡単かつ安価に誤キー人力
防止機能付きのキーボードを製作することができる。
される3個のキーのうち少なくとも1つは母音のキーで
あることに着目して、リターン拳ライン上の論理レベル
状態を検出する側から見て第1列のキー・スイッチを母
音のキーにそれぞれ対応させ、それらの各キー・スイッ
チと直列に整流素子を接続するとともに、第1列のキー
・スイッチと第2列のキー・スイッチとの間の各リター
ン・ライン上に整流素子を設けることで、誤キー人力を
防止することができる。したがって、必要最小限の個数
の整流素子を用いるだけで、簡単かつ安価に誤キー人力
防止機能付きのキーボードを製作することができる。
第1図は、本発明の一実施例によるキーボード入力回路
の主要な構成を示す回路図、 第2図および第3図は、実施例の作用を説明するための
回路図、 第4図は、−船釣なキーボード入力回路の構成を示す回
路図、 第5図および第6図は、第4図のキーボード入力回路の
作用を説明するための回路図、および第7図は、誤キー
人力防止機能を備えた従来のキーボード入力回路の構成
を示す回路図である。 図面において、 10・・・・キー・マトリクス、 12・・・・アドレス・デコーダ、 14・・・・CPU1 SO20〜S4,0・・・・第1列のキー・スイッチ、
So、1−84.1・・・・第2列のキー・スイッチ、
dO90〜d4,0・・・・ダイオード、do、P−d
4.P・・・・ダイオード、yO〜y7聞スキャン・ラ
イン、 ×O〜X7・−・リターン・ライン。
の主要な構成を示す回路図、 第2図および第3図は、実施例の作用を説明するための
回路図、 第4図は、−船釣なキーボード入力回路の構成を示す回
路図、 第5図および第6図は、第4図のキーボード入力回路の
作用を説明するための回路図、および第7図は、誤キー
人力防止機能を備えた従来のキーボード入力回路の構成
を示す回路図である。 図面において、 10・・・・キー・マトリクス、 12・・・・アドレス・デコーダ、 14・・・・CPU1 SO20〜S4,0・・・・第1列のキー・スイッチ、
So、1−84.1・・・・第2列のキー・スイッチ、
dO90〜d4,0・・・・ダイオード、do、P−d
4.P・・・・ダイオード、yO〜y7聞スキャン・ラ
イン、 ×O〜X7・−・リターン・ライン。
Claims (1)
- 【特許請求の範囲】 複数のスキャン・ラインと複数のリターン・ラインとの
各交点にキー・スイッチを設けてキー・マトリクスを形
成し、一定の周期で前記スキャン・ラインを1本ずつ所
定の論理レベルにしてその時の前記リターン・ライン上
に現れる論理レベル状態を基に、押下されたキーを判別
するようにしたキーボード入力回路において、 前記リターン・ライン上の論理レベル状態を検出する側
から見て第1列のキー・スイッチを母音のキーにそれぞ
れ対応させ、それらの各キー・スイッチと直列に整流素
子を接続するとともに、第1列のキー・スイッチと第2
列のキー・スイッチとの間の各リターン・ライン上に整
流素子を設けてなることを特徴とするキーボード入力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012261A JPH02191013A (ja) | 1989-01-20 | 1989-01-20 | キーボード入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012261A JPH02191013A (ja) | 1989-01-20 | 1989-01-20 | キーボード入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02191013A true JPH02191013A (ja) | 1990-07-26 |
Family
ID=11800430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1012261A Pending JPH02191013A (ja) | 1989-01-20 | 1989-01-20 | キーボード入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02191013A (ja) |
-
1989
- 1989-01-20 JP JP1012261A patent/JPH02191013A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922248A (en) | Key output method for keyboards | |
| GB1562714A (en) | Electronic keyboard circuit | |
| US5220323A (en) | Keyboard apparatus having ghost key sensing function | |
| CN1185566C (zh) | 具有盲文输入功能的键输入设备 | |
| US4988997A (en) | Method for character code generation | |
| JPH02191013A (ja) | キーボード入力回路 | |
| JPH05298027A (ja) | タッチ入力式データ処理装置 | |
| KR20010108593A (ko) | 한글 입출력 장치 및 방법 | |
| US6417787B1 (en) | Method and apparatus for increasing the number of keys of a key-matrix | |
| JPS60146316A (ja) | キ−入力装置 | |
| JPH0588804A (ja) | ローマ字入力装置 | |
| JPH024030A (ja) | キーボード装置 | |
| JPH0426130B2 (ja) | ||
| JPH0510688B2 (ja) | ||
| KR950007119B1 (ko) | 프로그래머블 키보드 장치 | |
| JPS63236124A (ja) | 入力装置 | |
| KR950012358B1 (ko) | 타 컴퓨터의 제어장치 | |
| JP2647255B2 (ja) | キーボード装置 | |
| KR960016407B1 (ko) | Mcu내의 인터럽트 신호 발생회로 | |
| JPH08314599A (ja) | 入力装置 | |
| JPH02278324A (ja) | キーボード装置 | |
| JPH09305283A (ja) | データ入出力装置 | |
| JPS61182126A (ja) | 多段型キ−入力方式 | |
| JPS60150161A (ja) | 禁則処理表示方式 | |
| JPS59119436A (ja) | キ−ボ−ドのイニシヤルセツト方法 |