JPH02191082A - 高速バーコードデコーダ - Google Patents
高速バーコードデコーダInfo
- Publication number
- JPH02191082A JPH02191082A JP1011567A JP1156789A JPH02191082A JP H02191082 A JPH02191082 A JP H02191082A JP 1011567 A JP1011567 A JP 1011567A JP 1156789 A JP1156789 A JP 1156789A JP H02191082 A JPH02191082 A JP H02191082A
- Authority
- JP
- Japan
- Prior art keywords
- barcode
- processing
- decoding
- information
- bar code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的；
（産業上の利用分野）
この発明は、バーコードリーダにおいて高速スキャンに
対応てきる高速バーコードデコーダに関する。
対応てきる高速バーコードデコーダに関する。
（従来の技術）
今日においては、種々の情報をコード化する方法の１つ
としてバーコードが広く普及している。
としてバーコードが広く普及している。
そのバーコード情報を読取って人間か理解しつる状態に
変換しうる装置かバーコード幅情報である。バーコード
解読タは、−段的にその機能の上でスキャナ部とデコー
ダ部に分りられる。
変換しうる装置かバーコード幅情報である。バーコード
解読タは、−段的にその機能の上でスキャナ部とデコー
ダ部に分りられる。
第７図（Ａ）及び（Ｂ）は、従来におりるハーコトリー
ダの概略ブロック図を示す。
ダの概略ブロック図を示す。
図に示すように従来においては、スキャナ部１０からの
パルス信号て形成されるバー信号をカウンタ１゛か入力
し、その幅を泪数値として求め、低速スキャンのもので
は（八）のようにポーリングまノごは割込みなどにより
直接ＣｐＨ４に転送し、比較的高速スキャンのものでは
（１１）のようにＤＭＡ（ｄｉｒｅｃｔｍｅｍｏｒｙ
ａｃｃｅｓｓ）を用いて一括してＤＭＡＩｔ八Ｍ７にへ
っていた。
パルス信号て形成されるバー信号をカウンタ１゛か入力
し、その幅を泪数値として求め、低速スキャンのもので
は（八）のようにポーリングまノごは割込みなどにより
直接ＣｐＨ４に転送し、比較的高速スキャンのものでは
（１１）のようにＤＭＡ（ｄｉｒｅｃｔｍｅｍｏｒｙ
ａｃｃｅｓｓ）を用いて一括してＤＭＡＩｔ八Ｍ７にへ
っていた。
（発明か解決しようとする課題）
ところで、最近ては、バーコード幅情報も高速読取りが
要求され、それに応じて高速に走査てぎるスキャナか現
われてきた。ところか、従来のデコーダを用いて例えは
ＤＭＡの方法で実現しようとしても、ＣＰＬＩ４かＤＭ
Ａ要求に応じるまてのオーバヘットやＤＭＡ転送時間の
影響を受けて高々１００ｓｃａｎ／ｓｅｃのスピードま
てしか対応てきず、しかもＣＰＵの全体の処理に対する
ハーニｒ −（：情報のデコード処理の割合いか増して
他の処理か滞るという問題点かあった。
要求され、それに応じて高速に走査てぎるスキャナか現
われてきた。ところか、従来のデコーダを用いて例えは
ＤＭＡの方法で実現しようとしても、ＣＰＬＩ４かＤＭ
Ａ要求に応じるまてのオーバヘットやＤＭＡ転送時間の
影響を受けて高々１００ｓｃａｎ／ｓｅｃのスピードま
てしか対応てきず、しかもＣＰＵの全体の処理に対する
ハーニｒ −（：情報のデコード処理の割合いか増して
他の処理か滞るという問題点かあった。
このことからデコータを高速化（８００〜ｌ０００ｓｃ
ａｎ／５ｅｃ） に対応させる１つの方法として、カウ
ンタ１゛の後処理として各コード体系ことに専用のハー
ドウェア処理回路を設り、ＣＰ旧の解読負担を低減させ
るという方法か行ノ１われている。つまり、その後処理
の内容として、ノイズの除去、スタート・ストップキャ
ラクタの検出と桁数判定バーの２値化／多値化（大バー
、細バーの検出）などの処理を行ない、ＣＩＩ Ｕ ４
はそれらにより得られた情報に対して、キャラクタ−変
換、エラチエツク、ヂエツクサム演算のみを行なってか
なり高速なバーコード解読を実現している。
ａｎ／５ｅｃ） に対応させる１つの方法として、カウ
ンタ１゛の後処理として各コード体系ことに専用のハー
ドウェア処理回路を設り、ＣＰ旧の解読負担を低減させ
るという方法か行ノ１われている。つまり、その後処理
の内容として、ノイズの除去、スタート・ストップキャ
ラクタの検出と桁数判定バーの２値化／多値化（大バー
、細バーの検出）などの処理を行ない、ＣＩＩ Ｕ ４
はそれらにより得られた情報に対して、キャラクタ−変
換、エラチエツク、ヂエツクサム演算のみを行なってか
なり高速なバーコード解読を実現している。
ところが、この方法においても、上述したように各コー
ドごとに専用ハードウェアを設りているため゛、回路規
模か大きくなり、それに伴いコス１〜もかさむという問
題点かあった。
ドごとに専用ハードウェアを設りているため゛、回路規
模か大きくなり、それに伴いコス１〜もかさむという問
題点かあった。
この発明は上述のよう２を事佇１から成されたものであ
り、この発明の目的は、回路規模及びコストを著しく増
大させること１１ ＜高速にバーコードのデコード処理
が行なえる高速ハーコードデコータを提供することにあ
る。
り、この発明の目的は、回路規模及びコストを著しく増
大させること１１ ＜高速にバーコードのデコード処理
が行なえる高速ハーコードデコータを提供することにあ
る。
発明の構成
（課題を解決するための手段）
この発明はバーコード幅情報において高速スキャンに対
応てぎる高速バーコードデコーダに関するものであり、
この発明の上記目的は、バコード情報をデコードするた
めの複数のコード化方式に対応したデコードプログラム
か格納されるプログラム格納手段と、複数の前記コード
化方式のうちの１つを指定することか可能な設定手段と
、バーコードパルス信号を入力して、そのパルス幅をク
ロック信号に基づく計数値として求めるバーコード幅計
数手段と、このバーコード幅計数手段により計数値とし
て得られたバーコード幅情報をバーコードの読取りに応
じて順次入力して格納するバーコード幅情報格納手段と
、前記設定手段により設定されたコード化方式の情報を
転送することが可能であり、また処理の流れに応じて適
宜デコード制御の命令を出力する制御手段と、その制御
手段から入力される前記設定されたコード化方式の情報
に基づいて前記プログラム格納手段から対応するデコー
ドプログラムをロードすると共に、前記制御手段から入
力される前記デコード制御の命令に基づいて、前記バー
コード幅計数手段から前記バーコード幅情報格納手段へ
の格納に関わらず、前記バーコード幅情報格納手段に格
納された前記バーコード幅情報を前記デコードプログラ
ムに基づいて高速にデコードして前記制御手段に転送す
る処理手段とを備えるように構成することによって達成
される。
応てぎる高速バーコードデコーダに関するものであり、
この発明の上記目的は、バコード情報をデコードするた
めの複数のコード化方式に対応したデコードプログラム
か格納されるプログラム格納手段と、複数の前記コード
化方式のうちの１つを指定することか可能な設定手段と
、バーコードパルス信号を入力して、そのパルス幅をク
ロック信号に基づく計数値として求めるバーコード幅計
数手段と、このバーコード幅計数手段により計数値とし
て得られたバーコード幅情報をバーコードの読取りに応
じて順次入力して格納するバーコード幅情報格納手段と
、前記設定手段により設定されたコード化方式の情報を
転送することが可能であり、また処理の流れに応じて適
宜デコード制御の命令を出力する制御手段と、その制御
手段から入力される前記設定されたコード化方式の情報
に基づいて前記プログラム格納手段から対応するデコー
ドプログラムをロードすると共に、前記制御手段から入
力される前記デコード制御の命令に基づいて、前記バー
コード幅計数手段から前記バーコード幅情報格納手段へ
の格納に関わらず、前記バーコード幅情報格納手段に格
納された前記バーコード幅情報を前記デコードプログラ
ムに基づいて高速にデコードして前記制御手段に転送す
る処理手段とを備えるように構成することによって達成
される。
（作用）
この発明にあっては、制御手段に加えてコード処理専用
の処理手段を設り、制御手段の負荷を軽減すると共にデ
コード処理を並行して行ない、更に処理手段の前段にバ
ーコード幅情報格納手段を設けて読取ったバーコード情
報を順次貯えることにより、処理手段は、バーコード情
報の読取りにかかわり１１ ＜独立して制御手段からの
命令に応じて高速にデコード処理か行なえる。
の処理手段を設り、制御手段の負荷を軽減すると共にデ
コード処理を並行して行ない、更に処理手段の前段にバ
ーコード幅情報格納手段を設けて読取ったバーコード情
報を順次貯えることにより、処理手段は、バーコード情
報の読取りにかかわり１１ ＜独立して制御手段からの
命令に応じて高速にデコード処理か行なえる。
（実施例）
以下、図面に基づいてこの発明の実施例について詳細に
説明する。
説明する。
第１図は、この発明の一実施例の高速ハーコトデコータ
の構成ブロック図である。
の構成ブロック図である。
図において、この発明の高速ハーコードデコタは、パル
ス信号から成るバー信号を入力してそのパルス幅を言」
数値として求める１６ビツトカウンタ１と、１６ビツト
カウンタ１からのパルス幅のカウント値を格納するＦＩ
ｌ’０（ｆｉｒｓｌ：ｉｎ −ｆｉｒｓｔｏｕｔ） ２
と、バー信号のパルス幅カウント値に基づいてバーコー
ド情報をアスキーデータに変換する口ＳＩ’ （Ｄｉｇ
ｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒｌ ３
と、Ｄ Ｓ Ｉ＋ ３により得られたアスキーデータ
を文字として表示するための制御を行なったり、その地
金体の制御を行なうｃｐｕ （中央処理装置）４と、
ＤＳＰ３か動作するためのプログラムか格納されるブー
トｌｌ０Ｍ５と、アスキーコードに変換するための対応
表であるアスキー変換テーブル６と、ＤＳＰ３て得られ
たアスキーデータかＤＭＡ転送され格納されるＤＭＡＲ
八Ｍ７へと、ＣＰ Ｕ ４からＤＳＰ３へのコマンド等
が一時格納される制御レジスタ８と、どのコード化方式
でコード化されたバーコード情報をデコードするかの指
定を行なうＤＩＰスイッチ９とを備えている。
ス信号から成るバー信号を入力してそのパルス幅を言」
数値として求める１６ビツトカウンタ１と、１６ビツト
カウンタ１からのパルス幅のカウント値を格納するＦＩ
ｌ’０（ｆｉｒｓｌ：ｉｎ −ｆｉｒｓｔｏｕｔ） ２
と、バー信号のパルス幅カウント値に基づいてバーコー
ド情報をアスキーデータに変換する口ＳＩ’ （Ｄｉｇ
ｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒｌ ３
と、Ｄ Ｓ Ｉ＋ ３により得られたアスキーデータ
を文字として表示するための制御を行なったり、その地
金体の制御を行なうｃｐｕ （中央処理装置）４と、
ＤＳＰ３か動作するためのプログラムか格納されるブー
トｌｌ０Ｍ５と、アスキーコードに変換するための対応
表であるアスキー変換テーブル６と、ＤＳＰ３て得られ
たアスキーデータかＤＭＡ転送され格納されるＤＭＡＲ
八Ｍ７へと、ＣＰ Ｕ ４からＤＳＰ３へのコマンド等
が一時格納される制御レジスタ８と、どのコード化方式
でコード化されたバーコード情報をデコードするかの指
定を行なうＤＩＰスイッチ９とを備えている。
第２図は、ＤＳＰにおける処理手順を示す図である。第
３四口ｊ、ＤＳＰのブートＲＯＭのメチリマップを示ず
図てる。第４図は、ＤＳＰの処理の具体例のための説明
図である。第５図は、ゲート信号とバーコードパルス信
号の関係を示す図である。第６図は、デコードプログラ
ムの一例を示す図である。
３四口ｊ、ＤＳＰのブートＲＯＭのメチリマップを示ず
図てる。第４図は、ＤＳＰの処理の具体例のための説明
図である。第５図は、ゲート信号とバーコードパルス信
号の関係を示す図である。第６図は、デコードプログラ
ムの一例を示す図である。
以下、第１図〜第６図に基づいて実施例の動作について
説明する。
説明する。
全体かりセットされると、ＤＳＰ３は、先す初期化の処
理を行ない（ステップＳｌ） 、 ＣＦ’旧からのコマ
ンド待ちの状態に入る（ステップＳ２）。この状態てＣ
Ｐ旧からｅｎｑ （間合せ）コマンドか送られてきたら
、ＤＳＰ３はその応答として゛ＥＮＱ°゛コードを返ず
（ステップＳ３）。尚、ＣＰ旧からＤＳ＋’３へのコマ
ンド及びＤＳＰ３からＣＰＩＩ４へのその応答の転送は
制御レジスタ８を介して行なわれる。
理を行ない（ステップＳｌ） 、 ＣＦ’旧からのコマ
ンド待ちの状態に入る（ステップＳ２）。この状態てＣ
Ｐ旧からｅｎｑ （間合せ）コマンドか送られてきたら
、ＤＳＰ３はその応答として゛ＥＮＱ°゛コードを返ず
（ステップＳ３）。尚、ＣＰ旧からＤＳ＋’３へのコマ
ンド及びＤＳＰ３からＣＰＩＩ４へのその応答の転送は
制御レジスタ８を介して行なわれる。
方、ＣＰＵ４は、口ＩＰスイッヂ９の設定を読取りでそ
れに応したブートプログラムＮＯの指定が行なえるＢ
ＯＯＴコマンドをＤＳＰ３に送る。それにより［１００
Ｔコマンドを受番づたＤＳＰ３は、そのコマンド内て指
定されたブートプログラムかブートｌｌ０Ｍ５に登録さ
れているか否かを判定する（ステップ５４）。登録され
ていない場合は、正しくないものとして”ＮへＣに°°
コードをＣＰＵ４に返す（ステ・ンブＳ７）。
れに応したブートプログラムＮＯの指定が行なえるＢ
ＯＯＴコマンドをＤＳＰ３に送る。それにより［１００
Ｔコマンドを受番づたＤＳＰ３は、そのコマンド内て指
定されたブートプログラムかブートｌｌ０Ｍ５に登録さ
れているか否かを判定する（ステップ５４）。登録され
ていない場合は、正しくないものとして”ＮへＣに°°
コードをＣＰＵ４に返す（ステ・ンブＳ７）。
方、登録されている場合は、その指定されたブートプロ
グラムをブートＲＯＭ５からＤＳＰ３のオンチッフＲＯ
Ｍ領域へ転送しくステップＳ５） 、 ＣＩ’ｌ１４に
正常応答として゛’八へバパを返す（又テップ５６）。
グラムをブートＲＯＭ５からＤＳＰ３のオンチッフＲＯ
Ｍ領域へ転送しくステップＳ５） 、 ＣＩ’ｌ１４に
正常応答として゛’八へバパを返す（又テップ５６）。
次に、ＣＰＵ４は、周期信号の入力後ブートＲＯＭ５に
格納されたブートプログラムスタートアドレステーブル
に対応する実行ＮＯの指定か行なえるＥＸ［ｉＣコマン
１〜をＤＳＩ’３に送る。それによりＥＸＥＣコマンド
を受けたＤＳＰ３は、オンデツプＲＯＭ領域ヘプトプロ
グラムが転送済みであり、かつ対応する実行ア］−レス
か存在するか否かを判定する（ステップＳ８）。未転送
であるかまたは実行ア１−レスが存在しない場合は、・
正しくないものとしてＮ Ａ ＣＫ ”コードをＣＰＵ
４に返す（ステップ５１１）６一方、転送済みでありか
つ対応する実行アドレスか存在する場合には、その実行
アドレスへ移行しくステップＳ’９） 、ＣＰＩＩ４に
正常応答として”ＡＣＫ ” コードを返す（ステップ
５１０）。また、その他の：】マントがＣＰＵ４から送
られた場合は、ＤＳＰ３は正しくないものとして゛Ｎ八
へに゛°コード′を返ず（ステ・ンフ゛５１２）。
格納されたブートプログラムスタートアドレステーブル
に対応する実行ＮＯの指定か行なえるＥＸ［ｉＣコマン
１〜をＤＳＩ’３に送る。それによりＥＸＥＣコマンド
を受けたＤＳＰ３は、オンデツプＲＯＭ領域ヘプトプロ
グラムが転送済みであり、かつ対応する実行ア］−レス
か存在するか否かを判定する（ステップＳ８）。未転送
であるかまたは実行ア１−レスが存在しない場合は、・
正しくないものとしてＮ Ａ ＣＫ ”コードをＣＰＵ
４に返す（ステップ５１１）６一方、転送済みでありか
つ対応する実行アドレスか存在する場合には、その実行
アドレスへ移行しくステップＳ’９） 、ＣＰＩＩ４に
正常応答として”ＡＣＫ ” コードを返す（ステップ
５１０）。また、その他の：】マントがＣＰＵ４から送
られた場合は、ＤＳＰ３は正しくないものとして゛Ｎ八
へに゛°コード′を返ず（ステ・ンフ゛５１２）。
以上の手順を第４図に示した具体例に即して説明すると
、先ず、（：ＰＵ４からＤＳＰ３にブートプログラムＮ
ｏ が３°゛としてＢＯＯＴコマンドが送られる。
、先ず、（：ＰＵ４からＤＳＰ３にブートプログラムＮ
ｏ が３°゛としてＢＯＯＴコマンドが送られる。
Ｏ５＋’３は、ブートプログラムの有無の情報が記載さ
れているアドレス５ＤＦＥ）ｌをサーチして、そのビッ
ト３は１°゛であることがらブートプログラムＮｏ、３
は存在すると判断して、それか格納されるアドレス６３
００１１からの２５６ワートの情報をＤＳＰ３のオンデ
ツプＲＯＭ領域として’Ｊ当てられたアＩ〜レスＦＦ０
ＯＨに転送する。次に、ＣＩＩ ＩＩ ４は、実行Ｎｏ
を“０°°としてＤＳＰ３にＥＸＥ（：コマンドを
送る。ブートプログラムＮｏ、３．実行Ｎｏ、０に対応
するアドレス５［３０１１の内容は２八７Ｅｌｌである
のて、そのアドレスを先頭アドレスとする実行プログラ
ムへ移行し実行開始する。
れているアドレス５ＤＦＥ）ｌをサーチして、そのビッ
ト３は１°゛であることがらブートプログラムＮｏ、３
は存在すると判断して、それか格納されるアドレス６３
００１１からの２５６ワートの情報をＤＳＰ３のオンデ
ツプＲＯＭ領域として’Ｊ当てられたアＩ〜レスＦＦ０
ＯＨに転送する。次に、ＣＩＩ ＩＩ ４は、実行Ｎｏ
を“０°°としてＤＳＰ３にＥＸＥ（：コマンドを
送る。ブートプログラムＮｏ、３．実行Ｎｏ、０に対応
するアドレス５［３０１１の内容は２八７Ｅｌｌである
のて、そのアドレスを先頭アドレスとする実行プログラ
ムへ移行し実行開始する。
ところて、バーコードの読取りか開始されると、スキャ
ナ側で高速（例えは、１０００ｓｃａｎ／５ｅｃ）で読
取られたバーコードパルス情報は、第５図に示すような
バーコードパルス情報に同期したグー６４５号と共に１
６ビツトカウンタ１に入力される。
ナ側で高速（例えは、１０００ｓｃａｎ／５ｅｃ）で読
取られたバーコードパルス情報は、第５図に示すような
バーコードパルス情報に同期したグー６４５号と共に１
６ビツトカウンタ１に入力される。
１６ビツトカウンタ１は、ゲート信号か有効な間（図に
おいてはハイレベル）順次入力されるバーコードパルス
情報のパルス幅をカウンタクロッつて語数してＦＩＦＯ
２に書込んでいく。このとき、１スキャン分のデータの
区切りを識別するために、ゲート信号によりＦＩＦＯ２
のデータ長の冗長なビットにそのための情報かイ」加さ
れる。尚、ＦＩＦＯ２は、そのデータバスかＤＳＰ３の
それと完全に分離されているため、ＤＳＰ３の処理を妨
げることなく語数値データを格納することが可能である
。
おいてはハイレベル）順次入力されるバーコードパルス
情報のパルス幅をカウンタクロッつて語数してＦＩＦＯ
２に書込んでいく。このとき、１スキャン分のデータの
区切りを識別するために、ゲート信号によりＦＩＦＯ２
のデータ長の冗長なビットにそのための情報かイ」加さ
れる。尚、ＦＩＦＯ２は、そのデータバスかＤＳＰ３の
それと完全に分離されているため、ＤＳＰ３の処理を妨
げることなく語数値データを格納することが可能である
。
方、ＤＳＩ’３は、前述したようにＣＰＵ４から０００
Ｔコマンドを受りて指定されたブートプログラムをロー
ドし、ＥＸＥＣ：コマンドを受りて指定された実行プロ
グラムに制御を移した後、更にｃｐｕ４からのデコト開
始の命令である５ＴＡＩｔＴコマンドの待ち状態となる
。
Ｔコマンドを受りて指定されたブートプログラムをロー
ドし、ＥＸＥＣ：コマンドを受りて指定された実行プロ
グラムに制御を移した後、更にｃｐｕ４からのデコト開
始の命令である５ＴＡＩｔＴコマンドの待ち状態となる
。
ＤＳＰ３は、ＣＰＵ’ｌから５ＴＡＲＴ コア ントを
受けると、ＤＳＰ３のＴ１０の１つとして位置付けられ
たＮＦＯ２から高速に計数値としてのバーコード幅デー
タを取込み、高速処理命令（リピート命令）によって高
速にデコードを開始する。そこで、先ず取込んたバーコ
ード幅データから余白部分を検出し、ヒツトパターンを
作成する。次に、ビットパターンに対応じて配置された
アスキー変換テーブル６を参照することにより、ビット
パターンの有効性を即座に判断し、またヒツトパターン
の種類に捕われることなくアスキーデータに変換する。
受けると、ＤＳＰ３のＴ１０の１つとして位置付けられ
たＮＦＯ２から高速に計数値としてのバーコード幅デー
タを取込み、高速処理命令（リピート命令）によって高
速にデコードを開始する。そこで、先ず取込んたバーコ
ード幅データから余白部分を検出し、ヒツトパターンを
作成する。次に、ビットパターンに対応じて配置された
アスキー変換テーブル６を参照することにより、ビット
パターンの有効性を即座に判断し、またヒツトパターン
の種類に捕われることなくアスキーデータに変換する。
更に、アスキーデータに対応じて配置されたチエックサ
ム値テーブルを参照することにより、アスキー文字の種
類に捕われることなくチエックサムの４算を行なう。
ム値テーブルを参照することにより、アスキー文字の種
類に捕われることなくチエックサムの４算を行なう。
以上の一連のデコード処理を終了したら、ＤＳＰ３は得
られたアスキーデータを走、前方向に応じて並び替えつ
つＤＭＡ１ｌ八Ｍ７ にＤＭＡ転送する。尚、このとき
ＣＰＬＩ４に対するＤＭ八へ求の回数を削減し、ＣＰＩ
Ｊ４の実行時間の妨害を軽減するために、１６ビツト１
データとし−Ｃ内部に格納されているデータを８ビツト
２データに変換して転送する。
られたアスキーデータを走、前方向に応じて並び替えつ
つＤＭＡ１ｌ八Ｍ７ にＤＭＡ転送する。尚、このとき
ＣＰＬＩ４に対するＤＭ八へ求の回数を削減し、ＣＰＩ
Ｊ４の実行時間の妨害を軽減するために、１６ビツト１
データとし−Ｃ内部に格納されているデータを８ビツト
２データに変換して転送する。
ＣＰｌ］４は、ＤＳＰ３からの転送完了の応答を受りる
と、別のＤＭ八へＡＭ７をオープンしてＤＳＩ’３に更
にデコード処理の５ＴＡＲＴコマンドを発行し、転送し
てきたＤＭＡ１ＩＡ、Ｍ７内のデータのチエツクを行な
う。このチエツクにより正常を判定されるまで５ＴＡＲ
Ｔコマンドの発行を繰返し、正常と判定されたらＤＳＰ
３に対して５ＴＯＰコマンドを送る。尚、正常に得られ
たアスキーデータ′は液晶に表示されたり、Ｒ５−２３
２Ｃインタフエースに出力されたり、ＧＯ信号の出力と
されたりする。
と、別のＤＭ八へＡＭ７をオープンしてＤＳＩ’３に更
にデコード処理の５ＴＡＲＴコマンドを発行し、転送し
てきたＤＭＡ１ＩＡ、Ｍ７内のデータのチエツクを行な
う。このチエツクにより正常を判定されるまで５ＴＡＲ
Ｔコマンドの発行を繰返し、正常と判定されたらＤＳＰ
３に対して５ＴＯＰコマンドを送る。尚、正常に得られ
たアスキーデータ′は液晶に表示されたり、Ｒ５−２３
２Ｃインタフエースに出力されたり、ＧＯ信号の出力と
されたりする。
第６図は、コード化体系に対応したデコードプログラム
の一例を示す図である。最後にこの手順の説明を行なう
。
の一例を示す図である。最後にこの手順の説明を行なう
。
先ず、一定量のデータをＨ１’０２から取込む（ステッ
プ５２１）、尚、このとき１スキャン分のデータか終了
したらＣＰＩＩ４に転送する（ステップ５２２）。次に
、取込んだデータに対して前余白の検出を行ｔ４う（ス
テップ５２３）。前余白か検出されなりれは、定データ
終了としてステップ５２１ に戻る。
プ５２１）、尚、このとき１スキャン分のデータか終了
したらＣＰＩＩ４に転送する（ステップ５２２）。次に
、取込んだデータに対して前余白の検出を行ｔ４う（ス
テップ５２３）。前余白か検出されなりれは、定データ
終了としてステップ５２１ に戻る。
方、前余白か検出されたら、次に後余白を検査して短縮
コードか標準コードかの決定を行なう（ステップ５２４
）。ここで、後余白の条件を満たしていなりれは、ステ
ップＳ２３に戻る。一方、後余白の条件を満たしていれ
ば、次に１キャラクタ分のデータのビットパターンを作
成する（ステップ５２５）。ビットパターンか作成され
たら、アスキー変換テーブル６を参照してアスキー文字
に変換する（ステップ５２６）。このとぎ、アスキー変
換テブル６に該当データかない場合は、データ上うとし
てそのデータを破棄しくステップ５２７）、ステップＳ
２３ に戻る。
コードか標準コードかの決定を行なう（ステップ５２４
）。ここで、後余白の条件を満たしていなりれは、ステ
ップＳ２３に戻る。一方、後余白の条件を満たしていれ
ば、次に１キャラクタ分のデータのビットパターンを作
成する（ステップ５２５）。ビットパターンか作成され
たら、アスキー変換テーブル６を参照してアスキー文字
に変換する（ステップ５２６）。このとぎ、アスキー変
換テブル６に該当データかない場合は、データ上うとし
てそのデータを破棄しくステップ５２７）、ステップＳ
２３ に戻る。
方、アスキー文字化か正割に行なわれた場合は、次にそ
のデータか最初のデータか否かを判定する（ステップ５
２８）。最初のデータでは７１い場合はステップＳ３０
に０行し、最初のデータの場合は走査方向を決定する（
ステップ５２９）。次に、パリデイデータとチエックサ
ムの計斌を行ノぽい（ステップＳ ３０ ）、１キヤラ
クタ伝送バツフアへ格納する（ステップ５３１）。ここ
て、８データまたは１２データか終了したか否かを判定
する（ステップ５３２）。終了していない場合はステッ
プＳ２５に戻り、終了した場合はチエツク処理を行なう
。つまり、パリティチエック及びフラグキャラクタのセ
ットを行ない（ステプ５３３）、エラーの場合はフラグ
エラーとして破棄して（ステップ５３４）、ステップＳ
２３に戻る。一方、ステップＳ３３においてチエックか
正常の場合は、最後にチエツクサムの検査を行なう（ス
テップ５３５）。このとき、エラの場合はチエックサム
エラーとして破棄して（ステップ５３６）、ステップ５
２３に戻り、一方チェックか正常の場合はそのままステ
ップＳ２３に戻る。
のデータか最初のデータか否かを判定する（ステップ５
２８）。最初のデータでは７１い場合はステップＳ３０
に０行し、最初のデータの場合は走査方向を決定する（
ステップ５２９）。次に、パリデイデータとチエックサ
ムの計斌を行ノぽい（ステップＳ ３０ ）、１キヤラ
クタ伝送バツフアへ格納する（ステップ５３１）。ここ
て、８データまたは１２データか終了したか否かを判定
する（ステップ５３２）。終了していない場合はステッ
プＳ２５に戻り、終了した場合はチエツク処理を行なう
。つまり、パリティチエック及びフラグキャラクタのセ
ットを行ない（ステプ５３３）、エラーの場合はフラグ
エラーとして破棄して（ステップ５３４）、ステップＳ
２３に戻る。一方、ステップＳ３３においてチエックか
正常の場合は、最後にチエツクサムの検査を行なう（ス
テップ５３５）。このとき、エラの場合はチエックサム
エラーとして破棄して（ステップ５３６）、ステップ５
２３に戻り、一方チェックか正常の場合はそのままステ
ップＳ２３に戻る。
以」二で説明したように、この実施例においては、ＣＰ
１１４に加えてアスキーコード化処理専用のプロセッ
サであるＤＳＰ３を設Ｇづ、ＣＰ旧の負荷をΦＸ減する
と共にアスギーコード化の並行処理を行ない、更にＤＳ
Ｐ３の前段にＦＩＦＯ２を設けて読取ったバーコード情
報を順次貯えることにより、ＤＳＰ３は、バーコード情
報の読取りに関わり／よく独立して［；Ｉ’ｌｌｌ＋か
らの命令に応じて高速にアスキーコード化処理か行）Ｊ
える。
１１４に加えてアスキーコード化処理専用のプロセッ
サであるＤＳＰ３を設Ｇづ、ＣＰ旧の負荷をΦＸ減する
と共にアスギーコード化の並行処理を行ない、更にＤＳ
Ｐ３の前段にＦＩＦＯ２を設けて読取ったバーコード情
報を順次貯えることにより、ＤＳＰ３は、バーコード情
報の読取りに関わり／よく独立して［；Ｉ’ｌｌｌ＋か
らの命令に応じて高速にアスキーコード化処理か行）Ｊ
える。
発明の効果
以上のようにこの発明の高速ハーフ−１〜デコーダによ
れは、制御手段に加えて設けられたデコード処理専用の
処理手段か、読取られてバーコード幅情報格納手段に格
納されたバーコード情報を、その読取りに関わらず高速
にデコード処理することにより、回路規模及びコス１−
を著しく増大ざＶることなく高速にバーコードのデフ−
１〜処理が行なえるので、実用的には極めて有用である
。
れは、制御手段に加えて設けられたデコード処理専用の
処理手段か、読取られてバーコード幅情報格納手段に格
納されたバーコード情報を、その読取りに関わらず高速
にデコード処理することにより、回路規模及びコス１−
を著しく増大ざＶることなく高速にバーコードのデフ−
１〜処理が行なえるので、実用的には極めて有用である
。
第１図はこの発明の一実施例の高速ハーコードデコータ
の構成ブロック図、第２図はＤＳＰにおける処理手順を
示す図、第３図はＤＳＰのブートＲＵＭのメモリマツプ
を示す図、第４１ΔはＤｓＩＩｏ）処理の具体例のため
の説明図、第５図はグー１−信号とバーコードパルス信
号の関係を示す図、第６図はデコードプログラムの一例
を示す図、第７図は従来におＧプるハーコードリータの
概略ブロック図である。 １・・・１６ビツトカウンタ、１°・・・カウンタ、２
ＦＩＦＯ１３−ＤＳＰ 、 ４−ＣＩ’Ｕ、５・・・
ブートＲＯＭ、６・・・アスキー変１灸テーブル、７・
・・ＤＭＡ１（八Ｍ、８・・１闇御レジスタ、９・・・
ＤＩＰスイッチ、１０・・・ス■ヤナ部。 ％ 反
の構成ブロック図、第２図はＤＳＰにおける処理手順を
示す図、第３図はＤＳＰのブートＲＵＭのメモリマツプ
を示す図、第４１ΔはＤｓＩＩｏ）処理の具体例のため
の説明図、第５図はグー１−信号とバーコードパルス信
号の関係を示す図、第６図はデコードプログラムの一例
を示す図、第７図は従来におＧプるハーコードリータの
概略ブロック図である。 １・・・１６ビツトカウンタ、１°・・・カウンタ、２
ＦＩＦＯ１３−ＤＳＰ 、 ４−ＣＩ’Ｕ、５・・・
ブートＲＯＭ、６・・・アスキー変１灸テーブル、７・
・・ＤＭＡ１（八Ｍ、８・・１闇御レジスタ、９・・・
ＤＩＰスイッチ、１０・・・ス■ヤナ部。 ％ 反
Claims (1)
- １、バーコード情報をデコードするための複数のコード
化方式に対応したデコードプログラムが格納されるプロ
グラム格納手段と、複数の前記コード化方式のうちの１
つを指定することか可能な設定手段と、バーコードパル
ス信号を入力して、そのパルス幅をクロック信号に基づ
く計数値として求めるバーコード幅計数手段と、このバ
ーコード幅計数手段により計数値として得られたバーコ
ード幅情報をバーコードの読取りに応じて順次入力して
格納するバーコード幅情報格納手段と、前記設定手段に
より設定されたコード化方式の情報を転送することが可
能であり、また処理の流れに応じて適宜デコード制御の
命令を出力する制御手段と、その制御手段から入力され
る前記設定されたコード化方式の情報に基づいて前記プ
ログラム格納手段から対応するデコードプログラムをロ
ードすると共に、前記制御手段から入力される前記デコ
ード制御の命令に基づいて、前記バーコード幅計数手段
から前記バーコード情報格納手段への格納に関わらず、
前記バーコード幅情報格納手段に格納された前記バーコ
ード幅情報を前記デコードプログラムに基づいて高速に
デコードして前記制御手段に転送する処理手段とを備え
るように構成したことを特徴とする高速バーコードデコ
ーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011567A JPH02191082A (ja) | 1989-01-20 | 1989-01-20 | 高速バーコードデコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011567A JPH02191082A (ja) | 1989-01-20 | 1989-01-20 | 高速バーコードデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02191082A true JPH02191082A (ja) | 1990-07-26 |
| JPH0559477B2 JPH0559477B2 (ja) | 1993-08-31 |
Family
ID=11781511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011567A Granted JPH02191082A (ja) | 1989-01-20 | 1989-01-20 | 高速バーコードデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02191082A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235986A (ja) * | 1985-08-10 | 1987-02-16 | Fujitsu Ltd | バ−コ−ド読取装置 |
| JPS63292282A (ja) * | 1987-05-26 | 1988-11-29 | Toshiba Corp | バ−コ−ドリ−ダ |
-
1989
- 1989-01-20 JP JP1011567A patent/JPH02191082A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235986A (ja) * | 1985-08-10 | 1987-02-16 | Fujitsu Ltd | バ−コ−ド読取装置 |
| JPS63292282A (ja) * | 1987-05-26 | 1988-11-29 | Toshiba Corp | バ−コ−ドリ−ダ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0559477B2 (ja) | 1993-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6301702B1 (en) | Program execution apparatus and program conversion method | |
| JP2616182B2 (ja) | データ処理装置 | |
| US5056010A (en) | Pointer based DMA controller | |
| US4591972A (en) | Data processing system with unique microcode control | |
| US4569018A (en) | Digital data processing system having dual-purpose scratchpad and address translation memory | |
| JPS58125148A (ja) | 条件付きブランチ命令の予測装置 | |
| WO1986000434A1 (en) | Method and apparatus for a compare and swap instruction | |
| US6205536B1 (en) | Combined Instruction and address caching system using independent buses | |
| JPH07129413A (ja) | 割込み処理装置 | |
| JP2773471B2 (ja) | 情報処理装置 | |
| JP3710262B2 (ja) | コプロセッサを使用するための電子回路及び方法 | |
| US4757445A (en) | Method and apparatus for validating prefetched instruction | |
| JPH0332818B2 (ja) | ||
| EP0223150B1 (en) | Information processing apparatus | |
| EP0030463A2 (en) | Buffer memory control system | |
| US5381532A (en) | Microprocessor having branch aligner between branch buffer and instruction decoder unit for enhancing initiation of data processing after execution of conditional branch instruction | |
| EP0144268A2 (en) | Method for controlling buffer memory in data processing apparatus | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JP3452771B2 (ja) | 命令制御システム及びその方法 | |
| JPH02191082A (ja) | 高速バーコードデコーダ | |
| KR920006770B1 (ko) | 명령을 페치(fetch)하기 위한 제어 시스템 | |
| US5860155A (en) | Instruction decoding mechanism for reducing execution time by earlier detection and replacement of indirect addresses with direct addresses | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS61241833A (ja) | 命令コ−ドアクセス制御装置 | |
| JP2925820B2 (ja) | マイクロプロセッサ |