JPH02192724A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02192724A JPH02192724A JP1292389A JP1292389A JPH02192724A JP H02192724 A JPH02192724 A JP H02192724A JP 1292389 A JP1292389 A JP 1292389A JP 1292389 A JP1292389 A JP 1292389A JP H02192724 A JPH02192724 A JP H02192724A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- interlayer insulating
- conductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置およびその製造方法に関し、さ
らに詳しくは、半導体集積回路装置におけるコンタクト
ホールの構造およびその形成方法の改良に係るものであ
る。
らに詳しくは、半導体集積回路装置におけるコンタクト
ホールの構造およびその形成方法の改良に係るものであ
る。
従来例でのこの種の半導体集積回路装置におけるコンタ
クトホールの構造を第３図に示す。
クトホールの構造を第３図に示す。
この第３図従来例構成において、符号１はｐ型のシリコ
ン半導体基板であり、２および３はこの半導体基板ｌ上
に選択的に形成された薄いゲート酸化膜およびゲート電
極、４は活性領域としての口型拡散領域、５は層間絶縁
膜を示し、６はこの層間絶縁膜５の所定位置に選択的に
エツチング開孔されたコンタクトホール、８はこのコン
タクトホール６を通してｎ型拡散領域４に接続させた上
層のアルミ配線層である。
ン半導体基板であり、２および３はこの半導体基板ｌ上
に選択的に形成された薄いゲート酸化膜およびゲート電
極、４は活性領域としての口型拡散領域、５は層間絶縁
膜を示し、６はこの層間絶縁膜５の所定位置に選択的に
エツチング開孔されたコンタクトホール、８はこのコン
タクトホール６を通してｎ型拡散領域４に接続させた上
層のアルミ配線層である。
すなわち、この従来例によるコンタクトホールの形成方
法では、まず、シリコン基板ｌ上の所定位置にゲート酸
化膜２およびゲート電極３を成膜かつ成形して選択的に
形成させた後、このゲート電極３のパターニングを施し
、砒素などのｎ型不純物を所定位置に選択的に注入かつ
拡散させて、活性領域としての口型拡散領域４をそれぞ
れ選択的に形成する。
法では、まず、シリコン基板ｌ上の所定位置にゲート酸
化膜２およびゲート電極３を成膜かつ成形して選択的に
形成させた後、このゲート電極３のパターニングを施し
、砒素などのｎ型不純物を所定位置に選択的に注入かつ
拡散させて、活性領域としての口型拡散領域４をそれぞ
れ選択的に形成する。
ついで、これらの全面に約１μｍ程度の厚さの層間絶縁
膜５を形成させ、かつこの層間絶縁膜５をパターニング
して、その所定位置にコンタクトホール６をエツチング
開孔させると共に、このコンタクトホール６を通して、
上層に形成されるアルミ配線層８をｎ型拡散領域４に接
続させたものである。
膜５を形成させ、かつこの層間絶縁膜５をパターニング
して、その所定位置にコンタクトホール６をエツチング
開孔させると共に、このコンタクトホール６を通して、
上層に形成されるアルミ配線層８をｎ型拡散領域４に接
続させたものである。
こ１で、前記のようにして開孔形成される従来例でのコ
ンタクトホール６の構造においては、このコンタクトホ
ール６を通して上層のアルミ配線層８をｎ型拡散領域４
に接続させるものであって、このアルミ配線層７が、こ
れと同一ノートでない他の導体または半導体など１例え
ば、この場合、ゲート電極３などに触れることで、所期
の機能を果し得なくなる惧れを有しているために、この
コンタクトホール６のパターニングに際しては、その開
孔位置をゲート電極３など工の間で、所定の間隔（約１
．５μｍ程度）以上離す必要かあり、これがこの種の装
置構成での集積度向上を妨げる一つの要因となっている
。
ンタクトホール６の構造においては、このコンタクトホ
ール６を通して上層のアルミ配線層８をｎ型拡散領域４
に接続させるものであって、このアルミ配線層７が、こ
れと同一ノートでない他の導体または半導体など１例え
ば、この場合、ゲート電極３などに触れることで、所期
の機能を果し得なくなる惧れを有しているために、この
コンタクトホール６のパターニングに際しては、その開
孔位置をゲート電極３など工の間で、所定の間隔（約１
．５μｍ程度）以上離す必要かあり、これがこの種の装
置構成での集積度向上を妨げる一つの要因となっている
。
この発明は、従来のこのような問題点を解消するだめに
なされたもので、その目的とするところは、コンタクト
ホールとゲート電極などＳの間の間隔距離を可及的に小
さくして、装置構成の集積度向上を図り得るようにした
。この種の半導体装置およびその製造方法、こＳでは、
コンタクトホールの構造およびその形成方法を提供する
ことである。
なされたもので、その目的とするところは、コンタクト
ホールとゲート電極などＳの間の間隔距離を可及的に小
さくして、装置構成の集積度向上を図り得るようにした
。この種の半導体装置およびその製造方法、こＳでは、
コンタクトホールの構造およびその形成方法を提供する
ことである。
ＣＸ！Ｗを解決するための手段）
前記目的を達成するために、この発明に係る半導体装置
は、コンタクトホールのエツチング開孔後、その内側壁
面上に絶縁膜を形成させるようにしたものである。
は、コンタクトホールのエツチング開孔後、その内側壁
面上に絶縁膜を形成させるようにしたものである。
すなわち、この発明は、半導体基板の主面上に、選択的
に形成される導体または半導体領域と、前記導体または
半導体領域を含む半導体基板上に形成される層間絶縁膜
と、前記層間絶縁膜−ヒに形成される上層の配線層とを
少なくとも有し、前記層間絶縁膜を選択的に開孔してコ
ンタクトホールを形成させると共に、このコンタクトホ
ールの内側壁面上に絶縁膜を形成させ、かつこのコンタ
クトホールを通して、前記上層の配線層を導体または半
導体領域に接続させたことを特徴とする半導体装置であ
り、また、半導体基板の主面上に、導体または半導体領
域を選択的に形成させ、かつ前記導体または半導体領域
を含めた半導体基板上に層間絶縁膜を形成させると共に
、層間絶縁膜にコンタクトホールを選択的に開孔させて
、前記導体または半導体領域を露出させる工程と、前記
コンタクトホールの内側壁面上、および前記導体または
半導体領域の露出面上を含めた層間絶縁膜上に再度、絶
縁膜を形成させる工程と、前記絶縁膜を異方性エツチン
グして、前記コンタクトホールの内側壁面上に絶縁膜部
分を残した状態で、前記導体または半導体領域の露出面
上、および層間絶縁膜上の各絶縁膜部分を選択的に除去
する工程と、前記層間絶縁股上に形成される上層の配線
層を、前記内側壁面に絶縁膜部分を残したコンタクトホ
ールを通して、前記導体または半導体領域に接続させる
工程とを、少なくとも含むことを特徴とする半導体装置
の製造方法である。
に形成される導体または半導体領域と、前記導体または
半導体領域を含む半導体基板上に形成される層間絶縁膜
と、前記層間絶縁膜−ヒに形成される上層の配線層とを
少なくとも有し、前記層間絶縁膜を選択的に開孔してコ
ンタクトホールを形成させると共に、このコンタクトホ
ールの内側壁面上に絶縁膜を形成させ、かつこのコンタ
クトホールを通して、前記上層の配線層を導体または半
導体領域に接続させたことを特徴とする半導体装置であ
り、また、半導体基板の主面上に、導体または半導体領
域を選択的に形成させ、かつ前記導体または半導体領域
を含めた半導体基板上に層間絶縁膜を形成させると共に
、層間絶縁膜にコンタクトホールを選択的に開孔させて
、前記導体または半導体領域を露出させる工程と、前記
コンタクトホールの内側壁面上、および前記導体または
半導体領域の露出面上を含めた層間絶縁膜上に再度、絶
縁膜を形成させる工程と、前記絶縁膜を異方性エツチン
グして、前記コンタクトホールの内側壁面上に絶縁膜部
分を残した状態で、前記導体または半導体領域の露出面
上、および層間絶縁膜上の各絶縁膜部分を選択的に除去
する工程と、前記層間絶縁股上に形成される上層の配線
層を、前記内側壁面に絶縁膜部分を残したコンタクトホ
ールを通して、前記導体または半導体領域に接続させる
工程とを、少なくとも含むことを特徴とする半導体装置
の製造方法である。
（作 用〕
従って、この発明においては、層間絶縁膜に対するコン
タクトホールの選択開孔後、このコンタクトホールの内
側壁面上に絶縁膜を形成させるようにしているために、
コンタクトホールのバターニングに際し、たとえ、これ
がエツチング開孔直後にゲート電極などの他の導体また
は半導体領域と接するように位置付けられていたとして
も、その内側壁面上に形成される絶縁膜によって、他の
導体または半導体領域との間を絶縁カバーし得るもので
、結果的には、これらのコンタクトホールと他の導体ま
たは半導体領域との間隔距離を可及的に小さくでき、ひ
いては、装置構成の集積化を向上し得るのである。
タクトホールの選択開孔後、このコンタクトホールの内
側壁面上に絶縁膜を形成させるようにしているために、
コンタクトホールのバターニングに際し、たとえ、これ
がエツチング開孔直後にゲート電極などの他の導体また
は半導体領域と接するように位置付けられていたとして
も、その内側壁面上に形成される絶縁膜によって、他の
導体または半導体領域との間を絶縁カバーし得るもので
、結果的には、これらのコンタクトホールと他の導体ま
たは半導体領域との間隔距離を可及的に小さくでき、ひ
いては、装置構成の集積化を向上し得るのである。
以下、この発明に係る半導体装置およびその製造方法の
一実施例につき、第１図および第２図を参照して詳細に
説明する。
一実施例につき、第１図および第２図を参照して詳細に
説明する。
第１図はこの実施例を適用した半導体集積回路装置の概
要構成を模式的に示した断面図、第２図（ａ）ないしく
ｄ）は同上半導体集積回路装置の主要な製造工程を順次
模式的に示すそれぞれに断面図であり、これらの第１図
、第２図実施例において、前記第３図従来例と同一符号
は同一または相当部分を示している。
要構成を模式的に示した断面図、第２図（ａ）ないしく
ｄ）は同上半導体集積回路装置の主要な製造工程を順次
模式的に示すそれぞれに断面図であり、これらの第１図
、第２図実施例において、前記第３図従来例と同一符号
は同一または相当部分を示している。
すなわち、この第１図実施例構成においても、符号１は
ｐ型シリコン半導体基板であり、２および３はこのシリ
コン半導体基板ｌ上に選択的に形成された薄いゲート酸
化膜およびゲート電極、４はこれらのゲート酸化膜２．
およびゲート電極３を挟んだ基板主面上に対向形成され
た活性領域としてのそれぞれにｎ型拡散領域、５はこれ
らを覆う層間絶縁膜を示している。
ｐ型シリコン半導体基板であり、２および３はこのシリ
コン半導体基板ｌ上に選択的に形成された薄いゲート酸
化膜およびゲート電極、４はこれらのゲート酸化膜２．
およびゲート電極３を挟んだ基板主面上に対向形成され
た活性領域としてのそれぞれにｎ型拡散領域、５はこれ
らを覆う層間絶縁膜を示している。
また、６は前記層間絶縁膜５の所定位置に選択的にエツ
チング開孔されたコンタクトホールであり、７ｂはこの
コンタクトホール６の内側壁面上に形成された絶縁膜、
８はこの内側壁面上に絶縁膜７ｂを有するコンタクトホ
ール６を通して前記ｎ型拡散領域４に接続させた上層の
アルミ配線層である。
チング開孔されたコンタクトホールであり、７ｂはこの
コンタクトホール６の内側壁面上に形成された絶縁膜、
８はこの内側壁面上に絶縁膜７ｂを有するコンタクトホ
ール６を通して前記ｎ型拡散領域４に接続させた上層の
アルミ配線層である。
そして、この実施例による半導体装置の製造方法では、
第２図に示されているように、まず、シリコン半導体基
板ｌ上の所定位置にゲート酸化膜２およびゲート電極３
を成膜かつ成形して選択的に形成させた後、このゲート
電極３のバターニングを施し、かつ前記ゲート酸化膜２
．およびゲート？ｉｌＥ ｍ ３を挟んだ同上基板ｌの
主面、トにあって、砒素などのｎ型不純物を選択的に注
入かつ拡散させることにより、活性領域としてのｎ型拡
散領域４（導体または半導体領域）をそれぞれ選択的に
対向して形成させ、ついで、これらの全表面に対して、
約１μｍ程度の厚さの層間絶縁膜５を被覆形成させると
共に、この層間絶縁膜５を選択的にバターニングして、
その所定位置にコンタクトホール６をエツチング開孔さ
せ、かつ同時に、前記ｎ型拡散領域４の接続対応部分を
露出させる（第２図（ａ））。
第２図に示されているように、まず、シリコン半導体基
板ｌ上の所定位置にゲート酸化膜２およびゲート電極３
を成膜かつ成形して選択的に形成させた後、このゲート
電極３のバターニングを施し、かつ前記ゲート酸化膜２
．およびゲート？ｉｌＥ ｍ ３を挟んだ同上基板ｌの
主面、トにあって、砒素などのｎ型不純物を選択的に注
入かつ拡散させることにより、活性領域としてのｎ型拡
散領域４（導体または半導体領域）をそれぞれ選択的に
対向して形成させ、ついで、これらの全表面に対して、
約１μｍ程度の厚さの層間絶縁膜５を被覆形成させると
共に、この層間絶縁膜５を選択的にバターニングして、
その所定位置にコンタクトホール６をエツチング開孔さ
せ、かつ同時に、前記ｎ型拡散領域４の接続対応部分を
露出させる（第２図（ａ））。
続いて、前記開孔形成されたコンタクトホール６の内側
壁面上、および前記ｎ型拡散領域４の露出面上を含めた
層間絶縁膜５上にあって、ＣＶＤ法（化学気相成長法）
などを用いることにより、再度、絶縁膜を形成させて、
これらの層間絶縁膜５上を絶縁膜７ａ、コンタクトホー
ル６の内側壁面上を絶縁＠７ｂ、およびｎ型拡散領域４
の露出面上を絶縁膜７ｃによってそれぞれに被覆させる
（同図（ｂ））。
壁面上、および前記ｎ型拡散領域４の露出面上を含めた
層間絶縁膜５上にあって、ＣＶＤ法（化学気相成長法）
などを用いることにより、再度、絶縁膜を形成させて、
これらの層間絶縁膜５上を絶縁膜７ａ、コンタクトホー
ル６の内側壁面上を絶縁＠７ｂ、およびｎ型拡散領域４
の露出面上を絶縁膜７ｃによってそれぞれに被覆させる
（同図（ｂ））。
次に、前記各絶縁１摸７ａ、７ｂ、および７ｃに対して
、異方性エツチングを施し、これらの８膜のうち、層間
絶縁膜５上での絶縁Ｍ ７ ａ 、およびｎ型拡散領域
４の露出面上での絶縁膜７ｃをそれぞれに除去するが、
このとき、エツチングが異方性であるために、コンタク
トホール６の内側壁面上を被覆する絶縁膜７ｂのみが残
される（同図（Ｃ））。
、異方性エツチングを施し、これらの８膜のうち、層間
絶縁膜５上での絶縁Ｍ ７ ａ 、およびｎ型拡散領域
４の露出面上での絶縁膜７ｃをそれぞれに除去するが、
このとき、エツチングが異方性であるために、コンタク
トホール６の内側壁面上を被覆する絶縁膜７ｂのみが残
される（同図（Ｃ））。
そしてＲ後に、前記層間絶縁膜５上にアルミ配線層（上
層の配線層）８を成膜かつバターニングさせることによ
り、前記内側壁面が絶縁膜７ｂで絶縁被覆されているコ
ンタクトホール６を通して、このアルミ配線層８を前記
ｎ型拡散領域４に接続できく同図（ｄ））、このように
して所期通りの装置構成を得るのである。
層の配線層）８を成膜かつバターニングさせることによ
り、前記内側壁面が絶縁膜７ｂで絶縁被覆されているコ
ンタクトホール６を通して、このアルミ配線層８を前記
ｎ型拡散領域４に接続できく同図（ｄ））、このように
して所期通りの装置構成を得るのである。
従って、前記構成によるこの実施例では、層間絶縁膜５
へのコンタクトホール６の選択的開孔後に、予めこのコ
ンタクトホール６の内側壁面に絶縁膜７ｂを形成してい
るために、下層となるｎ型拡散領域４に対するコンタク
トホール６を通した上層となるアルミ配線層８の接続に
際して、このコンタクトホール６に近接されるところの
、アルミ配線層８とは異なるノードのゲート電極３との
間隔距離を小さく、かつコンタクトホール６自体につい
ても小さく設定でき、こむによって、結果的には装置構
成の集積度を格段に向上し得るのであり、また、コンタ
クトホール６の内側壁面に対する絶縁膜７ｂの形成につ
いても容易に行ない得るのである。
へのコンタクトホール６の選択的開孔後に、予めこのコ
ンタクトホール６の内側壁面に絶縁膜７ｂを形成してい
るために、下層となるｎ型拡散領域４に対するコンタク
トホール６を通した上層となるアルミ配線層８の接続に
際して、このコンタクトホール６に近接されるところの
、アルミ配線層８とは異なるノードのゲート電極３との
間隔距離を小さく、かつコンタクトホール６自体につい
ても小さく設定でき、こむによって、結果的には装置構
成の集積度を格段に向上し得るのであり、また、コンタ
クトホール６の内側壁面に対する絶縁膜７ｂの形成につ
いても容易に行ない得るのである。
なお、館記実施例においては、コンタクトホールな通し
た下層のｎ型拡散領域への上層のアルミ配線層の相互接
続について述べたが、必ずしもこれら両者の相互接続に
のみ限定されるものではなく、下層側、上層側ともに任
意の形態および材質のものにも通用できることは勿論で
ある。
た下層のｎ型拡散領域への上層のアルミ配線層の相互接
続について述べたが、必ずしもこれら両者の相互接続に
のみ限定されるものではなく、下層側、上層側ともに任
意の形態および材質のものにも通用できることは勿論で
ある。
（発明の効果〕
以上詳述したように、この発明によれば、下層の導体ま
たは半導体領域に対し、層間絶縁膜に開孔されたコンタ
クトホールを通して上層の配線層を接続させる構成にお
いて、層間絶縁膜に対するコンタクトホールの選択開孔
後、このコンタクトホールの内側壁面上に絶縁膜を形成
させるようにしているために、コンタクトホールのバタ
ーニングに際し、たとえ、これがエツチング開孔直後に
下層の導体または半導体領域と接するように位置付けら
れていたとしても、その内側壁面上に形成される絶縁膜
によって、この下層の導体または半導体領域との間を有
効かつ効果的に絶縁カバーし得るもので、結果的には、
これらのコンタクトホールと下層の導体または半導体領
域との間隔距離を可及的に小さくでき、ひいては、装置
構成の集積化を格段に向上し得るのであり、コンタクト
ホールの内側壁面への絶縁膜の形成についてもまた極め
て簡単かつ容易であるなどの優れた特長を有するもので
ある。
たは半導体領域に対し、層間絶縁膜に開孔されたコンタ
クトホールを通して上層の配線層を接続させる構成にお
いて、層間絶縁膜に対するコンタクトホールの選択開孔
後、このコンタクトホールの内側壁面上に絶縁膜を形成
させるようにしているために、コンタクトホールのバタ
ーニングに際し、たとえ、これがエツチング開孔直後に
下層の導体または半導体領域と接するように位置付けら
れていたとしても、その内側壁面上に形成される絶縁膜
によって、この下層の導体または半導体領域との間を有
効かつ効果的に絶縁カバーし得るもので、結果的には、
これらのコンタクトホールと下層の導体または半導体領
域との間隔距離を可及的に小さくでき、ひいては、装置
構成の集積化を格段に向上し得るのであり、コンタクト
ホールの内側壁面への絶縁膜の形成についてもまた極め
て簡単かつ容易であるなどの優れた特長を有するもので
ある。
第１図はこの発明の一実施例を通用した半導体集積回路
装置の概要構成を模式的に示した断面図、第２図（ａ）
ないしくｄ）は同上半導体集積回路装置の主要な製造工
程を順次模式的に示すそれぞれに断面図であり、また、
第３図は従来例による同上半導体集積回路装置の概要構
成を模式的に示した断面図である。 ｌ・・・・ｐ型シリコン半導体基板、２・・・・ゲート
酸化膜、３・・・・ゲート電極、４・・・・ｎ型拡散領
域（導体または半導体領域）、５・・・・層間絶縁膜、
６・・・・コンタクトホール、７ａ・・・・層間絶縁膜
上の絶縁膜、７ｂ・・・・コンタクトホール内側壁面上
の絶縁膜、７ｃ・・・・ｎ型拡散領域（導体または半導
体領域）面上の絶縁膜、８・・・・アルミ配線層（上層
の配線層）。 第１因 １：ｐ１シリコン＋４不峠基辰 ２；ゲ゛−ト彰（Ａ仁慈、 ３・ゲ“−トを手と− ｔ、：ｎ４Ｌ巷り俟域＜４４−ａ ｒ： ＋ｗ ｊ４４
候八）５：屑閣！ｆ−殊眺 ６、コ〉り７トホール ７ｂ、コ〉７２トホ−ＩＮ／良潴１１埜面よ、つ４色殊
家８、アＩレミ命乙林滑（二層ｙ＋ａｌ季暇ｉ９’）第
２図１４４ 代理人 大 岩 増 雄 第２図 イの２ ７ｃ ；１【広久預磯′（講抹！ｒｓ！Ｈ千譜伴碩鐵）
勿上／ｌ胞７線」丸 第３ 図
装置の概要構成を模式的に示した断面図、第２図（ａ）
ないしくｄ）は同上半導体集積回路装置の主要な製造工
程を順次模式的に示すそれぞれに断面図であり、また、
第３図は従来例による同上半導体集積回路装置の概要構
成を模式的に示した断面図である。 ｌ・・・・ｐ型シリコン半導体基板、２・・・・ゲート
酸化膜、３・・・・ゲート電極、４・・・・ｎ型拡散領
域（導体または半導体領域）、５・・・・層間絶縁膜、
６・・・・コンタクトホール、７ａ・・・・層間絶縁膜
上の絶縁膜、７ｂ・・・・コンタクトホール内側壁面上
の絶縁膜、７ｃ・・・・ｎ型拡散領域（導体または半導
体領域）面上の絶縁膜、８・・・・アルミ配線層（上層
の配線層）。 第１因 １：ｐ１シリコン＋４不峠基辰 ２；ゲ゛−ト彰（Ａ仁慈、 ３・ゲ“−トを手と− ｔ、：ｎ４Ｌ巷り俟域＜４４−ａ ｒ： ＋ｗ ｊ４４
候八）５：屑閣！ｆ−殊眺 ６、コ〉り７トホール ７ｂ、コ〉７２トホ−ＩＮ／良潴１１埜面よ、つ４色殊
家８、アＩレミ命乙林滑（二層ｙ＋ａｌ季暇ｉ９’）第
２図１４４ 代理人 大 岩 増 雄 第２図 イの２ ７ｃ ；１【広久預磯′（講抹！ｒｓ！Ｈ千譜伴碩鐵）
勿上／ｌ胞７線」丸 第３ 図
Claims (2)
- （１）半導体基板の主面上に、選択的に形成される導体
または半導体領域と、前記導体または半導体領域を含む
半導体基板上に形成される層間絶縁膜と、前記層間絶縁
膜上に形成される上層の配線層とを少なくとも有し、前
記層間絶縁膜を選択的に開孔してコンタクトホールを形
成させると共に、このコンタクトホールの内側壁面に絶
縁膜を形成させ、かつこのコンタクトホールを通して、
前記上層の配線層を導体または半導体領域に接続させた
ことを特徴とする半導体装置。 - （２）半導体基板の主面上に、導体または半導体領域を
選択的に形成させ、かつ前記導体または半導体領域を含
めた半導体基板上に層間絶縁膜を形成させると共に、層
間絶縁膜にコンタクトホールを選択的に開孔させて、前
記導体または半導体領域を露出させる工程と、前記コン
タクトホールの内側壁面、および前記導体または半導体
領域の露出面を含めた層間絶縁膜上に再度、絶縁膜を形
成させる工程と、前記絶縁膜を異方性エッチングして、
前記コンタクトホールの内側壁面に絶縁膜部分を残した
状態で、前記導体または半導体領域の露出面、および層
間絶縁膜上の各絶縁膜部分を選択的に除去する工程と、
前記層間絶縁膜上に形成される上層の配線層を、前記内
側壁面に絶縁膜部分を残したコンタクトホールを通して
、前記導体または半導体領域に接続させる工程とを、少
なくとも含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292389A JPH02192724A (ja) | 1989-01-20 | 1989-01-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292389A JPH02192724A (ja) | 1989-01-20 | 1989-01-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02192724A true JPH02192724A (ja) | 1990-07-30 |
Family
ID=11818857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292389A Pending JPH02192724A (ja) | 1989-01-20 | 1989-01-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02192724A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793114A (en) * | 1993-12-17 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US6921876B2 (en) | 2003-05-29 | 2005-07-26 | Fanuc Ltd | Method for adjusting nozzle gap |
-
1989
- 1989-01-20 JP JP1292389A patent/JPH02192724A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793114A (en) * | 1993-12-17 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US6514811B2 (en) | 1993-12-17 | 2003-02-04 | Stmicroelectronics, Inc. | Method for memory masking for periphery salicidation of active regions |
| US6661064B2 (en) | 1993-12-17 | 2003-12-09 | Stmicroelectronics, Inc. | Memory masking for periphery salicidation of active regions |
| US6921876B2 (en) | 2003-05-29 | 2005-07-26 | Fanuc Ltd | Method for adjusting nozzle gap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPH023303B2 (ja) | ||
| JPH0982747A (ja) | 半導体装置のパッド電極構造及びその製造方法 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| KR19980071823A (ko) | 반도체 집적 회로 장치 | |
| JPS61284963A (ja) | 半導体装置とその製造方法 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JP2656159B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6113383B2 (ja) | ||
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS6140133B2 (ja) | ||
| JPH03175676A (ja) | 半導体装置 | |
| JPH03248537A (ja) | 半導体装置の製造方法 | |
| JPH0282554A (ja) | 半導体装置 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS6012783B2 (ja) | 半動体装置 | |
| JPS63151049A (ja) | 半導体装置の製造方法 | |
| JPS5965463A (ja) | 半導体素子 | |
| JPS5931860B2 (ja) | 半導体装置 |