JPH02194511A - セラミックコンデンサ - Google Patents
セラミックコンデンサInfo
- Publication number
- JPH02194511A JPH02194511A JP1013810A JP1381089A JPH02194511A JP H02194511 A JPH02194511 A JP H02194511A JP 1013810 A JP1013810 A JP 1013810A JP 1381089 A JP1381089 A JP 1381089A JP H02194511 A JPH02194511 A JP H02194511A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic capacitor
- layer
- dielectric
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はセラミックコンデンサのに関する。
従来の技術
近年セラミックコンデンサは素子の小型化大容量化への
要求から積層型コンデンサが急速に普及しつつある。ま
た回路の高周波化への要求、部品の高信頼性化への要求
から従来アルミ電解コンデンサ、タンタル電解コンデン
サが用いられていた１μＦ以」二の人容半領域にセラミ
ック積層コンデンサを用いる必要が発生している。素子
形状を小さく保ちながら大容量のセラミック積層コンデ
ンサを得るには、高誘尼率の誘電体を用いる、誘電体の
厚さを薄くする、容量を構成する内部電極層の層数を増
やすことが必要となる。
要求から積層型コンデンサが急速に普及しつつある。ま
た回路の高周波化への要求、部品の高信頼性化への要求
から従来アルミ電解コンデンサ、タンタル電解コンデン
サが用いられていた１μＦ以」二の人容半領域にセラミ
ック積層コンデンサを用いる必要が発生している。素子
形状を小さく保ちながら大容量のセラミック積層コンデ
ンサを得るには、高誘尼率の誘電体を用いる、誘電体の
厚さを薄くする、容量を構成する内部電極層の層数を増
やすことが必要となる。
しかし誘電体層の厚さが減少し、内部電極層の層数が増
加すると、積層体内部にセラミック相と金属相の間の焼
成収縮の差、膨張率の差によって歪が発生しやすくなり
、層間１１Ｍやクラックなどの欠陥が発生するなどの問
題点を有している。
加すると、積層体内部にセラミック相と金属相の間の焼
成収縮の差、膨張率の差によって歪が発生しやすくなり
、層間１１Ｍやクラックなどの欠陥が発生するなどの問
題点を有している。
これに対し発明者らはすてに鉛系誘電体を用い、誘電体
層、電極層を薄層化したセラミック積層コンデンサを提
案している。
層、電極層を薄層化したセラミック積層コンデンサを提
案している。
発明が解決しようとする課題
本発明では以りの課題に鑑み、小型の形状を（＾っだま
ま大容量を達成しかつ欠陥の発生の少ないセラミックコ
ンデンサを提供することを目的とする。
ま大容量を達成しかつ欠陥の発生の少ないセラミックコ
ンデンサを提供することを目的とする。
課題を解決するための手段
本発明は３つの手段を提示しており、それらは総合する
と、電極層が完全な面状ではなく誘電体１ｄを覆ってい
ない部分を有する構造を有することを特徴とする特許請
求の範囲第１項に対応する手段は、電極層が細孔を有す
る網目構造をとることにある。特許請求の範囲第２項に
対応する手段は、各電極が電極の外部への引きだし部か
らその他の部分に向かって誘電体を覆っていない細溝を
有する構造をとることにある。特許請求の範囲第４項に
対応する手段は電極層が一層おきに完全な面状ではなく
誘電体層を覆っていない部分を有する構造を有すること
にある。
と、電極層が完全な面状ではなく誘電体１ｄを覆ってい
ない部分を有する構造を有することを特徴とする特許請
求の範囲第１項に対応する手段は、電極層が細孔を有す
る網目構造をとることにある。特許請求の範囲第２項に
対応する手段は、各電極が電極の外部への引きだし部か
らその他の部分に向かって誘電体を覆っていない細溝を
有する構造をとることにある。特許請求の範囲第４項に
対応する手段は電極層が一層おきに完全な面状ではなく
誘電体層を覆っていない部分を有する構造を有すること
にある。
作用
上記構成のセラミックコンデンサにおいては電極と誘電
体層の間の歪による欠陥を防止できる。
体層の間の歪による欠陥を防止できる。
また電極層中の誘電体層を覆っていない部分の面積比を
誘電体厚さ、誘電体層を覆っていない部分の各部の大き
さによって適当な（直とすることにより電極層が部分的
に存在しないことによる容量の低下を小さく抑えること
ができ、電極コストな低減することができろ。
誘電体厚さ、誘電体層を覆っていない部分の各部の大き
さによって適当な（直とすることにより電極層が部分的
に存在しないことによる容量の低下を小さく抑えること
ができ、電極コストな低減することができろ。
実施例
以下に、本発明の実施例を図面を参照して説明する。
実施例−１
誘電体層の組成としては次に示す組成式で表わされる材
料を用いた。
料を用いた。
Ｐｂ＋、ａｑ （Ｍｇ＋／３Ｎｂ２１ｔ） ＋！、７Ｔ
ｉΩ１９ （Ｎ ｉｔ／２ＷＩ・２）ｔ＋、＋＋ｏｔ 誘電体粉末は通常のセラミック製造方法に従い製造した
。誘電体粉末は通常のセラミック５！造方法により有機
フィルム上にシート化した。内部電極の出発原料にはパ
ラジウム黒粉末または通常のｙ＆細パラジウム粉を用い
、さらに一部のものには、これに平均粒径０．１μｍの
誘電体と同じ粉末を２０ ｗ ｔ％加えこれらの無機物
粉末に対しバインダとして１０ｗｔ％のエチルセルロー
ス系樹脂を加え、８０ ｗ ｔ％の溶剤を加え３本ロー
ル混合機を用いて、スラリー化した。この電極ペースト
はインク塗着量の異なるスクリーンメシュを用いたスク
リーン印刷法により、誘電体シート上に印刷した。誘電
体層は焼成後膜厚１０ ｚｚ ｍのものを１．２．３層
重ねて用いた。これを上下にダミー層を構成し、中心に
内部Ｊ極層が交互に引き出されるように電極層を５１重
積層し積層チップとした。
ｉΩ１９ （Ｎ ｉｔ／２ＷＩ・２）ｔ＋、＋＋ｏｔ 誘電体粉末は通常のセラミック製造方法に従い製造した
。誘電体粉末は通常のセラミック５！造方法により有機
フィルム上にシート化した。内部電極の出発原料にはパ
ラジウム黒粉末または通常のｙ＆細パラジウム粉を用い
、さらに一部のものには、これに平均粒径０．１μｍの
誘電体と同じ粉末を２０ ｗ ｔ％加えこれらの無機物
粉末に対しバインダとして１０ｗｔ％のエチルセルロー
ス系樹脂を加え、８０ ｗ ｔ％の溶剤を加え３本ロー
ル混合機を用いて、スラリー化した。この電極ペースト
はインク塗着量の異なるスクリーンメシュを用いたスク
リーン印刷法により、誘電体シート上に印刷した。誘電
体層は焼成後膜厚１０ ｚｚ ｍのものを１．２．３層
重ねて用いた。これを上下にダミー層を構成し、中心に
内部Ｊ極層が交互に引き出されるように電極層を５１重
積層し積層チップとした。
積層チップはバインダ分をバーンアウトしたのち、空気
中１０００℃で２時間焼成した。焼成後の積層チップは
、内部電極が露出した断面に焼付は銀ペーストを塗布し
、焼き付けて外部電極とした。作製したセラミック積層
コンデンサは、電極層の交互ζこ重なりあっている部分
の投影面におけろ交ｌに内部電極が露出している端面側
端線と側面０Ｉ１１端線によって囲まれる面積は−／Ｗ
あたり２゜９７ｍｍ２であった。
中１０００℃で２時間焼成した。焼成後の積層チップは
、内部電極が露出した断面に焼付は銀ペーストを塗布し
、焼き付けて外部電極とした。作製したセラミック積層
コンデンサは、電極層の交互ζこ重なりあっている部分
の投影面におけろ交ｌに内部電極が露出している端面側
端線と側面０Ｉ１１端線によって囲まれる面積は−／Ｗ
あたり２゜９７ｍｍ２であった。
作製したセラミック！［コンデンサ素子は２０℃、１
ｋ ｌ（ｚ、信号電圧１■の交流て容量とｔａｎδを測
定し、さらに１０ケの試料について内部電極層を電極面
に垂直に研磨して露出させ、電極部のＳ Ｅ ｈ、ｑ写
真のパターン解析により、電極の平均Ｉブさ、内部電極
中の誘電体層を覆っていない細孔の平均径、電極層外形
面積に対する実際に電極が存在する占有率ｚ、を算出し
さらに試料中の居間剥離、クラックの有無を確認した。
ｋ ｌ（ｚ、信号電圧１■の交流て容量とｔａｎδを測
定し、さらに１０ケの試料について内部電極層を電極面
に垂直に研磨して露出させ、電極部のＳ Ｅ ｈ、ｑ写
真のパターン解析により、電極の平均Ｉブさ、内部電極
中の誘電体層を覆っていない細孔の平均径、電極層外形
面積に対する実際に電極が存在する占有率ｚ、を算出し
さらに試料中の居間剥離、クラックの有無を確認した。
また容量については、各誘電体膜厚におけるｚ＝１のも
のに対する容量の出現率を求めた。
のに対する容量の出現率を求めた。
第１表に各試料番号と誘電体厚、電極膜厚、細孔の平均
径および誘電体厚さＸと細孔の平均径ｙの比ｙ／ｘ、内
部電極占有率ｚ、容量出現率、ｔａｎδ、試料１０ケ中
の欠陥数を示す。また第１図には特許請求の範囲第３項
に示された範囲付近のｙ／ｘ、ｚを持つ試料番号を示し
た。
径および誘電体厚さＸと細孔の平均径ｙの比ｙ／ｘ、内
部電極占有率ｚ、容量出現率、ｔａｎδ、試料１０ケ中
の欠陥数を示す。また第１図には特許請求の範囲第３項
に示された範囲付近のｙ／ｘ、ｚを持つ試料番号を示し
た。
（以 下 余 白）
第 １
表
粁ｌは請求項３の範囲外の比較例
第１表より明かなように、内部電極層が２μｍより小さ
く、！１）つ誘電体層を覆っていない細孔を有する構造
からなるものは、実施例のような６１層の電極層からな
る高積層数の素子においても積層欠陥が発生しにくい。
く、！１）つ誘電体層を覆っていない細孔を有する構造
からなるものは、実施例のような６１層の電極層からな
る高積層数の素子においても積層欠陥が発生しにくい。
またさらに特許請求の範囲第３項記載の範囲内に誘電体
厚さ、細孔径、２があるものは、内部電極層に完全な板
状に内部電極があるものに比べ、９０％以上の容量が得
られる利点を有しており、このことは内部電極コストの
低減も可能とする。
厚さ、細孔径、２があるものは、内部電極層に完全な板
状に内部電極があるものに比べ、９０％以上の容量が得
られる利点を有しており、このことは内部電極コストの
低減も可能とする。
実施例−２
誘電体層の組成としては次に示す組成式で表わされる材
料を用いた。
料を用いた。
Ｂａ＋、ｓｅＴ ｉｌｌ、７ｅＺｒｌ！、３ａ０３：
ＭｎＯ２０，１ｖｔ％誘電体粉末は通常のセラミック製
造方法に従い製造した。誘電体粉末は通常のセラミック
製造方法により有機フィルム上にシート化した。内部電
極の出発原料には通常の微細パラジウム粉を用い、これ
らの無機物粉末に対しバインダとして８ｗｔ％のエチル
セルロース系樹脂を加え、５０ ｗ ｔ％の溶剤を加え
！３木ロール混合機を用いて、スラリー化した。この電
極ペーストはグラビア印刷法により、誘電体シートＬに
印刷した。このグラビア版は、内部電極引きだし端より
内部に向かって連続な線状の細線パターンからなる。誘
電体層は焼成後膜厚１２７１ｒｎのものを１．２．３層
重ねて用いた。これをＬ下にダミー層をｔｘｔし′、中
心に内部電極層が交〃に引き出されるようここ電極層を
５１層積１ｉｆｉ ｌ、積；ピチップとした。
ＭｎＯ２０，１ｖｔ％誘電体粉末は通常のセラミック製
造方法に従い製造した。誘電体粉末は通常のセラミック
製造方法により有機フィルム上にシート化した。内部電
極の出発原料には通常の微細パラジウム粉を用い、これ
らの無機物粉末に対しバインダとして８ｗｔ％のエチル
セルロース系樹脂を加え、５０ ｗ ｔ％の溶剤を加え
！３木ロール混合機を用いて、スラリー化した。この電
極ペーストはグラビア印刷法により、誘電体シートＬに
印刷した。このグラビア版は、内部電極引きだし端より
内部に向かって連続な線状の細線パターンからなる。誘
電体層は焼成後膜厚１２７１ｒｎのものを１．２．３層
重ねて用いた。これをＬ下にダミー層をｔｘｔし′、中
心に内部電極層が交〃に引き出されるようここ電極層を
５１層積１ｉｆｉ ｌ、積；ピチップとした。
積層チップはバインダ分をバーンアウトしたのち、空気
中１３５０℃で２時間焼成した。焼成１々の積層チップ
は、内部電極が露出し・た断面に焼付は銀ペーストを塗
布し、焼き付けて外部電極とした。作製したセラミック
積層コンデンサは、電極層の交〃に重なりあっている部
分の投Ｗ（面における交互ここ内部電極が露出している
端面側端線と側面側端線ζこよって囲まれる面積は−ｌ
誓あたり２゜８８開ｚ、線状部の電極平均厚み２．２７
１ｍであった。
中１３５０℃で２時間焼成した。焼成１々の積層チップ
は、内部電極が露出し・た断面に焼付は銀ペーストを塗
布し、焼き付けて外部電極とした。作製したセラミック
積層コンデンサは、電極層の交〃に重なりあっている部
分の投Ｗ（面における交互ここ内部電極が露出している
端面側端線と側面側端線ζこよって囲まれる面積は−ｌ
誓あたり２゜８８開ｚ、線状部の電極平均厚み２．２７
１ｍであった。
作製したセラミック積層コンデンサ素子は２０℃、１
ｋ ｆ（ｚ、信号電圧ＩＶの交流で容徴とｔａｎδを測
定腰 さらにｌＯケの試料について内部電極層を電極面
に垂直に研磨して露出させ、電極１■のＳＥＭ写真のパ
ターン解析により、電極の平均線巾、平均間隔（細溝の
幅）ｙを測定し、内部電極の占有率を算出し、さらに試
料中の層間剥離、クラックの有無を確認した。また容量
については、各誘電体膜厚における占有率＝１のものに
対する容量の出現率を求めた。
ｋ ｆ（ｚ、信号電圧ＩＶの交流で容徴とｔａｎδを測
定腰 さらにｌＯケの試料について内部電極層を電極面
に垂直に研磨して露出させ、電極１■のＳＥＭ写真のパ
ターン解析により、電極の平均線巾、平均間隔（細溝の
幅）ｙを測定し、内部電極の占有率を算出し、さらに試
料中の層間剥離、クラックの有無を確認した。また容量
については、各誘電体膜厚における占有率＝１のものに
対する容量の出現率を求めた。
第２表に各試料番号と誘電体ｒ５．ｘ、線１１１、線間
隔ｙおよび内部電極占有’＞Ｇ ｚ、誘電体厚さＸと線
間ＦＭ ｙの比ｙ／ｘ、容ｘｉ、ｔ ａ、 ｎδ、試ｒ
↓１０す中の欠陥数を示す。また第２図には特許請求の
範囲第３工ａに示された節回付近のｙ／ Ｘ ＋ 内
部電極占有Ｔ５Ｈｚを持つ試料番号を示した。
隔ｙおよび内部電極占有’＞Ｇ ｚ、誘電体厚さＸと線
間ＦＭ ｙの比ｙ／ｘ、容ｘｉ、ｔ ａ、 ｎδ、試ｒ
↓１０す中の欠陥数を示す。また第２図には特許請求の
範囲第３工ａに示された節回付近のｙ／ Ｘ ＋ 内
部電極占有Ｔ５Ｈｚを持つ試料番号を示した。
（以 下 余 〔］）
第 ２
表
ｔｔ印は本発明の範囲外の比較例
ネ印は請求項３の範囲外の比較例
第２表より明かなように、誘電体層を覆っていない細溝
を有する構造からなるものは、実施例のような５１層の
電極層からなる高積層数の素子においても積層欠陥が発
生しにくい。またさらに特許請求の範囲第３項記載の範
囲内に誘電体厚、細孔径、２があるものは、内部電極層
に完全な板状に内部電極があるものに比べ、９０％以上
の容ｌが得られる利点を有しており、このことは内部電
極コストの低減も可能とする。
を有する構造からなるものは、実施例のような５１層の
電極層からなる高積層数の素子においても積層欠陥が発
生しにくい。またさらに特許請求の範囲第３項記載の範
囲内に誘電体厚、細孔径、２があるものは、内部電極層
に完全な板状に内部電極があるものに比べ、９０％以上
の容ｌが得られる利点を有しており、このことは内部電
極コストの低減も可能とする。
実施例−３
誘電体層のｍ成としては次に示す組成式で表わされる材
料を用いた。
料を用いた。
Ｂａ＋１ｌｓＴｉｔ１．ｖｌＩＺｒ＠、ｔｏＯｔ： Ｍ
ｎＯ２０，１ｗｔＸ誘電体粉末は通常のセラミック製造
方法に従い製造した。誘電体粉末は通常のセラミック製
造方法により有機フィルム上にシート化した。内部電極
の出発原料には通常の微細パラジウム粉を用い、これら
の無機物粉末に対しバインダとして８ｗｔ％のエチルセ
ルロース系樹脂を加え、５０ ｗ ｔ％の溶剤を加え３
本ロール混合機を用いて、スラリ一層した。この電極ペ
ーストはインク塗式脅の革なるグラビア版を用いたグラ
ビア印刷法により、誘電体シー）１−に印刷した。内部
電極層を印刷するグラビア版は、内部電極引きだし端よ
り内部ζこ向かって連続な線状の細線パターンからなる
版と全面に完全な板状電極を形成できるパターンからな
る版を用い、交互にこれらの版を用い内部電極層を印刷
し、積層した６ Ａ主体層は焼成後膜厚１２Ｂｍのもの
を１．２．３層重ねて用いた。これを１．１にダミー層
を構成し、中心に内部電極層が交々、に引き出されるよ
うに電極層を５１重積層した。焼成後の線状電極部の平
均厚さは２．２μｍであった。
ｎＯ２０，１ｗｔＸ誘電体粉末は通常のセラミック製造
方法に従い製造した。誘電体粉末は通常のセラミック製
造方法により有機フィルム上にシート化した。内部電極
の出発原料には通常の微細パラジウム粉を用い、これら
の無機物粉末に対しバインダとして８ｗｔ％のエチルセ
ルロース系樹脂を加え、５０ ｗ ｔ％の溶剤を加え３
本ロール混合機を用いて、スラリ一層した。この電極ペ
ーストはインク塗式脅の革なるグラビア版を用いたグラ
ビア印刷法により、誘電体シー）１−に印刷した。内部
電極層を印刷するグラビア版は、内部電極引きだし端よ
り内部ζこ向かって連続な線状の細線パターンからなる
版と全面に完全な板状電極を形成できるパターンからな
る版を用い、交互にこれらの版を用い内部電極層を印刷
し、積層した６ Ａ主体層は焼成後膜厚１２Ｂｍのもの
を１．２．３層重ねて用いた。これを１．１にダミー層
を構成し、中心に内部電極層が交々、に引き出されるよ
うに電極層を５１重積層した。焼成後の線状電極部の平
均厚さは２．２μｍであった。
積層チ・ツブはバインダ分をバーンアウトしたのち、空
気中１３５０℃で′、２時間焼成した。焼成後の積層チ
ップは、内部電極が露出した断面に焼付は銀ペーストを
塗布し、焼き付けて外部電極とした。作製したセラミッ
ク積層コンデンザは、電極層の交互ζこ（なりあってい
る部分の投影面における交１ｊζこ内部電極が露出して
いる端面側端線と側面側端線によって囲まれる面積は一
層あたり２゜８８ｍｎｐ’であった。
気中１３５０℃で′、２時間焼成した。焼成後の積層チ
ップは、内部電極が露出した断面に焼付は銀ペーストを
塗布し、焼き付けて外部電極とした。作製したセラミッ
ク積層コンデンザは、電極層の交互ζこ（なりあってい
る部分の投影面における交１ｊζこ内部電極が露出して
いる端面側端線と側面側端線によって囲まれる面積は一
層あたり２゜８８ｍｎｐ’であった。
作製したセラミックＩＲＮコンデンサ素子は２０℃、１
ｋ Ｈｚ、信号電圧１■の交流で８歌とｊａｎδを測
定し、さらに１０ケの試料について内部電極層を電極面
に垂直ｔこ研磨して露出させ、電極部のＳＥＭ写真のパ
ターン解析により、電極のモ均１５さＸ、電極の平均線
巾、間隔（細溝の幅）ｙを測定し、内部電極の占有率２
を算出腰 さらに試料中の層間剥離、クラックの有無を
確認した。
ｋ Ｈｚ、信号電圧１■の交流で８歌とｊａｎδを測
定し、さらに１０ケの試料について内部電極層を電極面
に垂直ｔこ研磨して露出させ、電極部のＳＥＭ写真のパ
ターン解析により、電極のモ均１５さＸ、電極の平均線
巾、間隔（細溝の幅）ｙを測定し、内部電極の占有率２
を算出腰 さらに試料中の層間剥離、クラックの有無を
確認した。
また容量については、各誘電体膜厚における占イＴ率＝
１のものに対する容量の出現率を求めた。
１のものに対する容量の出現率を求めた。
第３表に各試Ｎ番号と誘電体ＪブＸ、線１１、線間隔ｙ
および内部電極占有率ｚ、誘電体度さＸと線間隔ｙの比
ｙ／ｘ、容量出工Ｍ率、ｊ ａ ｎδ、試料１０ケ中の
欠陥数を示す。また第７３図には特許請求の範囲第７項
［こ示された範囲付近のｙ／’ Ｘ ＋ 内部電極占
有率を持つ試料番号を示した。
および内部電極占有率ｚ、誘電体度さＸと線間隔ｙの比
ｙ／ｘ、容量出工Ｍ率、ｊ ａ ｎδ、試料１０ケ中の
欠陥数を示す。また第７３図には特許請求の範囲第７項
［こ示された範囲付近のｙ／’ Ｘ ＋ 内部電極占
有率を持つ試料番号を示した。
（以ド余白）
第 ３
表
打印は本発明の範囲外の比較例
を印は請求項７の範囲外の比較例
第３表より明かなように、内部型Ｐｊ！層が誘電体Ｌグ
を覆っていない細溝を一層毎に有する構造からなるもの
は、実施例のような５１．７Δの電極、層からなる高積
層数の素子においても積ｊ′ご欠陥が発生しにくい。ま
たさらｔこ特許請求の範囲第３１頁記教の範囲内ｔこ誘
電体厚、細孔径、２があるものは、内部電極層に完全な
板状に内部電極があるものに比へ、９０％以上の容量が
得られる利点を有しており、この範囲も実施例１．２よ
り広い。このことは内部電極コストのざらなる低減も可
能とずろ。
を覆っていない細溝を一層毎に有する構造からなるもの
は、実施例のような５１．７Δの電極、層からなる高積
層数の素子においても積ｊ′ご欠陥が発生しにくい。ま
たさらｔこ特許請求の範囲第３１頁記教の範囲内ｔこ誘
電体厚、細孔径、２があるものは、内部電極層に完全な
板状に内部電極があるものに比へ、９０％以上の容量が
得られる利点を有しており、この範囲も実施例１．２よ
り広い。このことは内部電極コストのざらなる低減も可
能とずろ。
実施例−４１
誘電体層の組成としては次に示す組成式で表わされる材
料を用いた。
料を用いた。
Ｐｔ）＋８ｓ（Ｍｇ＋・：＋Ｎｂ２ｚｔ） ｓ７Ｔ ｉ
ｉ＋、＋９（Ｎ ｉ＋・２Ｗ＋・・２）Ｓ、＋＋Ｏ：＋ 誘電体粉末は通常のセラミック製造方法に従い製造した
。誘電体粉末は通常のセラミック製造方法により有機フ
ィルムードにシート化した。内部電極の出発原￥４には
パラジウム黒粉末または通常の微細パラジウム粉を用い
、さらに一部のものｔこ１ｉ、これに平均粒径０． １
μｍ１１の誘電体層と同質の粉末を２０ ｗ ｔ％加え
これらの無機物粉末に対しバインダとしてｌ Ｏｗ ｔ
％のエチルセルロース系樹脂を加え、８０ ｗ ｔ％の
溶剤を加え３本ロール混合機を用いて、スラリー化した
。この電極ペーストはインク塗着機の異なるスクリーン
印刷法を用いたスクリーン印刷法により、誘電体シート
上に印刷した。内部電極層はＩＪｌｊに完全な板状を形
成ずろものと、細孔を有する構造となるものを交互に形
成した。誘電体層は焼成後膜厚］０７ｚｍのものを１．
２．３層重ねて用いた。これを上下にダミー層を構成し
、中心に内部電極層が交互に弓き出されるように電極層
を５１重積層し積層チップとした。
ｉ＋、＋９（Ｎ ｉ＋・２Ｗ＋・・２）Ｓ、＋＋Ｏ：＋ 誘電体粉末は通常のセラミック製造方法に従い製造した
。誘電体粉末は通常のセラミック製造方法により有機フ
ィルムードにシート化した。内部電極の出発原￥４には
パラジウム黒粉末または通常の微細パラジウム粉を用い
、さらに一部のものｔこ１ｉ、これに平均粒径０． １
μｍ１１の誘電体層と同質の粉末を２０ ｗ ｔ％加え
これらの無機物粉末に対しバインダとしてｌ Ｏｗ ｔ
％のエチルセルロース系樹脂を加え、８０ ｗ ｔ％の
溶剤を加え３本ロール混合機を用いて、スラリー化した
。この電極ペーストはインク塗着機の異なるスクリーン
印刷法を用いたスクリーン印刷法により、誘電体シート
上に印刷した。内部電極層はＩＪｌｊに完全な板状を形
成ずろものと、細孔を有する構造となるものを交互に形
成した。誘電体層は焼成後膜厚］０７ｚｍのものを１．
２．３層重ねて用いた。これを上下にダミー層を構成し
、中心に内部電極層が交互に弓き出されるように電極層
を５１重積層し積層チップとした。
１１２チツプはバインダ分をバーンアウトしたのち、空
気中１０００℃で２時間焼成した。焼成後の積層チブは
、内部電極が露出した断面に焼付は銀ペーストを塗布し
、焼き付けて外部電極とした。
気中１０００℃で２時間焼成した。焼成後の積層チブは
、内部電極が露出した断面に焼付は銀ペーストを塗布し
、焼き付けて外部電極とした。
作製したセラミック積層コンデンサは、電極層の交互に
東なりあっている部分の投影面における交互に内部電極
が露出している端面倒喘線と側面側端線によって囲まれ
る面積は一層あたり２゜９７ｍ１Ｉ＋２であツタ。
東なりあっている部分の投影面における交互に内部電極
が露出している端面倒喘線と側面側端線によって囲まれ
る面積は一層あたり２゜９７ｍ１Ｉ＋２であツタ。
作製したセラミック積層コンデンサ素子は２０℃、１ｋ
Ｈｚ、信号電圧１■の交流で容量とｔａｎδを測定し、
さらに１０ケの試料について内部電極層を電極面に垂直
に研磨して露出させ、電極部のＳＥＭ写真のパターン解
析により、電極の平均厚さ、内部電極中の誘電体層を覆
っていない細孔の平均径、電極層外形面積に対する実際
に電極が存在する占有率ｚ、を測定しさらに試料中の層
間剥離、クラックの有無を確認した。また容量について
は、各誘電体膜厚におけるｚ＝１のものに対する容量の
出現率を求めた。
Ｈｚ、信号電圧１■の交流で容量とｔａｎδを測定し、
さらに１０ケの試料について内部電極層を電極面に垂直
に研磨して露出させ、電極部のＳＥＭ写真のパターン解
析により、電極の平均厚さ、内部電極中の誘電体層を覆
っていない細孔の平均径、電極層外形面積に対する実際
に電極が存在する占有率ｚ、を測定しさらに試料中の層
間剥離、クラックの有無を確認した。また容量について
は、各誘電体膜厚におけるｚ＝１のものに対する容量の
出現率を求めた。
第４表に各試料番号と誘電体厚、電極膜厚、細孔の平均
径および誘電体厚さＸと細孔の平均径ｙの比ｙ／ｘ、ｚ
、容量出現率、ｔａｎδ、試料１０ケ中の欠陥数を示す
。また第４図には特許請求の範囲第７項に示された範囲
付近のｙ／ｘ、 内部電極占有率を持つ試料番号を示
した。
径および誘電体厚さＸと細孔の平均径ｙの比ｙ／ｘ、ｚ
、容量出現率、ｔａｎδ、試料１０ケ中の欠陥数を示す
。また第４図には特許請求の範囲第７項に示された範囲
付近のｙ／ｘ、 内部電極占有率を持つ試料番号を示
した。
第 ４
表
廿印は本発明の範囲外の比較例
を印は請求項７の範囲外の比較例
第４表より明かなように、内部電極層が誘電体層を覆っ
ていない′Ｓ満を−ｐｊ！毎に有する構造からなるもの
は、実施例のような５ｘＩ７！の電極層からなる高積層
数の素子においても積層欠陥が発生しにくい。またさら
に特許請求の範囲第３項記載の範囲内に誘電体厚、細孔
径、２があるものは、内部電極層に完全な板状に内部電
極があるものに比べ、９０％以上の容、＠が得られる利
点を有しており、この範囲も実施例１．２より広い。こ
のことは内部電極コストのさらなる低減も可能とする。
ていない′Ｓ満を−ｐｊ！毎に有する構造からなるもの
は、実施例のような５ｘＩ７！の電極層からなる高積層
数の素子においても積層欠陥が発生しにくい。またさら
に特許請求の範囲第３項記載の範囲内に誘電体厚、細孔
径、２があるものは、内部電極層に完全な板状に内部電
極があるものに比べ、９０％以上の容、＠が得られる利
点を有しており、この範囲も実施例１．２より広い。こ
のことは内部電極コストのさらなる低減も可能とする。
また本実施例では触れなかったが、円板コンデンサにお
いても焼き付ける電極の構成を本実施例の如くしたとき
少ない電極使用量で、容量を得ることができることは本
実施例より自明である。
いても焼き付ける電極の構成を本実施例の如くしたとき
少ない電極使用量で、容量を得ることができることは本
実施例より自明である。
発明の効果
本発明のセラミックコンデンサは、とくに積層構造をも
つものに対して高積層数をとる構造にしても、欠陥が少
ないものである。また、そのなかの条件を選択したもの
は、少ない電極使用量で大きい容量を得ることができ、
電極コストを削減できる。
つものに対して高積層数をとる構造にしても、欠陥が少
ないものである。また、そのなかの条件を選択したもの
は、少ない電極使用量で大きい容量を得ることができ、
電極コストを削減できる。
第１図〜第４図は、本発明の特許請求の範囲に示された
範囲付近のｙ／ｘ、 内部電極占有率を持つ試料番号
を示すグラフである。 代理人の氏名 弁理士 粟野重孝 はか１名細几１！／
請電俸葺 口の１１；謂１ｔＴ１３の範囲内 線孔邊／話を体厚 口のｙｓｔズ５ｗ１ｍ３力■［η
範囲付近のｙ／ｘ、 内部電極占有率を持つ試料番号
を示すグラフである。 代理人の氏名 弁理士 粟野重孝 はか１名細几１！／
請電俸葺 口の１１；謂１ｔＴ１３の範囲内 線孔邊／話を体厚 口のｙｓｔズ５ｗ１ｍ３力■［η
Claims (7)
- （１）誘電体磁器層を介して少なくとも２層以上の電極
層が形成されたセラミックコンデンサにおいて，電極層
が完全な面状ではなく誘電体層を覆っていない細孔部分
を有する網目構造を有し，電極層の平均厚さが２μｍ以
下であることを特徴とするセラミックコンデンサ。 - （２）誘電体磁器層を介して少なくとも２層以上の電極
層が形成されたセラミックコンデンサにおいて，電極層
が完全な面状ではなく、電極を外部に引き出している部
分からその他の部分に向かってセラミック誘電体層を覆
っていない細溝部分を有する構造を有ることを特徴とす
るセラミックコンデンサ。 - （３）セラミックコンデンサの電極層外形の面積に対す
る実際に電極の存在する面積の占有率をｚ、誘電体層の
厚さをｘμｍ、電極層中の細孔の径もしくは細溝の幅の
平均値をｙμｍとしたときつぎの範囲、ｙ／ｘ≦１ ｚ≧０．５＋０．５（ｙ／ｘ） にあることを特徴とした請求項１又は２記載のセラミッ
クコンデンサ。 - （４）誘電体磁器層を介して少なくとも２層以上の電極
層を交互に積層したセラミックコンデンサにおいて，と
なりあう電極層が一方は欠陥のない面状で他方がセラミ
ック誘電体層を覆っていない部分を有する構造を有るこ
とを特徴とするセラミックコンデンサ。 - （５）セラミックコンデンサのとなりあう電極層が一方
は欠陥のない面状で他方が完全な面状ではなく誘電体層
を覆っていない細孔部分を有する網目構造を有すること
を特徴とする請求項４記載のセラミックコンデンサ。 - （６）セラミックコンデンサのとなりあう電極層が一方
は欠陥のない面状で他方が完全な面状ではなく、電極を
外部に引き出している部分からその他の部分に向かって
セラミック誘電体層を覆っていない細溝部分を有する構
造を有ることを特徴とする請求項４記載のセラミックコ
ンデンサ。 - （７）セラミックコンデンサのとなりあう電極層のうち
、完全な面状でない層の外形の面積に対する実際に電極
の存在する面積の占有率をｚ、誘電体層の厚さをｘμｍ
、電極層中の細孔の径もしくは細溝の幅の平均値をｙμ
ｍとしたときつぎの範囲、ｙ／ｘ≦１ ｚ≧０．３５＋０．６５（ｙ／ｘ） にあることを特徴とした請求項５又は６記載のセラミッ
クコンデンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1013810A JPH0650699B2 (ja) | 1989-01-23 | 1989-01-23 | セラミックコンデンサ |
| US07/443,167 US5016137A (en) | 1988-12-05 | 1989-11-30 | Multi-layer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1013810A JPH0650699B2 (ja) | 1989-01-23 | 1989-01-23 | セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02194511A true JPH02194511A (ja) | 1990-08-01 |
| JPH0650699B2 JPH0650699B2 (ja) | 1994-06-29 |
Family
ID=11843632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1013810A Expired - Lifetime JPH0650699B2 (ja) | 1988-12-05 | 1989-01-23 | セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650699B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335726A (ja) * | 2006-06-16 | 2007-12-27 | Tdk Corp | 積層セラミックコンデンサ |
| JP2013243260A (ja) * | 2012-05-21 | 2013-12-05 | Kyocera Corp | コンデンサ |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52136354A (en) * | 1976-05-10 | 1977-11-15 | Murata Manufacturing Co | Laminated ceramic capacitor |
| JPS55169841U (ja) * | 1979-05-22 | 1980-12-05 | ||
| JPS58112319A (ja) * | 1981-12-25 | 1983-07-04 | 昭栄化学工業株式会社 | 積層コンデンサ内部電極用高温焼成型導電性塗料 |
| JPS58162624U (ja) * | 1982-04-21 | 1983-10-29 | 日本電気ホームエレクトロニクス株式会社 | 積層セラミツクコンデンサ |
| JPS5990916A (ja) * | 1982-11-17 | 1984-05-25 | 松下電器産業株式会社 | 積層コンデンサ |
| JPS5993123U (ja) * | 1982-12-16 | 1984-06-25 | ティーディーケイ株式会社 | チツプ状磁器コンデンサ |
| JPS607711A (ja) * | 1983-06-28 | 1985-01-16 | 東北金属工業株式会社 | 積層セラミツクコンデンサ−とその製造方法 |
| JPS6083314A (ja) * | 1983-10-14 | 1985-05-11 | 日本電気株式会社 | 積層セラミツクコンデンサおよびその製造方法 |
| JPS61248412A (ja) * | 1985-04-25 | 1986-11-05 | 松下電器産業株式会社 | 積層セラミツクコンデンサ |
| JPS62252126A (ja) * | 1986-04-24 | 1987-11-02 | 日本電気株式会社 | 積層セラミツクコンデンサおよびその製造方法 |
| JPS63307715A (ja) * | 1987-05-28 | 1988-12-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 低インダクタンスのコンデンサ |
| JPH02156619A (ja) * | 1988-12-09 | 1990-06-15 | Murata Mfg Co Ltd | 積層コンデンサ |
-
1989
- 1989-01-23 JP JP1013810A patent/JPH0650699B2/ja not_active Expired - Lifetime
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52136354A (en) * | 1976-05-10 | 1977-11-15 | Murata Manufacturing Co | Laminated ceramic capacitor |
| JPS55169841U (ja) * | 1979-05-22 | 1980-12-05 | ||
| JPS58112319A (ja) * | 1981-12-25 | 1983-07-04 | 昭栄化学工業株式会社 | 積層コンデンサ内部電極用高温焼成型導電性塗料 |
| JPS58162624U (ja) * | 1982-04-21 | 1983-10-29 | 日本電気ホームエレクトロニクス株式会社 | 積層セラミツクコンデンサ |
| JPS5990916A (ja) * | 1982-11-17 | 1984-05-25 | 松下電器産業株式会社 | 積層コンデンサ |
| JPS5993123U (ja) * | 1982-12-16 | 1984-06-25 | ティーディーケイ株式会社 | チツプ状磁器コンデンサ |
| JPS607711A (ja) * | 1983-06-28 | 1985-01-16 | 東北金属工業株式会社 | 積層セラミツクコンデンサ−とその製造方法 |
| JPS6083314A (ja) * | 1983-10-14 | 1985-05-11 | 日本電気株式会社 | 積層セラミツクコンデンサおよびその製造方法 |
| JPS61248412A (ja) * | 1985-04-25 | 1986-11-05 | 松下電器産業株式会社 | 積層セラミツクコンデンサ |
| JPS62252126A (ja) * | 1986-04-24 | 1987-11-02 | 日本電気株式会社 | 積層セラミツクコンデンサおよびその製造方法 |
| JPS63307715A (ja) * | 1987-05-28 | 1988-12-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 低インダクタンスのコンデンサ |
| JPH02156619A (ja) * | 1988-12-09 | 1990-06-15 | Murata Mfg Co Ltd | 積層コンデンサ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335726A (ja) * | 2006-06-16 | 2007-12-27 | Tdk Corp | 積層セラミックコンデンサ |
| JP2013243260A (ja) * | 2012-05-21 | 2013-12-05 | Kyocera Corp | コンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0650699B2 (ja) | 1994-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7226896B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP6632808B2 (ja) | 積層セラミックコンデンサ | |
| TWI246695B (en) | Laminated ceramic capacitor and manufacturing method thereof | |
| JPH07211132A (ja) | 導電性ペーストおよびこれを用いた積層セラミックコンデンサの製造方法 | |
| JP2021022754A (ja) | 積層セラミックキャパシター及びその実装基板 | |
| JP2016181597A (ja) | 積層セラミックコンデンサ | |
| JP7569131B2 (ja) | セラミック電子部品およびその製造方法 | |
| KR102403430B1 (ko) | 적층 세라믹 콘덴서 | |
| US20130279074A1 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| US20180040426A1 (en) | Electronic component | |
| JP4688326B2 (ja) | セラミック積層体およびその製法 | |
| CN114023563A (zh) | 多层陶瓷电子组件 | |
| JP2025067079A (ja) | 積層セラミック電子部品 | |
| US10405435B2 (en) | Electronic component | |
| JP2015043423A (ja) | 積層セラミックコンデンサ | |
| JP2024093966A (ja) | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 | |
| JPH02194511A (ja) | セラミックコンデンサ | |
| JP2003178926A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2024116074A (ja) | 積層型電子部品 | |
| JP2005303029A (ja) | 積層セラミック電子部品の製造方法 | |
| WO2023189749A1 (ja) | 積層セラミックコンデンサ | |
| KR20150093022A (ko) | 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
| JP3939281B2 (ja) | 電極ペースト及びこれを用いたセラミック電子部品の製造方法 | |
| JP2003229324A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPH07297074A (ja) | 積層セラミック電子部品 |