JPH02194576A - 改善された磁気抵抗体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本出願は、米国特許出願Ｕ　Ｓ　Ｓ　Ｎ　２２９ｊ９６
　。

Ｕ　Ｓ　Ｓ　Ｎ　２８９，６３４及びＵ　Ｓ　Ｓ　Ｎ　
２！１９，１５４１に基づく本ｊＩシ願と同１１出願の
［１本国特許出願に関速する。

未発すＪは特許請求の範囲の第１項に述べられたような
磁界センサに係り、たとえばニス・カタオ力（Ｓ、Ｋａ
ｔａｏｋａ）により“磁気抵抗デバイスとその応用”、
電ｆ技術総合研究所サーキュラー１第１８２号、エイジ
ュシシー・才ブ・インダストリアルサイエンス・アンド
・テクノロジー、東京（１９７，１年１２月）に述べら
れており、より具体的には改みされた薄膜磁気抵抗体及
びそのようなω気概抗体の製作方法に係る。

以前磁気抵抗体は最高の磁気感度を得るため、高キャリ
ヤ移動度の゛ｒ導体材料から形成するのかｆＩｋｓと信
じられていた。従っで、焦点は高モ均移動度を示すよう
にイー分な厚さをもたせて薄くしたバルク材料か薄膜り
に＆ｉ磁気抵抗体作成することにあった。

本発明Ｉこ従うセンサは特許請求の範囲第１項の一部で
述べられた特徴をもつ。

本発明者は磁気抵抗体を作成する新しい方式を見出した
１本発明者はもし半導体材料のきわめて薄い膜中の表面
に蓄積層を尋人するなら、磁気感度に関する蓄積層の特
性は、薄膜の残りの部分の特性を支配することを見出し
た。

そのような蓄積層は広禁制帯半導体材ｒ１を、磁気セン
サに有用なものとする。そのような材料はインジウムア
ンチモンのような狭禁制帯半導体材料より高い動作温度
で使用できる。しかし、高温でも使用できるほどそれは
インジウムアンチモンの感度を高める。

先に述べたことから１本発明は電流キャリヤのＭ積層を
有する薄膜中に形成された磁気抵抗体を含み、？Ｍ積層
の導電率の磁気的変化は、薄膜の均衡による導電率によ
ってはかくされないことが明らかである。蓄積層はｐｉ
膀と同じ伝導形又は相対する伝導形にすることができる
。相対する伝導形の蓄積層は反転層ともよばれるが１本
特許明細δ中で用いられるように、−蓄積層“という視
野の中にあると考えられる。

本発明は広禁制帯半導体材料で作られた磁気抵抗体中の
ａ積層を用いることに、特に向けられる。しかし、他の
半導体材料で作られたｌ１Ｉｉλ抵抗体中でも打ｆりで
あると予想される。

本発明はまた新しい…抗酸抗体の構成とＨ１気抵抗体の
作成方法を明らかにする。

典型的な磁気抵抗体要素は典型的な場合形状が長方形で
、それを貫いて電流が流れる゛ト導体の羽根から成る。

そのような磁気抵抗体については、ニス・カタオ力（Ｓ
、　Ｋａｔａｏｋａｌ　により“磁気抵抗デバイスと応
用の最近の発展パ電子技南総合研究所サーキュラ−１第
１８２号、Ｊ、イジュシシー・オブ・インダストリアル
・サーイエンス・アンド・テクノロジー、東仝ｆ１９７
４年１２月）中に述べられている。

磁界が無い時、電流線は１つの注入１枠から平行線中の
他方へ７１＜（第１７〜図参照）、この流れは第１．へ
図中の長方形の層上部及び底部間に沿った電極間である
。形状（この例では長方形）は毛根に垂直に磁界が印加
された時、電流線軌道が増す５長方形の平面に対し垂直
な磁界は、このように電流線を長くする。長さが大きい
ほど、電気抵抗は大きくなる。得らハる横方向電圧差が
図示＾れるように、最上部及び底部端部？１ｉ極により
電気的に短絡されるほど長くなる、 この効果を発生させるための最高の形状は、電流注入型
棒が長方形の最も長い側に沿い、最短の寸法（“長さ”
）に対するこの寸法（“幅”）の比は、可能な限り大き
くする８本発明の場合、長方形センシング領域の短い方
の端部の長さは、長方形センシング領域の長い方の嬬部
番ご沿った長さの約３０％−５０％が好ましい、そのよ
うな光デバーイスの形態は、従って抵抗を非常に低くす
る。

カタオ力の教えは、そのようなデバイスのｌ青感度は、
できるだけ大きなキャリヤ移動度を有する半導体で作る
と最善であるということである。そのよなデバイスの抵
抗率は半導体材料が高いドナ濃度を含み、キャリヤ密度
が高い時、温度依存性が小さくなる。これら最後の２つ
の制約は、高導電率を有する半導体が実際の用途には最
も適していることを暗示している。

先に述べた形状についての制約と組合さって。

最終的な磁気抵抗要素は低い抵抗をもつであろうことが
１１＃測できる。これは実際的な欠点である。

一定電圧下において５デバイスが放出するパワーは、抵
抗の逆数に比例する。センサ測定中太きな電圧出力を保
ちながらオーム性加熱（センサ自身を破壊しなければ、
それはセンサの動作温度を制限する）、なおさえるため
には、磁気抵抗要素は、約ＩＫＷの抵抗をもつことが望
ましい１発明者はこれが典型的な場合的３００Ｗ−３Ｋ
Ｎの抵抗の抵抗と等価であると考える。そのような抵抗
を実現するため、多くの方法が提案されてきた。たとえ
ば、カクオ力は多数の要素デバイスを直列に置けること
を指摘している。単一要素の集Ｍ部分としで、複数のセ
ンサ領域を作ることが、第２図に示されでいる。２つだ
けのセンサ領域（すなわちデバイス）が示されているが
、数十又は数百の集！１１センサ領域（すなわちデバイ
ス）を作ることはできる。

もし、そのような要素デバイスの１つの（磁気依存性の
ある）金属−半導体界面接触抵抗が、この要素デバイス
の半導体抵抗のがなりの割合をしめるなら、それは磁界
に対する感度を下る。従っで、この感度劣化を防止する
ため、非常に低い金属−半導体界面接触抵抗をもつ金属
を堆積させなければならない、はとんどの場合、センサ
領域とその電極との間の界面接触抵抗は、これら電極間
のセンサ領域の抵抗の１０−１００分の１の大きさであ
ることが望ましい、磁気抵抗デバイスの低抵抗について
の問題を軽減するもう１つの選択は、できる限り薄い活
性層を用いることであった。このことはバルクインゴッ
トから薄く切り出したインジウムアンチモン（ＩｎＳｂ
）のウェハを】０ミクロンもの薄さに薄くすることによ
って行われてきた。ウェハを薄くするプロセスはそのプ
ロセスから生じた残留損傷が電子移動度を下るため。

非常に難しいプロセスである。電子移動度が下ると、こ
の材料で作られたデバイスの磁界に対する感度が減少す
る。

別の方法はＩｎＳｂの薄膜を絶縁性基板上に堆積させる
ことであった。他方、この後者の場合、得られた薄膜の
電子移動度は、パル７１ｒ＋ｓｂのそれの何分の１かま
でに減少した。この減少はｌＩ中の欠陥により起る。　
２０　、　０００　ｃｍ”Ｖ−’５ｅｅ−’　という典
型的な移動度をもつと、これらの薄膜を使った時バルク
７１ｎＳｂから作られたデバイスに比べ磁界に対する感
度が著しく減少したデバイスかできる。薄膜で−作られ
た従来の磁気抵抗体に有用なデバイス構造か、第２図に
概略的に示されている。

従来技術の大多数は、これまでＩｎＳｂに焦点を絞って
きた。このことは下の第１表中のデータから理解できる
。

第　　　１　　　表 ３００　　°Ｋにおけるｉａ磁気抵抗体潜在的材料磁気
抵抗効果は磁界が小さい場合には電子移動度の２乗に比
例するから、　ＩｎＳｂは非常に望ましい、しかし、−
Ｊ９に化合物半導体を成長させることの難しさとそれを
上に成長せる適当な格子整合のとれた絶縁性基板がない
という事実から１発明者はＢ、薄膜を成長させることを
試みてきた。そのような仕事については、これまでパー
チン（Ｐａｒｔｉｎｌらにより、フィジカルレビュー（
肱■豆坦Ｒｅｖｉｅｗｌ　　Ｂ、３８．３８１．８−３
８２４ｆ１９８８１に、またへレマンス（Ｈｅｒｅｍａ
ｎｓｌらによりフィジカルレビュー　（７Ｒｅｖｉｅｗ
）　　Ｂ　、　　３８．１０２８．０−１０２８４（＋
９８８１に報告されている。３００　°にで２５　、　
０００　ｃｍ”Ｖ−’５ｅｃ−’　もの高い移動度をも
つエピタキシャルＢ１薄膜（Ｂ＋　＋−５ｂ−の場合は
３００°にで２７，０００ｃｍ２Ｖ′□’５ｅｃ−’　
）を成長させることに本発明者は成功したが、これらの
薄膜から作られた磁気抵抗器は、非常に低い感度をもっ
た。ごく最近完了した本発明者によるモデル研究では、
これはＢ、のエネルギー構造がいくつかの縮退した伝導
帯極小値をもつという事実のこれまで認議されていない
効果によるものであることが示された。第１表に示され
た他の高移動度材料は、単一の非縮退伝導帯極小値をも
つ１本発明者はその後（半絶縁性ＧａＡｓ基板上に）　
ＩｎＳｂ薄股は金属有機物化学気相堆積ｆｕＯ（：Ｖ口
）成長技術を用いて成長させることを始めた。多くの月
日に渡る努力の後、わずか５．０００ｃｍ″Ｖ”’５ｅ
ｃ−’の電子移動度をもつ薄膜が生成した。

半絶縁性ＧａＡｓと半絶縁性１ｒ＋Ｐ基板上へのインジ
ウムひ素（ＩｎＡｓｌの成長を本発明者は試みた。“半
絶縁性”ということは、本質的に絶縁性と考えられる高
い抵抗をもつ基板を意味する。これらの後者の基板はそ
れらにＦｅをドーピングすることにより、半絶縁性基板
に作られた。それらはＩｎＡｓとの格子不整が小さいた
め（第１表参照）　、　ＧａＡｓに加えて試みられた。

しばらくして後、本発明者はＩｎＰ基板上で１３　、　
ＯＯＯｃｍ”Ｖ−’５ｅｅ−’　という室温移動度をも
ち、　ＧａＡｓ基板−Ｆではこれより移動度の低いＩｎ
ＡｓＭＭＩを生成させることができた。良好な１ｎＡｓ
薄股は以下のプロセスにより形成した６イーエム・コア
ｆＥｍｅｏｒｅ１社Ｕ、Ｓ、Ａ製のＭＯＣＶＤ反応容器
を用いた。　ＩｎＰ基板は適度の１（８０５Ｃ（１１又
はｉ４分標準立方センナメートル）のアルシンを加太だ
高純度（パラジウム拡散）水素の５　：３３３　Ｐａｆ
４０ｔｏｒｒ）の雰囲気中で、成長温度まで加熱した。

これによりアルシンは約０．０２モル分率となった。ア
ルシンはより揮発性のリンが失われることにＪ：り生じ
る１０１表面の熱的分解を防！１ニするため用いた。ア
ルシンがこのプロセス中表面の荒れをおさえる機構は、
よくわかっていない、ホス−フィンは好ましいであろう
が、その時反応容器中に（５）ることはできなかった、
６００℃の温度に達した後、アルシン流は７３ＣＩＪに
　Ｍし、４０℃に保たれたＥＤ＆＋Ｉｎを通して高純度
水素（１００３ＣＣＵ）をバブルさせることにより、成
長容器中にエチル−ジメチル−インジウム１Ｅ０１１口
）を導入した。成長中アルシン流が高くても低くても、
移動度は低下し表面モフオロジーは悪くなった。２．５
時間のＩｎＡｓ成長時間後、成長容器中へのＥＤＭＩｒ
ｕ流は停止させ、（加熱中と同様）アルシン過剰雰囲気
中で室温まで試料を冷却させた。

得られたＩｎＡｓ薄膜の厚さは、２３ミクロンであった
。３００　’Ｋにｉ３ける通常のホール効果測定から、
電子密度は１．４　Ｘ　１．　Ｏ”ｃｍ−”で電子移動
度は１３　、０００　ｃｍ”Ｖ−’５ｅｃ−’であった
。電子密度及び移動度は薄膜中で変るため、実効的に平
均をとった。薄膜には故意にドープはしなかった。これ
は非常に失望的な移動度であるが、努力をほとんど必要
としないため、粗い磁気抵抗器を作った。成長したもの
から長方形試料をへき開し、試料の相対する２つの端部
に沿ってＩｎ＠属を手作業ではんだつけし、Ｉｎ金属に
リード線を接続させた。第１Ａ及び１８図中の垂直方向
の寸法である長さは２１ＴＩ１１で、第１　Ａ及び１．
８図中の水平方向の長さである幅は５ｍｍであった。

！Ｕ１待されるように、本発明台は直列にした多くの要
素を持たなかったため、デバイスの抵抗は低かった（約
５０Ｗ）、Ｌかし、＆１１λ抵抗効果は大きかった。そ
れは第３図に示されている。史に２デバイス抵抗及び磁
気抵抗は一５０℃ないし＋１００℃の第３図に示された
範囲の温度に対し。

驚くほど安定であった。第２の同様のデバイスを＋２３
０℃もの高温で十分ではなかったが試験した。この後者
の試験の結果が、第４及び５図に示されている。第４図
においで、印加した磁界は０．４テスラであった６部分
的な磁気抵抗がＢ＝０．４テスラ及びＢ＝Ｏの間で温度
の関数としてプロットされている。１Ｔ１極に用いられ
たインジウム金属は１５６℃の融点をもつという事実に
もかかわらず、磁気抵抗は２３０℃でも非常に驚くほど
機能し一与＾られた１ｉｆｉ界（０，４テスラ）に対す
る抵抗の部分的な増加は、（第４図中に示されるように
）室温付近での応答に比べ、２分の１以上減少した。

ゼロ磁界におけるデバイス抵抗Ｒ（０）は、同じ温度範
囲で（第５図に示されるように）５分の１に減少した０
本発明はまたＩｎＡｓの比較的大きな禁制帯を考慮に入
れても、これは曳くほどよいことも見出した。

これら薄膜からの輸送についてのデータの本発明者自身
による詳細な分析は、２つの異なる移動度をもつ電流キ
ャリヤが存在していることを暗示している。ふり返ると
、その結果はセンサ層の表面における電子の蓄積層に関
連しているように考えられる１本発明者はヴイーダー（
Ｗｉｅｄｅｒｌがアプライド・フィジックス、レターズ
（Ａｌ＋ｐ１．Ｐｈｙｓｌ、ｅｔｔｅｒｓｌ　２５　、
２０６　（１９７４１中で、そのような蓄積層は空気／
ＩｎＡｓ界面付近のＴｎＡｓのごく内側に存在すると報
告していることを見出した。ヴイーダーの報告にはある
程度の誤りがあるように１本発明者には思える。しかし
、本発明者は電子蓄積層が存在するという基本的な結論
は正しいと考える。これらの電子は空気／１ｎＡｓ界面
におりる正電荷から、空間的に分離されている。従っで
、それらはこの電荷によってはほとんど散乱されず、通
常の場合より高い移動度が生じる。それらはまたそのよ
うな蓄積層中で非常番こ高い密度で存在し。

そのため温度が上昇するにつれ、熱的に発生したキャリ
ヤの密度は蓄積層中の密度の相対的に小さな割合でしか
ない、このことは温度に対する（ゼロ磁界における）抵
抗を安定化させる助けをする。従っで、１３．０００　
ｃｎ”Ｖ−’５ｅｃ−’　という測定された比較的低い
電子移動度は、蓄積層中の電子と薄膜の厚さの残りの部
分にあるそれらとの平均であると考λられる。

従っで、格子不整の基板上に成長させる時、厚さととも
に結晶品質（及び移動度）は−射的に敗訴されるため、
良好な磁気抵抗器を作るためには、通常［ｎＡｓの比較
的厚い層を成長させたいと考える。しかし、層が厚くな
るとともに、その導電率はより大きくなり表面蓄積層の
存在による利点が明白でなくなってくる。従って１本発
明者がそれらのデバイスについて現在理解していること
は、平均の薄膜移動度が幾分減少しても、比較的薄い層
が好ましいことを暗示している。なぜなら、これは表面
蓄積層の導電率を、全薄膜の導電率の主要部分とするか
らである１本発明の位置センサ中における単結晶インジ
ウムひ製薄膜は、約１−３ミクロンの厚さで、１立方セ
ンチメートル当り１０′″電子のオーグーの丁均電子密
度と、約１０、０００−１．５．０００ｃｍ”Ｖ−’５
ｅｃ−’の平均電子移動度をもつ、薄膜の厚さ、結晶品
質及び表面蓄積層間の正確な関係は、現在研究中である
。

本発明者はＡｕ（又はＳｎ）金属部を用いで、続いてこ
の材料から多要素磁気抵抗体を製作した。第１に、第６
図に示されたパターンを描（ため、インジウムリン［Ｉ
ｎＰｌ基板の表面からインジウムひ素（ＩｎＡｓ）薄膜
の不要な領域をエッチ除去するため、通常のフォトリソ
グラフィ技術を用いた。

１ｎＡｓをエッチするため、メタノール中の稀薄ｆＯ，
５％）臭素溶液を用いた０次に、１００ナノメータ（１
０００オングストローム）厚のＡｕ金属の一面の層を、
フォトレジスト除去後試料の全表面」二に通常の真空蒸
着技術を用いて堆積させた０次に第７八図中に示された
金パターンを描くため、Ａｕ薄膜の不要な領域をエッチ
するため、通常のフ１トリソグラフィを用いた。この工
程にはＫＣＮの稀薄水溶液を用いた。（本発明者は溶解
した酸詣は有用で、それは雰囲気の空気から溶液中に拡
散させるかまたは過酸化水素を非常に少量加える形で供
給することができる）　ＩｎＡｓ薄膜上の金パターンを
有する得られた２つのパターンの合成が、第７Ｂ図に示
されている。

次に大きなＡｕ端子ポンディングパッドに、銀エポキシ
レジンにより、リード線を固着させた。リード線はまた
通常認められたフィラメント状のワイヤボンディング技
術によっても固着させることができた。もしそうするな
ら、特番こ最近のワイヤボンディング装置を用いる場合
、ポンディングパッドは容晃券、二より小さく作れる。

また、第６．７Ａ及び７ＲＩＡ中に示されるような多く
のデバイスも、通常の集積回路技術を用いで、同時に作
ることができる。（１られたデバイスはゼロ磁界中で、
室温においてほぼｘｔｙ（ｐ型的な場合＋又は−２０％
）の抵抗を有する。驚いたことに、多センシング領ｔ＝
ｉＩｉ二対する磁気抵抗効果は、単一センシング領域デ
バイスに対する効果より、はるかに大きかった。与えら
れた電界におけるこれらの効果を比較するため、第８及
び３図を参明されたい。多要素デバイス（すなわち複数
のセンサ領域要素）においで、センサ領域は２１５の幅
に対する長さの比をもった０発明者は各要素の幅に対す
る長さの比が２１５であるためになぜ多要素デバイスの
動作が良好であるのか理解していない。第３図に示され
た単一要素デバイスについても同じで、それは同じＩ　
ｎＡｓ成長層の一部を用いて製作した。もう１つの多要
素磁気抵抗体もすぐ上で述べたのと同様に作成したが、
幅に対する長さの比は４１５であった。それは第４及び
５図中のパターンに従って作られたものとほぼ同じ大き
さの磁気抵抗を有した。やはり本発明者はまだこのこと
を理解していないが、得られたデバイスは非常に良く動
作した８幅に対する長さの比が６１５デバイスでも、良
く動作した。

ある種の自動車用では一５０℃ないし＋１７０℃から＋
２００℃もの高温での動作を必要とし。

（３００℃までの）更に高い温度を必要とする用途もあ
るから、温度に対するこれら磁気抵抗の相対的な安定性
は１次第に重要性を増すようにみえる０本発明が３００
℃もの高い温度及び更に高い温度で動作する山気抵抗体
を実現するであろうことを信じる理由がある。

本発明に従って作られるＩｎＡｓ６１Ｇ気抵抗体に伴う
ｌｆ！在的な問題は、空気／ＩｎＡｓ界面の潜在的な重
要さにある。それはデバイス特性を雰囲気空気の組成変
化に敏感に４−るか、表面の連続的な酸化により、時間
又は熱履歴により、ゆっくり特性を変化させる０本発明
に従う好ましいセンサは各センサＫｎ域上に保護はする
がガスを浸透する被膜をもつものである。そのような被
ｔＥｔは雰囲気空気を浸透させることが好まし５い。本
発明者はグ［／−ス社、γＪ、Ｓ、Ａの一部苫であるエ
マーソンアンドキュー　ミンク（Ｅｍｅｒｓｏｎ　ａｎ
ｄ　Ｃｕ＋＋＋ｉｎｇｉ製の特定のエポキシレジン゛Ｃ
２つのデバイスの表面を被覆することを試みた。用いた
エポキシレジンは“スタイギヤストｆｓｔｙｅａｑｔ）
　−１２６７番で、モッた。Ａ部分とＢ部分を混合し２
デバイスに’、会？Ｖｉ　シフ　０　’Ｃで２峙間なよ
した１本発明者はこの■↑止プロセスの結果としで、室
温でのデバイス特性に著しい変化は観測しなかった。本
発明者は他の温度ではこれらのデバイスを系統的に試験
していないが、この基本的な結果により元気づけられる
０本発明者は他のエポキシレジン及び５ｉＯｉ又は５ｉ
Ｊａのような薄膜誘電体など他の封止剤を探す必要があ
ると考λる。

なお１ｎＡｓと接触との間の非常に低い金属−半導体接
触抵抗を実現し、バー金属の形成部を短くするため、第
６．７Ａ及び７Ｂ図に関連して先に述べたプロセスエ稈
を修市する必要があるかもしれない、たと又は、先の議
論のマスクを反対にすると、表面上のフォトレジストが
ＩｎＡＳを露出するための誘電体又は広讐制帯半導体層
の湿式エツチング（たとえば湿式化学物質又は反応付イ
オン、イオンビーム等による）用マスクとして使用でき
る１次にＡｕ又は他の金属を１１空蒸首（又はスパッタ
リング又は電解メツキなどの伯の通常のプロセスによる
）され、次にフォトレジストを除去すると、金属の不要
な領域がリフトオフされろ。あるいはＩｎＡＳ土で貫い
てエッヂ：ノブｉ、た後、フｇ　ｉ−１／シストを除去
することもでき、　Ａｕ又は他の金属はに面全体に均−
Ｚ４：堆積することができ、次にフォトレジストの堆積
後筒７八図中のマスクパターンを誘電体中にエッヂされ
たパターンと位置合せすることができ、　Ａｕを前と同
様パターン形成することができる。

ＣＰに別の代りとしで、もし広禁制帯半導体の十分薄い
層（たとえば２０ナノメータ（２００オングストローム
）が存在するなら、−ｈで述べた最初のプロセスエ稈は
ＡｕのイｔりにＡｕ−Ｇｅ、Ａｕ　−Ｇｅ−Ｎｉ叉はＡ
ｇ−５ｎのような低融点共融合金の堆積ζこ修正できる
。　Ａｕをパターン形成したのと同様（又は第７八図中
のマスクを逆に用いリフトオ）する）パターン形成した
後、試料をＡｕ−ＧｅをＭＩＩＥ！とした合金の場合３
６０℃ないし５００　’Ｃの範囲の適度の温度番□：加
熱し、広禁制帯半導体の薄膜に液体金属を局部的に溶解
させ、ＩｎＡｓへの接触を効果的に形成した。

最も晟近の仕事では１本発明者はＩ　ｎＡｓの成長プロ
セスを幾分変＾だ、プロセスはｉ？ｉと同じであるが、
　ＩｎＰウェハは４６０℃に加熱し大きなアルシンモル
分・＠（０，１１とする。　ＩｎＰ上の自然酸化物が昇
華する４６０℃０，５分の後、温度は４１］口℃に下げ
、２０ナノメーク（２００オングストローム）の厚さの
ＩｎＡｑが成長する０次に温度は６２５℃の成長温度に
上げ、（アルシンのモル分率はなＪ３０□　ｌ）、次に
アルシンを急激に５３ＣＣν（約０．００１モル分率）
まで下げＥＤＭＩｒ＋を導入する。　ＥＤＮＩｎは５０
℃に保たれ、高純度水讃は７５　ＳＣＣＭの速度でバブ
ルを保つ、やはり５３ＣＣＵのアルシン流がこれらの成
長多件にはほぼ最適と思われる。得られた薄膜は先に成
長したものに比べ磁界に対する感度が幾分増す。

晟近の仕事のすべてが半絶縁性（すなわち本質的に電気
的に絶縁性）のＸｎＰ基板ヒにＩｒ＋Ａｓ薄膜を成長さ
せることから製作した磁気抵抗体に集中し。

゛〔いるが、本発明者はより熟慮した成長技術により、
半絶縁性ＧａＡｓ基根上に成長させたものとほぼ同程度
の質のＩ　ｎＡｓ薄膜の成長が可能と考える６いずれの
場合も分子線エピタキシー、液相エビクキシー又は塩素
輸送気相エピタキシーなどの他の成長技術も有用である
可能性がある。

上で述べたインジウムひ素（ｒｒｉＡｓ）　’４膜デバ
イス製作プロセス及び動作特性については本特許出願と
同時に申請されたＵＳＳＮ２８９，６３４に基く別の］
コ本国特許出願中に述べられ、請求の範囲とされている
６ 他方、本発明者は一ヒで述べた薄膜１ｎＡｓ磁気抵抗器
中の自然に発生する蓄積層の可能性のあるｆｄＴかが、
それらの特性をよくし、実際的なデバイスの生産を可能
にしていると考λる１本発明者はこのμ礎的な、考えが
磁気抵抗体には新しく、この考太はインジウムひ素だけ
でなく他の半導体材料にも広く拡張できると信じる。こ
の特許出願においで、更に多くの種類に一ついて述べか
つ請求の範囲とし５、その技術によって製作プロセスの
結果として自然に発生ずるか固有に発生するのではなく
。

！１′：導体層中に蓄積層を導入することができる。

以−トの議論ではＩｎＡｓ薄膜及び薄膜状の他の半導体
＋イ料中で、実Ｑ７＋的な高移動度を実現するため、電
子蓄積又は反転層を導入するか強める他の方法について
述べる。磁気抵抗活性領域中で強い電子１層を用いるこ
とには、３つの４ｉ木的な利点がｉｆ”ｉる。この特許
出願中で用いろ゛”ｉＭ−ｆ蓄ｆｉｌｔ層”というのは
、電子反転層も含むことをここでくり返しておく。

第１に、電子嵜積呵又は電子反転層は任への温度におけ
る真性密度より、苫しく大きな電子密度を含むことがで
きる。このことは温度安定性を改河する。なぜなら、熱
的に励起されたキャリヤはｉ積又は強く反転したキャリ
ヤの一部分だからである６ 第２に、蓄積層１」半導体中のギヤリヤの移動度を増す
。この効果は薄いインジウムひＣ！　ＴｎＡｓｌ　ｆ！
Ｑ中で、特に高；品ｉＨおいて実験ｒド１に観測され〔
いる、それらは磁慨、抵抗体の感度を増す。この効果の
考えられる！東国の１つは、そのような蓄積層は強い反
転層中においては、同じ空間領域中に高濃度のイオン化
不鈍物が存在せず器こ高電子密度が（１らねる。二とＴ
′ある。この効果はジー・バー：ノズ（Ｇ、　Ｒｕｒｎ
ｓｌ　により、ソリフド・ステート・フィジックスｆｓ
ｎｌｉｄ　５ｔａｔｅ　Ｐｈｙｓｉｃｓｌ　、　７２６
−７４７頁、アカデミツクプレスｆ１９８５）に述べら
れている層の“変調ドーピングと同様である。そのよう
な効果は高電子移動度トランジスタｆｌ（ＥＭＴ、ｌの
製作にも用いられている。

第３に、蓄積層又は強い反転層は半導体の表面又は界面
に本質的に近い、このことにより恐らく電圧バイアスと
組合さり、半導体の最上部に堆積させたＩＩ槽構造用い
ることによっで、これらの蓄積又は強い反転層を比較的
容易に導入、増強又は制御で、きるようになる。

蓄積層はシリコンｕＯ３ＦＥＴホール板中で用いられて
きており、エイチ・ビー・ボールツ 団Ｐ、　Ｂａ１ｔｅｓｌらによりプロシーディングアイ
イーイーイーｆＰｒｏｃ、　ＩＥＥＥ）　　７４．１１
０７−１１３２百、特に１１１６−７頁（１９８６１に
述べられている。　ＭＯ３ＦＥＴホール効果デバイスに
おいで、金属−酸化半導体中のバイアスされたゲート電
極が、半導体−酸化物界面に近接した適度に薄い電子層
を発生させるために用いられた。その層への接触としで
、４つの電極が用いられた。すなわちソース及びドレイ
ンはそれを通して電流が流れ、２つの中間の電極は、そ
の間にホール電圧が発生する。

更に、上で引用したボールツらはまた、４つの電極のみ
（１つのソース、２つのドレイン及び１つのゲート）を
有する蓄積層に基くセンサーを用いた分離ドレインＭＯ
３ＥＦＴについて述べている。ポール効果デバイスに対
する磁気抵抗体の特徴の１つは、磁気抵抗体は２つだけ
の電極をもつことである１本発明の政所された磁気抵抗
体においてこのことを保つために１本発明者は第２図で
述べたような磁気抵抗体の配置と組合せで、外部バイア
スゲート電極を用いずに、蓄積層又は反転層を発生させ
る多くの新しい方法を用いることを提案する。

第１の実施例においで、Ｉｒ＋Ａｓと空気の間の自然の
界面は、ＩｎＡｓ中に電子蓄積層を発生させることが知
られているという：罫実を利用する。同様の効果はＩｎ
Ｓｂにも存在する可能性がある。従っで、この技術はこ
の１′、導体材ｔｉｔで作った３模磁気抵抗体にも応用
できる。しかし５本発明者はそのようなデバイス全体ｎ
Ａｓと同様に非常に高温で動作するとは予想しない、　
ＩｎＳｂの禁制帯が非常に小さい（第１表９照）ため、
キャリヤが熱的に発生し、それが蓄積層に隣接したＩｎ
Ｓｂ薄膜中の導電率を増し。

蓄積層の導電率をデバイス全体の導電率の相対的にわず
かな割合にする。従っで、蓄積層の利点が広禁制帯幅の
ＩｎＡｓよりｒｎｓｂでは低温で失われる。

本発明者は金属有機物化学気相堆積（ＭＯＣＶＤ＋を用
いで、絶縁性ＩｎＰ基板上に、２．３の厚さのＴ　ｎＡ
ｓエピタキシャル層を実験的に成長させた。３５０°に
ないし０．５°　にの範囲の温度及び７テスラまでの磁
界中におけるホール及び磁気抵抗測定により、少くとも
２つの“型−のキャリヤが存在することが明らかになっ
た。それらはほぼ濃度が等しく、移動度は非常に異なる
（２ないし３倍）、先に述べたヴイーダー（Ｗｉｅｄｅ
ｒｌの発表を思い−出すと、それらの１つは空気との界
面近くに位置する蓄積層と仮定するのが適切である８本
発明者はこの薄膜から２つの長さ２　ｉｍ、幅５ｏｕｎ
の暖気抵抗体を作ったところ、それらは非常に有用な磁
界感度を示し、一方良好な温度安定性も保った（第３．
４、及び５図参照）０本発明者はＩｎＡｓ表面を適当な
封止１Ｍ膜（たとえばエポキシレジン又は他の誘電体材
料）で被覆した後も、この感度は保たれると信じる５ 第２の実施例においで、ＧａＡｓ、　ｉｎＰ　、　Ａｌ
Ｓｂ又はＩｎ＋−ｙＡｌｙＡｓのような広禁制帯半導体
のキャップ層を、狭禁制帯活性層半導体（ＴｎＳｂを用
いた同様の構造も考えられるが、典型的な場合１ｎＡｓ
又はＩｎ＋−Ｘ　ＧａＸ　Ａｓ、口＜×〈０．５）の最
上部上に成長させることができる。このキャップ層中に
は、本発明者はＳｉ、Ｔｅ、Ｓｅ又はＳのようなドナ型
不純物を置く、これらは電子を放出し、それは晟小エネ
ルギーをもつ層すなわち狭禁制帯半導体中で終端する。

これにより広禁制帯キャップ層中に正にイオン化したド
ナ不純物の層が残るが、それらは活性層中の電子からは
空間的に離れており、従ってそれらを著しく散乱するこ
とはない。

第３の実施例においで、本発明者はショットキー障壁を
生成する目的で、デバイス活性領域の最−Ｌ部に、金属
の層を堆積させることを提案する。

この第３の実施例における金属−半導体界面に隣接した
電子エネルギー準位のプロットが、第９図に示されてい
る。第９図を参照すると、活性狭禁制帯半導体の最上部
領域の空乏層を見ることができる。もし活性層が十分薄
い（１００−２００ナノメータ（１０００−２０００オ
ングストローム））なら、これは活性層中の電子を基板
の方へ閉じ込め、電気的特性を蓄積層のそれらと同様の
ものとする。Ａ口又はＡ１のようにＩｌｌ　−Ｖ化合物
に対してショットキー障壁を一般に形成する金属は有用
であるかも入れないが、本発明者はまだこの構造を実験
的に検討して適切なものであると確認はしていない。

第４の実施例において１本発明煮は狭禁制帯半導体の活
性層上及びゲート電極の最上部上に、広禁制帯゛↓６導
体又は５ｌｏｚ又は５Ｌ３Ｎ４のような誘電体の層を堆
積させることを提案する。今考察している界面における
層をｎいての電子エネルギーのプロットが、第１０図に
示されている。第１０図中のゲート電極の金属は、半導
体中の電子親和力と金属中の仕事関数の差による効果の
ため、圭導体−誘電体界面イ」近に蓄積層を誘導するよ
うに選ぶことができる。逆に、半導体−誘電体界面を空
乏にし、上で述べた第３の実施例とほとんど同様に、基
板付近に電子を閉じ込めるために、より大きな仕事関数
をもつ異なる金属を用いることができる。

第５の実施例においで、第４の実施例において述べたゲ
ート電極を、それらの下のｔ導体中に蓄積層を発生させ
るようにバイアスすることが示さ八る。そのような考え
は第１１Ａ、ｉｌＢ及び１１Ｃ図中に概略的（、：示さ
れている。第１１．Ａ図においで、もし必要ならゲート
？ｉｆ極を別々にバイアスするため、ｌないし複数の接
触を加えてもよいことがわかる。このことは通常好まし
いわけではないが、そうすることもできる、磁気抵抗体
の利点の１つはそれが２つだ９づの［［をもつことにあ
るため、それは好ましくはない、ここでは考察のためだ
けに示す、逆に、接触を増すことは実際には必要ない、
ゲート電極は内部抵抗回路により電気的にバイアスでき
、その例は第１１Ｂ及び１１Ｃ図に示されている。

次に、第１１Ｂ及びｌＩＣ図に示された第５の型の実施
例について特に考察する。ゲート漏れ電流は非常に小さ
いから、バイアスするためには非常に高抵抗（＞ＩＭＷ
Ｉの回路を使うことができる。第１１．８図に示された
特定の場合、抵抗Ｒ１はきわめて大きく（開放回路）と
し、他の抵抗はゼロ抵抗、（短絡回路）とすることがで
きる、従っで、１つの外部電極に印加する（他の外部電
極に対する）完全に正のバイアスは、この特定の場合、
すべてのゲートに加わる。別の変形は、各半導体領域Ｅ
のゲートを、ゲート（すなわち短絡バー）と活性領域間
の電位差が後者中に蓄積層を導入するように配置された
他の２つの半導体領域間で、短絡バーを用いて接続する
ことであるにの後との方式が第１１Ｃ図に示されている
。この形態の特殊な場合は、各ゲートが隣接した短絡バ
に接続される場合である。この１１′、態にＪ５いで、
各要素はゲート及びドレインが短絡されたｕＴｓＦＥＴ
トランジスタと考えてもよい。

先の５つの実施例においで、蓄積層はセンザ領域中の半
導体の望ましい輸送特性を増進するｔ：めだけに用いた
。！ｉｆ！気抵抗体の形態すなわち各活性要素の幅に対
する長さの比は、やはり金属短絡バの使用により規定さ
れる。第１１Ｂ図の構造は半導体活性層内部でキャリヤ
富度従って導電：軒を変調することにより、磁気抵抗要
）それ自身の形態を規定ずろのｌこ拡張できる。この形
態が本発明の第６の実施例である。そのような構造の例
が。

第１２図中に概略的に示さねでいる。やはり（チャツプ
中に集積化された）外部抵抗回路は、この第６の実施例
においで、一連の強い蓄積領域を発生さ刊るため、一連
のゲート電極をバイアスするために使われる。これらは
幾何学的な磁気抵抗を発生させるために、短絡バーの代
りに使用できる。そのような構造は金属短絡バーを用い
る構造より、潜在的に優れている。なぜならば、金属及
びｆ導体間の電界に感応する接触抵抗が除かれるからで
ある。

やはりこの第６の実施例に対しても、第５の実施例で考
えたと同様、特別の場合を考えることができる。第６の
実施例のこの特別な場合においで、第１２図の抵抗Ｒ１
は開放回路で、他の抵抗（Ｒ，、Ｒ３−−−−）は短絡
回路である。そのため、１つの外部端子に印加された正
バイアスの全部が、各ゲートにも加えられる。従っで、
第１１八図中のゲート間には自然にできた蓄積層が通常
でｆ在する力」、電子密度は低い、もし必要なら、ゲー
ト間の電子蓄積層を除去し、さらには相対する形のキャ
リヤ（正孔）を有する強い反転層を発生させるため、ゲ
ートを負にバイアスすることもできる０本発明のこの記
録は２つの外部リードのみをイ１するデバイスに力点を
おいているが、抵抗回路を通して第３の外部リードにゲ
ートを接続することができ、ゲートリードに外部から印
加された電圧バイアスを通しで、磁界センサを外部から
制御できるものとすることができる。先に示したように
、第１１Ａ図に示されたデバイスで、同様の三端子デバ
イスを作ることができる。

第７の実施例においては低濃度ドープのｐ形薄膜を成長
させる（典型的な場合、　Ｚｎ、Ｃｄ、Ｍｇ、Ｂｅ、又
はＣドープである。　）　ｂ＋Ａｓの場合、表面はなお
強い縮退した電子層をもつと本発明者は信じるが、それ
は反転層かもしれない、そのような反転層は表面付近に
高電子木度を有するであろうが、ｎ”／ｐ接合の空間電
荷領域と同様、非常に低キャリヤ審度の比較的厚い（ド
ーパント濃度に依存して典型的な場合Ｑ、１ｍｍないし
１ｍｍ又はそれ以上）領域であろう、このことは強い電
子反転層に隣接した薄膜の導電率を下るために用いと有
利であるかもしれない、非常に高いデバイス動作温度に
おいで、［ｎＡＳのような狭禁制帯半導体の真性キャリ
ヤ密度は、このねらいを幾分弱くする傾向にあるが、Ｉ
ｎ、−Ｘ　ＧａＸ　Ａｓのような他の広禁制帯半導体は
好ましい可能性がある（第１表参照）　＊　Ｉｎｏ、５
ｘＧａａ４ｔＡＳは寮絶縁性１ｎＰ基板に格子整合させ
られるため、特別の場合である。このことにより高結晶
品質のそのような薄膜を成長させるのが容易になる。

」二で述べたアクセプタドーパント（すなわちＺｎ、　
Ｃｄ、　１４ｇ、口ｅ及びＣ）は可能性のあるＩｌｌ　
−Ｖ化合物中で小さな活性化エネルギーをもつ（第１表
参照）、シかし、Ｉ　ｎｏ、　５ｓＧａａ４ｔＡｓ中の
Ｆｅのように、比較的大きな活性化エネルギーを有する
他のアクセプタドーパントもある。このことは？失をイ
オン化し、正孔伝導に寄与させるために、比較的大きな
熱エネルギーが必要な１−とを意味する。しかし、鉄は
材料中にしばしば存在するドナ不純物の濃度を補償し、
そのためそれらは電子を伝導帯にあげない、従っで、こ
の材料に鉄をドープするとそれは高濃度電子蓄積層を除
いで、高抵抗になる傾向がある。可能な最高濃度の電子
移動度と密度を蓄積層中で得るためには、鉄−ドープ層
の最り部上に薄いノンドープのＩ　ｎｏ、　５ｉＧａａ
４ｔＡｓ層（鉄鉱敗効果を修正した後、たとえば０．１
ミクロンの厚さ）を成長させるのが、この場合望ましい
、しかし、大きな活性化エネルギーをもつ適当なドーパ
ントを見い出すことは、禁制帯の小さな半導体材料にと
っては実際的ではないかもしれない、更に、−Ｌで述べ
た他の実施例を、高電子密度領域にＶＡ接して薄膜の導
電率を効果的にこのように滅することとともに用いるこ
とができる。

上で述べたことの力点は、電子Ｍ積又は反転層に置いた
。正孔Ｍ積又は反転層も使用することができる。しかし
、第１表に示された材料中で電子は高い移動度をもつた
め、電子は通常磁気抵抗体中の電流キャリヤとして好ま
しい。

本発明者はこれらの型の磁気抵抗体は、直線又は回転位
置測定システムの一部としで、自動小用に特に魅力的で
あると考える。これらセンサの磁界に対する感度及び高
い熱的安定性は、ＵＳＳＮ２２９．３９６に基礎をおい
た日本国特許出願中に述べられている４遣化された磁気
回路と組合せて用いると特に有用であろう、先に述べた
型の磁気抵抗センサを選択することは、この申請中の特
許出願中で述べられている型の磁気回路中で特にイ１用
であると確信される０本発明とはそれらの発明は広範囲
の材料から作られた磁気抵抗体の感度を増すと確信して
いる５これらの材料の多くは通常（１用な高磁気感度を
もつセンサを生成しない。

しかし、それらの磁気感度は高磁気感度材料が有用でな
い高温まで、延すことができる可能性がある１本発明者
はこの型の磁気回路は感度の低い磁気抵抗体がなお十分
に働く磁界を集中させることに効果的であると確信する
。加えで、それらは明らかな高温において使用可能であ
ろう、いずれにしても、本発明のセンサをそのような用
途で用いることは、−多くの１１１点を生じると確信さ
れる。

ＵＳＳＮ２８９，６４１に基く別の日本国特許出願は本
発明のセンサのこの復習の用途に関しで、現在申請中で
ある。

４図面の簡単な説明 第１Ａ図は磁界が加えられていない時の電！ｆｌｔ　線
を示す磁気抵抗体の概略図。

第１．　Ｂ図は第１Ａ図に示される電流線が磁界が磁気
抵抗体表面に垂直に印加された時、いかに電気抵抗体の
上表面のある平面内に方向を変えらハるかを示す磁気抵
抗体の概略図。

第２図は本質的に平行な２つの集積化されたセンシング
領域をもつ＆Ｂ飯低抵抗体示す等色間、第３図は温度及
び磁界強度の変化とともに単一要素のより大きな禁制帯
をもつ半導体磁気抵抗体中の電気抵抗の変化を示す三次
元又は輪郭をプロットした閏 第４図は第３図に示されたより広い温度範囲での部分的
な磁気抵抗を二次元のプロットで示す図、 第５図は第３図に示された広い温度範囲で、磁界を印加
しないときの抵抗の変化を示す二次元でプロットした図
。

第６図は単一磁気抵抗体中に集積化された直列接続の複
数のセンシング領域を形成するためのパターン中におけ
る半導体薄膜を示す立面図、第７Ａ図は第６図のパター
ン−Ｌに重畳するための金属パターンを示す立面図、 第７Ｆ３図は複数のセンシング領域を描くため、第６図
の゛ト導体パターン上に重畳された第７Ａｌｌの金属パ
ターンを示す立面図・ 第８図は第７Ｂ図に示されるような複数のセンシング領
域磁気抵抗体の電気抵抗の変化を示す三次元又は輪郭を
プロットした図、 第９及び第１０図は磁気抵抗体のセンシング領域の表面
上の特定の層下における蓄積層中に、いかに電子が閉じ
込められるかを示すため深さに対し、二次元電子のエネ
ルギーをプロットした［Ａ； 第１１Ａ、１１Ｂ及びＩＩＣ図はセンシング領域中に蓄
積層を電気的に誘導するため、複数のセンシング領域の
それぞれの上にゲート電極をもつ電気抵抗体を示す概略
図で、第１１Ｂ及びＩＩＣ図においてはゲート電極は二
つの異なる技術により電気的に内部からバイアスされた
ゲート電極であることを示す図： 第１２図はセンシング領域だけでなくセンシング６ｎ域
の端部への電気的接触を作る導電体としての蓄Ｐａ層を
有する磁気抵抗体を示す概略図である。

出　願　人：ゼネラル　モーターズ コーポレーション

Claims (1)

1. 【特許請求の範囲】 １、印加された磁界の変化に応答した電気出力信号を発
   生し、基板及び前記基板上に配置された単結晶半導体材
   料の薄膜を含み、前記薄膜は内部及び外部表面を有し、
   前記単結晶半導体薄膜は前記薄膜表面に垂直に印加され
   た磁界に感応するための本質的に長方形のセンサ領域を
   含み、前記センサ領域は薄膜外部表面に隣接した薄膜部
   分に低電気抵抗接触した２つの平行な高導電性部分の、
   もしそれらが等しい長さでなければ、より短い方の間に
   配置された前記薄膜の全領域として規定されるセンサに
   おいて、 前記電気的出力の変化はセンサが２２０℃ 以上の温度まで露出された時ですら１ボルトのオーダー
   で、前記基板はインジウムひ素の熱膨張特性に近い特性
   を有する本質的に電気的に絶縁性の単結晶基板から成り
   、センサは前記表面上に前記単結晶薄膜として堆積させ
   るべき前記半導体材料の格子定数に近い格子定数をもつ
   前記基板の表面を形成する材料を含み、前記単結晶薄膜
   は適度の平均電流キャリヤ密度と適度の平均電流キャリ
   ヤ移動度及び少くとも０．３５電子ボルトの禁制帯をも
   つ半導体材料から成り、前記長方形センサ領域は本質的
   に等しい長さの２つの長い端部 と、本質的に等しい長さの２つの短い端部を有し、前記
   ２つの平行な導電体の１つは各長い方の端部の長さに沿
   って延び、前記センサ領域を横切って前記薄膜中に延び
   前記薄膜の表面に隣接した蓄積層があり、前記電流キャ
   リヤは前記センサ領域の相対する端部に接触した前記高
   導電性部分間に選択的に流れ、蓄積層は前記半導体材料
   中のキャリヤ移動度と密度を明らかに増加させ、前記薄
   膜の厚さを明らかに減少させ、前記薄膜の磁気感度と前
   記薄膜の磁気感度の温度安定性を改善するのに効果的で
   あるセンサ。 ２、短い端部の長さは長い方の端部の長さの約３０−５
   ０％である請求項１記載のセンサ。 ３、前記基板は複数の前記薄膜センサ領域を含み、前記
   複数のセンサ領域は電気的に相互に直列に接続されてい
   る請求項１又は２記載のセンサ。 ４、前記単結晶半導電体薄膜は長く延びた部分をもち、
   長く延びた部分は複数の一連のセンサ領域を含み、一連
   の各センサ領域は長く延びた部分の幅を横切って延び、
   センサ領域は電気的に相互に直列接続され、導電性被覆
   が前記一連のセンサ領域の隣接したものの間の前記長く
   延びた部分を完全に横切って延び、それにより前記セン
   サのパワー消費は著しく減少するが、センサの寸法は著
   しく増加しない請求項１又は２記載のセンサ。 ５、基板及び前記基板上に配置された単結晶半導体材料
   の薄膜を含み、前記薄膜は内部及び外部表面を有し、前
   記単結晶半導体薄膜は前記薄膜表面に垂直に印加された
   磁界に感応するための本質的に長方形のセンサ領域を含 み、前記センサ領域は薄膜の外部表面に隣接した薄膜部
   分に低電気抵抗接触する２つの平行な高導電性部分の、
   もし等しい長さでなければ短い方の間に配置された前記
   薄膜の全領域と定義される印加磁界の変化に応答して電
   気的出力変化を発生する磁気抵抗センサにおいて、 センサは０℃以下から３００℃を越える温 度範囲で、印加された磁界の変化に応答し て、増幅されない著しい電気的出力変化を発生し、前記
   基板はその上に配置された前記半導体材料の前記単結晶
   薄膜の熱膨張係数に近いそれをもち、本質的に電気的に
   絶縁性で単結晶の前記基板上の表面があり、それはほと
   んど結晶欠陥を含まず、前記半導体材料の結晶格子定数
   に近いそれをもち、前記本質的に長方形のセンサ領域は
   その長い方の端部の約３０−５０％である短い方の端部
   に沿った寸法をもち、前記薄膜上に長方形センサ領域の
   長い端部の１つの長さに沿って延びる第１の導電体があ
   り、前記薄膜上に長方形センサ領域の長い端部の他方の
   長さに沿って延びる第２の導電体があり、導電体材料の
   前記薄膜は厚さが５ミクロンより小さく、名目上アンド
   ープで、与えられた平均電子密度と与えられた平均電子
   移動度をもち、長さ方向に接する導電体間のセンサ領域
   を横切って全体に延びる前記半導体薄膜の外部表面に隣
   接した電子蓄積層があり、該蓄積層は前記与えられた平
   均電子密度より少くとも１桁高い電子密度と前記与えら
   れた平均電子移動度より著しく大きな電子移動度を有し
   、それはあたかも半導体薄膜が明らかに薄く、はるかに
   高い電子密度及び電子移動度をもつかのような磁気感度
   及び動作温度を得るのに効果的で、前記半導体薄膜中に
   前記蓄積層を誘発するために、前記半導体薄膜の表面に
   隣接した手段があることを特徴とする磁気抵抗センサ。 ６、前記半導体材料の前記単結晶薄膜は長く延びた部分
   をもち、長く延びた部分は複数の一連のセンサ領域を含
   み、一連のセンサ領域のそれぞれは長く延びた部分の幅
   を横切って延び、センサ領域は電気的に相互に直列接続
   され、導電体被膜は前記一連のセンサ領域の隣接した領
   域間で、前記長く延びた部分を完全に横切って延び、そ
   のため前記センサのパ ワー消費は著しく減少するか、センサ寸法は著しくは増
   加しない請求項５記載の磁気抵抗センサ。 ７、複数のセンサ領域は１０以上の複数で、センサ領域
   上の導電性被膜は、誘電体層上に配置された金属ゲート
   電極である請求項６記載の磁気抵抗センサ。 ８、前記半導体材料の前記単結晶薄膜は、約１−３ミク
   ロンの厚さで、名目上アンドープであり、少くとも０．
   ３５電子ボルトの禁制帯と適度の平均電子密度及び適度
   の平均電子移動度を有し、前記薄膜中に前記蓄積層を誘
   発及び保持するために、前記薄膜表面上の露出されたセ
   ンサ領域上に被覆手段がある請求項５記載の磁気抵抗セ
   ンサ。 ９、前記薄膜中に前記蓄積層を誘発するための前記手段
   は、前記薄膜表面上の被膜で、その被膜は前記センサ領
   域上の金属層の別々の部分を含む請求項８記載の磁気抵
   抗センサ。 １０、前記基板は複数の前記薄膜センサ領域を含み、前
   記センサ領域は電気的に相互に直列接続され、前記薄膜
   は前記センサ領域導電体に作られた各電気的接触に加え
   て、前記センサへの電気的接触から電圧を印加されるこ
   となく、前記薄膜中に前記蓄積層を誘発する請求項９記
   載の磁気抵抗センサ。 １１、前記薄膜は長く延びた部分をもち、その各端部は
   前記センサ領域を相互に直列に電気的バイアスするため
   の電気的接触を有し、前記基板は抵抗回路網を有し、前
   記回路網は前記センサ領域がバイアスされた時、前記薄
   膜の各センサ領域に対し、前記金属層部分を同時に電気
   的にバイアスし、前記薄膜中に前記蓄積層を同時に誘発
   又は増進するため、前記電気的接触及び前記金属層の前
   記別々の部分と相互接続される請求項１０記載の磁気抵
   抗センサ。 １２、前記薄膜中に前記蓄積層を誘発するための前記被
   覆手段は、電極層を含み、電極層は前記センサ領域上に
   配置され、前記電極層 は、前記センサ領域の長い方の端部に接触する前記導電
   体の１つに電位が印加された時、電気的にバイアスされ
   る請求項８記載の磁気抵抗センサ。 １３、前記半導体材料の前記単結晶薄膜は、長く延びた
   部分をもち、長く延びた部分は複数の一連のセンサ領域
   を含み、一連のセンサ領域のそれぞれは長く延びた部分
   の幅を横切って延び、センサ領域は相互に電気的に直列
   接続され、前記センサのパワー消費は著しく減少するが
   センサ寸法は著しく増加しないように、導電体被膜は前
   記一連のセンサ領域の隣接したそれぞれの間の前記長く
   延びた部分を完全に横切って延びる請求項８記載の磁気
   抵抗センサ。 １４、本質的に電気的絶縁性単結晶基板を与える工程：
   金属有機物化学気相堆積を用いて、前記基板上に本質的
   に格子整合のとれた半導体材料の名目上アンドープの単
   結晶薄膜を、５ミクロンより小さい厚さまで堆積させる
   工程；前記薄膜上に長方形の磁界センサ領域を定める工
   程；前記長方形センサ領域の各長い方の端部に沿って、
   長く延びた導電体を形成し、それによって磁界の検出の
   ため、前記センサ領域中に電流キャリヤが注入できるよ
   うにする工程；及び前記薄膜中に誘発された蓄積層を保
   持するため、少くとも１つの層で前記センサ領域を被覆
   する工程から成る磁気抵抗センサの製作方法。 １５、本質的に格子整合のとれた半導体材料は前記基板
   上に３ミクロンより小さい厚さに堆積させ、前記半導体
   材料は少くとも約０．３５電子ボルトの禁制帯と与えら
   れた平均キャリヤ密度及び与えられた平均電子移動度を
   もち；そして前記センサ領域は前記薄膜の前記センサ領
   域中に蓄積層を誘発又は増進させるた め、少くとも１つの層で被覆される請求項 １４記載の方法。