JPH0219467B2 - - Google Patents
Info
- Publication number
- JPH0219467B2 JPH0219467B2 JP58138272A JP13827283A JPH0219467B2 JP H0219467 B2 JPH0219467 B2 JP H0219467B2 JP 58138272 A JP58138272 A JP 58138272A JP 13827283 A JP13827283 A JP 13827283A JP H0219467 B2 JPH0219467 B2 JP H0219467B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- image memory
- writing
- bits
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は図形を表示する機能を持つデイスプレ
イ装置や図形を印刷する機能を持つ印刷装置等の
図形処理装置に係り、特に表示図形や印刷図形を
複数のビツト単位(例えば語単位又はバイト単
位)及び1ビツト単位に書込み可能な画像メモリ
を持ち、該画像メモリに書込まれた図形の塗りつ
ぶし等の処理を高速に実施する画像メモリ書込み
回路に関する。[Detailed Description of the Invention] (a) Technical Field of the Invention The present invention relates to a graphic processing device such as a display device having a function of displaying a figure or a printing device having a function of printing a figure, and particularly relates to a figure processing device such as a display device having a function of displaying a figure or a printing device having a function of printing a figure. This invention relates to an image memory writing circuit that has an image memory that can write data in units of multiple bits (e.g., units of words or bytes) and units of 1 bit, and that performs processing such as filling in figures written in the image memory at high speed. .
(b) 従来技術と問題点
表示又は印刷する図形を記憶する画像メモリと
該画像メモリに図形を描画する手段を持つ図形処
理装置に於いて、従来は前記画像メモリに図形を
書込む場合、ビツト単位で書込んでおり、前記図
形が塗りつぶし等の処理を必要とする場合、斜線
の多い図形と異なり書込むべき対象が面である
為、ビツト単位で書込んでいては処理速度が遅く
なる。即ち一般に前記画像メモリはラスタ走査に
より図形を書込み又は読出しする一次元メモリが
用いられる為、横方向の線及び面に対しては語単
位又はバイト単位で書込み又は読出しすれば処理
速度が向上する。しかし図形では斜線が多く、語
単位やバイト単位では処理出来ず総てビツト単位
で書込み又は読出しをしている。従つて面で処理
すべき塗りつぶし等の処理は効率が低下する欠点
がある。(b) Prior Art and Problems In a graphic processing device that has an image memory for storing figures to be displayed or printed and a means for drawing figures in the image memory, conventionally, when writing figures to the image memory, a bit is used. If the figure is written in units and requires processing such as filling, unlike figures with many diagonal lines, the object to be written is a surface, so writing in bits will slow down the processing speed. That is, since the image memory is generally a one-dimensional memory in which figures are written or read by raster scanning, processing speed can be improved by writing or reading horizontal lines and planes in units of words or bytes. However, graphics have many diagonal lines, and cannot be processed in units of words or bytes, so all data is written or read in units of bits. Therefore, processing such as filling, which should be performed on a surface, has the disadvantage of lowering efficiency.
(c) 発明の目的
本発明の目的は上記欠点を除く為、一ビツト単
位及び複数ビツト単位にアクセス可能な画像メモ
リに格納された図形に対して同時に複数ビツトを
書込むことで図形塗りつぶし処理等を行う場合
に、図形の書込みを図形を表す線分が格納された
画像メモリ上でメモリ境界(語単位又はバイト単
位でアクセスするメモリ上の境界)外に書込まれ
る部分はビツト単位で書込み、メモリ境界内に書
込まれる部分は語単位又はバイト単位で書込むこ
とにより、図形塗りつぶし処理等の速度の向上を
計る画像メモリ書込み回路を提供することにあ
る。(c) Object of the invention In order to eliminate the above-mentioned drawbacks, the object of the present invention is to perform figure filling processing, etc. by simultaneously writing multiple bits to a figure stored in an image memory that can be accessed in units of one bit and in units of multiple bits. When writing a figure, the part written outside the memory boundary (the boundary on the memory accessed in word units or byte units) on the image memory where the line segment representing the figure is stored is written in bit units, The object of the present invention is to provide an image memory writing circuit that improves the speed of graphic filling processing by writing the portion written within the memory boundary in word units or byte units.
(d) 発明の構成
1ビツト単位の書込み処理およびあらかじめ定
められたアドレス境界内の全ビツトについての同
時書込み処理が可能な画像メモリに対して図形デ
ータの書込み処理を行う画像メモリ書込み回路で
あつて、該画像メモリへ1ビツト単位で書込みを
行う1ビツト単位書込み回路と、該画像メモリへ
あらかじめ定められたアドレス境界内の全ビツト
について同時に書込みを行う複数ビツト単位書込
み回路と、書込み対象の図形データの部分領域
が、画像メモリのあらかじめ定められたアドレス
境界内の全ビツト部分を満たしているか否かを判
定する手段と、該判定手段の判定結果に基づいて
前記1ビツト単位書込み回路と前記複数ビツト単
位書込み回路を選択的に動作させる切替回路とを
備え、前記部分領域が、画像メモリのあらかじめ
定められたアドレス境界内の全ビツト部分を満た
している場合は、前記複数ビツト単位書込み回路
により同時に書込み、前記部分領域が、画像メモ
リのあらかじめ定められたアドレス境界内の全ビ
ツト部分を満たしていない場合は、前記1ビツト
単位書込み回路により1ビツト単位の書込みを行
うようにしたものである。(d) Structure of the Invention An image memory writing circuit that performs writing processing of graphic data to an image memory capable of writing processing in units of 1 bit and simultaneous writing processing for all bits within a predetermined address boundary. , a 1-bit unit write circuit that writes to the image memory in 1-bit units, a multiple-bit unit write circuit that simultaneously writes all bits within a predetermined address boundary to the image memory, and graphic data to be written. means for determining whether or not the partial area satisfies all bits within a predetermined address boundary of the image memory; a switching circuit for selectively operating a unit write circuit, and when the partial area fills all bits within a predetermined address boundary of the image memory, writing is performed simultaneously by the plurality of bit unit write circuits. If the partial area does not fill all the bits within a predetermined address boundary of the image memory, the 1-bit unit write circuit writes in 1-bit units.
(e) 発明の実施例
第1図は本発明の原理を説明する図である。画
像メモリ1に三角形のイメージデータ2が格納さ
れるものとする。画像メモリ1のa,b,cで示
す点線の範囲はメモリ境界の範囲で例えば語単位
ならば16ビツトの間隔を持つ。今ラスタ走査線3
がイメージデータ2を走査中であるとすると、イ
メージデータ2の始点fから画像メモリ1のメモ
リ境界gに達する迄の間、即ちaで示す範囲に含
まれるイメージデータ2のデータ量は1語分無い
為、1ビツトづつ書込むこととなる。メモリ境界
に達した後、即ちbで示す範囲は総て語単位で書
込む。cで示す範囲に入ると又イメージデータ2
のデータ量は1語分に満たない為ビツト単位で書
込むこととなる。上記の如き動作をイメージデー
タ2のd点よりe点迄繰り返すことにより、イメ
ージデータ2を総て塗りつぶすことが出来る。塗
りつぶしには総て“1”を書込む場合と奇遇ごと
に“1”“0”を書込む等の処理がある。(e) Embodiments of the invention FIG. 1 is a diagram illustrating the principle of the invention. It is assumed that triangular image data 2 is stored in the image memory 1. The dotted line ranges a, b, and c of the image memory 1 are memory boundary ranges, and have, for example, 16-bit intervals in word units. Now raster scan line 3
is scanning image data 2, the amount of data of image data 2 included in the range indicated by a, from the starting point f of image data 2 until it reaches the memory boundary g of image memory 1, is one word. Since it is not available, it is necessary to write one bit at a time. After reaching the memory boundary, that is, the range indicated by b is written in word units. When it enters the range shown by c, image data 2
Since the amount of data is less than one word, it must be written in bits. By repeating the above operations from point d to point e of image data 2, it is possible to completely fill in image data 2. Filling includes processing such as writing "1" for all cases and writing "1" and "0" for every chance occurrence.
第2図は本発明の一実施例を示す回路のブロツ
ク図である。マイクロプロセツサ5からカウンタ
6にはイメージデータ2を走査する各ラスタ走査
線毎に第1図fで示す始点アドレスがセツトさ
れ、カウンタ7には該始点アドレスの下位4ビツ
トがセツトされる。そしてカウンタ6にセツトさ
れた該始点アドレスは画像メモリ1にイメージデ
ータ2の書込み開始アドレスとして送出される。
カウンタ7にセツトされた前記始点アドレスの下
位4ビツトはメモリ境界を検出するために用いら
れる。マイクロプロセツサ5はイメージデータ2
のメモリ境界から始点迄のビツト数を計算して下
位4ビツトをセツトする為、データを1ビツト書
込む毎にカウンタ7の数値を加算すれば該カウン
タ7の値が総て“1”となつた時、アドレスが画
像メモリ1の第1図gで示すメモリ境界に達した
ことを示す。カウンタ7は計数値が総て“1”に
なると、キヤリー信号をフリツプフロツプ12に
送出する。従つてフリツプフロツプ12は前記キ
ヤリー信号でセツトされる。 FIG. 2 is a block diagram of a circuit showing one embodiment of the present invention. The microprocessor 5 sets the starting point address shown in FIG. The start point address set in the counter 6 is then sent to the image memory 1 as the write start address of the image data 2.
The lower four bits of the starting point address set in the counter 7 are used to detect memory boundaries. Microprocessor 5 processes image data 2
To calculate the number of bits from the memory boundary to the start point and set the lower 4 bits, if you add the value of counter 7 every time you write 1 bit of data, the value of counter 7 will all be "1". 1, it indicates that the address has reached the memory boundary of the image memory 1 shown in FIG. The counter 7 sends a carry signal to the flip-flop 12 when all the counted values become "1". Therefore, flip-flop 12 is set by the carry signal.
マイクロプロセツサ5は画像メモリ1に書込む
データをビツト単位書込み回路14と語単位書込
み回路15に送出する。ビツト単位書込み回路1
4はフリツプフロツプ12がセツトされる迄は
NOT回路13の出力が“1”の為、前記マイク
ロプロセツサ5から指示された書込みデータを画
像メモリ1に1ビツトづつ送出し、画像メモリ1
の書込み開始アドレスから順次1ビツトづつ書込
む。語単位書込み回路15はフリツプフロツプ1
2の出力が“0”のため動作しない。前記の如く
フリツプフロツプ12がセツトされるとNOT回
路13の出力は“0”となるためビツト単位書込
み回路14は動作を停止し、語単位書込み回路1
5が前記マイクロプロセツサ5から送られた書込
みデータを1語つづ画像メモリ1に送出し、ビツ
ト単位書込み回路14が書込んだデータの続きに
語単位で順次書込みデータを書込む。 The microprocessor 5 sends data to be written into the image memory 1 to a bit unit write circuit 14 and a word unit write circuit 15. Bit unit write circuit 1
4 until flip-flop 12 is set.
Since the output of the NOT circuit 13 is "1", the write data instructed by the microprocessor 5 is sent to the image memory 1 one bit at a time, and
One bit at a time is written sequentially from the write start address. The word unit write circuit 15 is a flip-flop 1.
It does not work because the output of 2 is “0”. When the flip-flop 12 is set as described above, the output of the NOT circuit 13 becomes "0", so the bit unit write circuit 14 stops operating, and the word unit write circuit 1
5 sends the write data sent from the microprocessor 5 to the image memory 1 word by word, and the bit unit write circuit 14 sequentially writes the write data word by word following the written data.
マイクロプロセツサ5は第1図gで示す如き各
ラスタ走査線の画像メモリ1の最初に遭遇するメ
モリ境界から、各ラスタ走査線のイメージデータ
2の第1図hで示す如き終点迄の長さ、即ちgか
らhまでの長さを、カウンタ8と9に分けてセツ
トする。カウンタ8には下位4ビツトを除く上位
ビツトを、カウンタ9には前記下位4ビツトを
夫々セツトする。カウンタ8は各ラスタ走査線が
語単位で画像メモリ1に書込める範囲を検出する
のに用いられる。カウンタ8は語単位書込み回路
15が一語書込む毎に減算する。カウンタ8の値
が総て“0”となるとOR回路10の出力は
“0”となるためNOT回路11の出力は“1”と
なりフリツプフロツプ12をリセツトする。従つ
て語単位書込み回路15は停止し、NOT回路1
3の出力が“1”となるため、ビツト単位書込み
回路14が動作可能となり、1ビツト単位で書込
みデータを画像メモリ1の語単位書込み回路15
が書込んだデータに続いて書込む。カウンタ9は
書込みデータが1ビツト書込まれる毎に減算す
る。マイクロプロセツサ5はカウンタ9が総て
“0”となると一ラスタ走査線上のデータ書込み
が完了したと判定して次の動作に入る。 The microprocessor 5 calculates the length from the first encountered memory boundary of the image memory 1 of each raster scan line, as shown in FIG. 1g, to the end point of the image data 2 of each raster scan line, as shown in FIG. 1h. , that is, the length from g to h is divided into counters 8 and 9 and set. The upper bits excluding the lower 4 bits are set in the counter 8, and the lower 4 bits are set in the counter 9. The counter 8 is used to detect the range in which each raster scanning line can be written into the image memory 1 word by word. The counter 8 is decremented each time the word unit write circuit 15 writes one word. When all the values of the counter 8 become "0", the output of the OR circuit 10 becomes "0", and therefore the output of the NOT circuit 11 becomes "1" and resets the flip-flop 12. Therefore, the word unit write circuit 15 stops and the NOT circuit 1
3 becomes "1", the bit-by-bit write circuit 14 becomes operational, and writes the write data in 1-bit units to the word-by-word write circuit 15 of the image memory 1.
Write following the data written by. The counter 9 decrements every time one bit of write data is written. When the counter 9 becomes all "0", the microprocessor 5 determines that data writing on one raster scanning line is completed and starts the next operation.
(f) 発明の効果
以上説明した如く本発明はビツト単位の書込み
と複数単位の書込みとを切り替えて行う為、図形
の塗りつぶし等の処理を高速に実施することが出
来る。(f) Effects of the Invention As explained above, the present invention switches between bit-by-bit writing and plural-byte writing, so that processing such as filling in figures can be performed at high speed.
第1図は本発明の原理を説明する図、第2図は
本発明の一実施例を示す回路のブロツク図であ
る。
1は画像メモリ、5はマイクロプロセツサ、
6,7,8,9はカウンタ、12はフリツプフロ
ツプ、14はビツト単位書込み回路、15は語単
位書込み回路である。
FIG. 1 is a diagram for explaining the principle of the present invention, and FIG. 2 is a block diagram of a circuit showing an embodiment of the present invention. 1 is an image memory, 5 is a microprocessor,
6, 7, 8, and 9 are counters, 12 is a flip-flop, 14 is a bit unit write circuit, and 15 is a word unit write circuit.
Claims (1)
定められたアドレス境界内の全ビツトについての
同時書込み処理が可能な画像メモリに対して図形
データの書込み処理を行う画像メモリ書込み回路
であつて、 該画像メモリへ1ビツト単位で書込みを行う1
ビツト単位書込み回路と、 該画像メモリへあらかじめ定められたアドレス
境界内の全ビツトについて同時に書込みを行う複
数ビツト単位書込み回路と、 書込み対象の図形データの部分領域が、画像メ
モリのあらかじめ定められたアドレス境界内の全
ビツト部分を満たしているか否かを判定する手段
と、 該判定手段の判定結果に基づいて前記1ビツト
単位書込み回路と前記複数ビツト単位書込み回路
を選択的に動作させる切替回路とを備え、 前記部分領域が、画像メモリのあらかじめ定め
られたアドレス境界内の全ビツト部分を満たして
いる場合は、前記複数ビツト単位書込み回路によ
り同時に書込み、 前記部分領域が、画像メモリのあらかじめ定め
られたアドレス境界内の全ビツト部分を満たして
いない場合は、前記1ビツト単位書込み回路によ
り1ビツト単位の書込みを行うことを特徴とする
画像メモリ書込み回路。[Scope of Claims] 1. An image memory writing circuit that performs writing processing of graphic data to an image memory capable of writing processing in units of 1 bit and simultaneous writing processing for all bits within a predetermined address boundary. Then, write to the image memory in units of 1 bit.
a bit-by-bit write circuit; a multiple-bit-by-bit write circuit for simultaneously writing all bits within a predetermined address boundary to the image memory; means for determining whether or not all bits within the boundary are filled; and a switching circuit for selectively operating the 1-bit unit write circuit and the plurality of bit unit write circuits based on the determination result of the determination means. Preparation: If the partial area fills all bits within a predetermined address boundary of the image memory, writing is performed simultaneously by the plurality of bit unit write circuits, and the partial area fills a predetermined address boundary of the image memory. An image memory write circuit characterized in that when all bits within an address boundary are not filled, the 1-bit unit write circuit performs writing in 1-bit units.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138272A JPS6029788A (en) | 1983-07-28 | 1983-07-28 | Image memory writing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138272A JPS6029788A (en) | 1983-07-28 | 1983-07-28 | Image memory writing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6029788A JPS6029788A (en) | 1985-02-15 |
| JPH0219467B2 true JPH0219467B2 (en) | 1990-05-01 |
Family
ID=15218039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138272A Granted JPS6029788A (en) | 1983-07-28 | 1983-07-28 | Image memory writing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029788A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130188A (en) * | 1987-11-16 | 1989-05-23 | Yokogawa Electric Corp | Waveform display device |
| US6557671B1 (en) | 2000-03-20 | 2003-05-06 | Shimano, Inc. | Cable disc brake |
| US6520297B1 (en) | 2000-04-06 | 2003-02-18 | Avid, L.L.C. | Cable feed for a mechanical ball bearing disc brake |
-
1983
- 1983-07-28 JP JP58138272A patent/JPS6029788A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6029788A (en) | 1985-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849747A (en) | Display data transfer control apparatus applicable for display unit | |
| US4797809A (en) | Direct memory access device for multidimensional data transfers | |
| GB2174277A (en) | Method and system for displaying multiple images on a display screen | |
| JPH0219467B2 (en) | ||
| US4757462A (en) | Signal processing apparatus | |
| US5062142A (en) | Data processor producing a medial axis representation of an extended region | |
| US4500928A (en) | Storage apparatus for video data | |
| US5949442A (en) | Display device in which display information is smoothly scrolled | |
| JP2002050172A (en) | Fifo control circuit | |
| JPS6067990A (en) | Picture information processor having density converting function | |
| JPH0241694Y2 (en) | ||
| JPH0611552B2 (en) | Printer controller | |
| JPS63251864A (en) | Display device | |
| JPS63260263A (en) | Image processing device | |
| JPS5851269B2 (en) | display device | |
| SU378832A1 (en) | DEVICE INPUT INFORMATION | |
| JP2526042Y2 (en) | Memory / register control circuit | |
| EP0161319A1 (en) | Apparatus for controlling writing and reading in relation to graphic memory | |
| JPH03133672A (en) | Image forming device | |
| JPH0516452A (en) | Printer | |
| JPH04163677A (en) | Straight line plotter | |
| JPH0432978A (en) | Image processing device | |
| JPS62262191A (en) | Drawing system for closed area of display device | |
| JPS596043A (en) | Ultrasonic diagnostic apparatus | |
| JPS62211687A (en) | Display control circuit |