JPH021946Y2 - - Google Patents
Info
- Publication number
- JPH021946Y2 JPH021946Y2 JP17735682U JP17735682U JPH021946Y2 JP H021946 Y2 JPH021946 Y2 JP H021946Y2 JP 17735682 U JP17735682 U JP 17735682U JP 17735682 U JP17735682 U JP 17735682U JP H021946 Y2 JPH021946 Y2 JP H021946Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- peak value
- detection circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000000284 extract Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000004044 response Effects 0.000 description 9
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
本考案は、その内部帰還回路に含まれるピーク
値検出回路の電圧ホールド特性と応答特性を共に
向上させた信号振幅調整回路に関する。
値検出回路の電圧ホールド特性と応答特性を共に
向上させた信号振幅調整回路に関する。
光伝送システムにおいては、光伝送ケーブルの
長さに長短があるため、受信側の信号レベルは大
きく変化しその変化の程度は40dB程度にもなる。
どのような振幅の信号が受信されても常に正確な
情報信号を拾い出すため、信号識別器に入力する
前に信号を一定の振幅に調整する信号振幅調整回
路が用いられる。該信号振幅調整回路は、入力信
号が小さい場合には増幅し大きい場合には減衰さ
せる。ピーク値検出回路は、この信号振幅調整回
路の一部として用いられるものである。
長さに長短があるため、受信側の信号レベルは大
きく変化しその変化の程度は40dB程度にもなる。
どのような振幅の信号が受信されても常に正確な
情報信号を拾い出すため、信号識別器に入力する
前に信号を一定の振幅に調整する信号振幅調整回
路が用いられる。該信号振幅調整回路は、入力信
号が小さい場合には増幅し大きい場合には減衰さ
せる。ピーク値検出回路は、この信号振幅調整回
路の一部として用いられるものである。
第1図は、信号振幅調整回路の従来例を示す電
気的構成図である。図において、1は入力信号
Einを受ける可変ゲイン増幅器、2は該増幅器の
出力のピーク値を検出するピーク値検出回路、3
は該検出回路の出力と基準電圧Es1との差分に応
じた制御信号を可変ゲイン増幅器1に与える誤差
増幅器である。4は可変ゲイン増幅器1の出力と
基準電圧Es2とを比較して信号成分のみを取出す
信号識別器である。該信号識別器出力Eoが信号
振幅調整回路の出力となり、図に示すように例え
ば0〜5Vのパルスで出力される。入力信号Einの
振幅が不規則であつても、その出力からは0〜
5Vに正規化されたパルス出力が得られる。
気的構成図である。図において、1は入力信号
Einを受ける可変ゲイン増幅器、2は該増幅器の
出力のピーク値を検出するピーク値検出回路、3
は該検出回路の出力と基準電圧Es1との差分に応
じた制御信号を可変ゲイン増幅器1に与える誤差
増幅器である。4は可変ゲイン増幅器1の出力と
基準電圧Es2とを比較して信号成分のみを取出す
信号識別器である。該信号識別器出力Eoが信号
振幅調整回路の出力となり、図に示すように例え
ば0〜5Vのパルスで出力される。入力信号Einの
振幅が不規則であつても、その出力からは0〜
5Vに正規化されたパルス出力が得られる。
上述したような安定した出力を得るため、信号
識別器入力段で入力信号Einが一定の振幅レベル
に調整されていなければならない。可変ゲイン増
幅器1、ピーク値検出回路2及び誤差増幅器3と
で構成されるループ回路が自動利得制御回路を構
成し、信号識別器4に入力される信号レベルを一
定に保つ。該信号レベルの最大値は、誤差増幅器
3に入力される基準電圧Es1で決定される。
識別器入力段で入力信号Einが一定の振幅レベル
に調整されていなければならない。可変ゲイン増
幅器1、ピーク値検出回路2及び誤差増幅器3と
で構成されるループ回路が自動利得制御回路を構
成し、信号識別器4に入力される信号レベルを一
定に保つ。該信号レベルの最大値は、誤差増幅器
3に入力される基準電圧Es1で決定される。
第2図は、ピーク値検出回路2の一例を示す電
気的構成図である。ダイオードD、キヤパシタC
及び抵抗Rとで所謂ピーク値整流回路をなしてい
る。第3図は、該ピーク値検出回路の動作波形を
示す図である。P1は入力パルス信号、P2は出力
信号をそれぞれ示している。第4図は、ピーク値
検出回路を用いた信号振幅調整回路の他の実施例
を示す電気的構成図である。第1図と同一のもの
は同一の番号を付して示す。図に示す回路は、入
力信号のピーク値に対して信号識別器4のスレツ
シヨルドレベルが一定の割合になるようにするも
ので自動しきい値制御と呼ばれているものであ
る。
気的構成図である。ダイオードD、キヤパシタC
及び抵抗Rとで所謂ピーク値整流回路をなしてい
る。第3図は、該ピーク値検出回路の動作波形を
示す図である。P1は入力パルス信号、P2は出力
信号をそれぞれ示している。第4図は、ピーク値
検出回路を用いた信号振幅調整回路の他の実施例
を示す電気的構成図である。第1図と同一のもの
は同一の番号を付して示す。図に示す回路は、入
力信号のピーク値に対して信号識別器4のスレツ
シヨルドレベルが一定の割合になるようにするも
ので自動しきい値制御と呼ばれているものであ
る。
このような信号振幅調整回路に用いられるピー
ク値検出回路(第2図参照)は、ピーク値の保持
特性と、ピーク値変動に対する応答特性とが両立
しない。第5図はピーク値検出回路の特性を示す
図である。イは抵抗RとキヤパシタCの放電時定
数が大きい場合を、ロは小さい場合をそれぞれ示
している。何れも実線は入力波形を、破線は出力
波形を示す。時定数を大きくすると、ピーク値の
保持特性はよいがピーク値が大→小へ変化したと
きの応答特性が悪い。逆に時定数を小さくして応
答特性の改善を図るとピーク値保持特性が悪くな
る。このような特性を有するピーク値検出回路を
入力回路部に有する信号振幅調整回路の特性もま
た、ピーク値検出回路のそれに左右される。即
ち、ピーク値検出回路の時定数を大きくすれば、
信号識別器4は正確に信号成分を取出すことがで
きるが応答特性が悪くなり、時定数を小さくすれ
ば応答特性が向上するが信号成分を正確に取出す
ことができなくなる。
ク値検出回路(第2図参照)は、ピーク値の保持
特性と、ピーク値変動に対する応答特性とが両立
しない。第5図はピーク値検出回路の特性を示す
図である。イは抵抗RとキヤパシタCの放電時定
数が大きい場合を、ロは小さい場合をそれぞれ示
している。何れも実線は入力波形を、破線は出力
波形を示す。時定数を大きくすると、ピーク値の
保持特性はよいがピーク値が大→小へ変化したと
きの応答特性が悪い。逆に時定数を小さくして応
答特性の改善を図るとピーク値保持特性が悪くな
る。このような特性を有するピーク値検出回路を
入力回路部に有する信号振幅調整回路の特性もま
た、ピーク値検出回路のそれに左右される。即
ち、ピーク値検出回路の時定数を大きくすれば、
信号識別器4は正確に信号成分を取出すことがで
きるが応答特性が悪くなり、時定数を小さくすれ
ば応答特性が向上するが信号成分を正確に取出す
ことができなくなる。
本考案は、このような点に鑑みてなされたもの
であつて、ピーク値検出回路の一部をなすキヤパ
シタの両端を短絡するための高速スイツチング素
子を設けて該スイツチング素子を制御信号でオン
オフ制御するようにして、ピーク電圧の保持特性
と信号変化に対する応答特性を併せ持つ信号振幅
調整回路を実現したものである。
であつて、ピーク値検出回路の一部をなすキヤパ
シタの両端を短絡するための高速スイツチング素
子を設けて該スイツチング素子を制御信号でオン
オフ制御するようにして、ピーク電圧の保持特性
と信号変化に対する応答特性を併せ持つ信号振幅
調整回路を実現したものである。
以下、図面を参照して本考案を詳細に説明す
る。
る。
第6図は本考案の一実施例を示す電気的構成
図、第7図は本考案の他の実施例を示す電気的構
成図である。第6図は第1図の、第7図は第4図
のそれぞれ改良である。先ず、第6図の実施例に
ついて説明する。図において、第1図と同一のも
のは同一の番号を付して示す。Qは、キヤパシタ
Cの両端にコレクタとエミツタが接続されたトラ
ンジスタ、10は信号識別器4の出力を受けて該
識別器の無信号状態が一定時間以上続くとトラン
ジスタQをオンにする信号を出力する無信号状態
検出回路である。このように構成された回路の動
作を説明すれば、以下のとおりである。
図、第7図は本考案の他の実施例を示す電気的構
成図である。第6図は第1図の、第7図は第4図
のそれぞれ改良である。先ず、第6図の実施例に
ついて説明する。図において、第1図と同一のも
のは同一の番号を付して示す。Qは、キヤパシタ
Cの両端にコレクタとエミツタが接続されたトラ
ンジスタ、10は信号識別器4の出力を受けて該
識別器の無信号状態が一定時間以上続くとトラン
ジスタQをオンにする信号を出力する無信号状態
検出回路である。このように構成された回路の動
作を説明すれば、以下のとおりである。
第8図は、第6図に示す回路の各部の動作波形
を示す。実線は入力波形、破線はピーク値検出回
路出力波形を示す。今、入力信号がイに示すよう
に大→小と変化したとき、ピーク値検出回路2の
出力は放電時定数で決まる時間変化でゆつくり下
がり始める。ピーク値検出器出力がハイレベルに
維持されている結果、変化後の小振幅パルスに信
号識別器4が応答することができないため、その
出力はロに示すように無信号状態となる。無信号
状態検出回路10は、この無信号状態を検出し一
定時間T経過しても該無信号状態が治癒されない
場合、ハに示すようなオン信号をトランジスタQ
に与えて該トランジスタをオンにする。トランジ
スタQがオンになると、キヤパシタCに蓄積され
た電荷は急激に放電し、小振幅の信号に対して応
答できるようになるので信号識別器4はロに示す
ように再び信号を取出すことができるようにな
る。イの破線波形のうち、f1は本考案回路の出力
波形をf2は従来回路の出力波形をそれぞれ示す。
以上第6図について説明したが、第7図に示す回
路についてもトランジスタQをオンさせて強制放
電させるという原理は同じであるので、説明は省
略する。本考案によれば、放電時定数を大きくし
ても応答性がそこなわれない。従つて、ピーク電
圧の保持特性を維持しつつ応答特性を改善するこ
とができる。上述の説明では、高速スイツチング
素子としてトランジスタを用いた場合を例にとつ
たが、これに限る必要はなく他のスイツチング素
子例えばFET等を用いてもよい。
を示す。実線は入力波形、破線はピーク値検出回
路出力波形を示す。今、入力信号がイに示すよう
に大→小と変化したとき、ピーク値検出回路2の
出力は放電時定数で決まる時間変化でゆつくり下
がり始める。ピーク値検出器出力がハイレベルに
維持されている結果、変化後の小振幅パルスに信
号識別器4が応答することができないため、その
出力はロに示すように無信号状態となる。無信号
状態検出回路10は、この無信号状態を検出し一
定時間T経過しても該無信号状態が治癒されない
場合、ハに示すようなオン信号をトランジスタQ
に与えて該トランジスタをオンにする。トランジ
スタQがオンになると、キヤパシタCに蓄積され
た電荷は急激に放電し、小振幅の信号に対して応
答できるようになるので信号識別器4はロに示す
ように再び信号を取出すことができるようにな
る。イの破線波形のうち、f1は本考案回路の出力
波形をf2は従来回路の出力波形をそれぞれ示す。
以上第6図について説明したが、第7図に示す回
路についてもトランジスタQをオンさせて強制放
電させるという原理は同じであるので、説明は省
略する。本考案によれば、放電時定数を大きくし
ても応答性がそこなわれない。従つて、ピーク電
圧の保持特性を維持しつつ応答特性を改善するこ
とができる。上述の説明では、高速スイツチング
素子としてトランジスタを用いた場合を例にとつ
たが、これに限る必要はなく他のスイツチング素
子例えばFET等を用いてもよい。
以上詳細に説明したように、本考案によればピ
ーク値検出回路の一部をなすキヤパシタの両端を
短絡するための高速スイツチング素子を設けて該
スイツチング素子を制御信号でオンオフ制御する
ようにして、ピーク電圧の保持特性と信号変化に
対する応答特性を併せ持つ信号振幅調整回路を実
現することができる。
ーク値検出回路の一部をなすキヤパシタの両端を
短絡するための高速スイツチング素子を設けて該
スイツチング素子を制御信号でオンオフ制御する
ようにして、ピーク電圧の保持特性と信号変化に
対する応答特性を併せ持つ信号振幅調整回路を実
現することができる。
第1図、第4図は従来例を示す電気的構成図、
第2図はピーク値検出回路の一例を示す電気的構
成図、第3図はその入出力波形を示す図、第5図
は放電特性を示す図、第6図は本考案の一実施例
を示す電気的構成図、第7図は本考案の他の実施
例を示す電気的構成図、第8図は各部の動作波形
を示す図である。 1……可変ゲイン増幅器、2……ピーク値検出
回路、3……誤差増幅器、4……信号識別器、1
0……無信号状態検出回路、Es1,Es2……基準電
圧、D……ダイオード、C……キヤパシタ、R…
…抵抗、Q……トランジスタ。
第2図はピーク値検出回路の一例を示す電気的構
成図、第3図はその入出力波形を示す図、第5図
は放電特性を示す図、第6図は本考案の一実施例
を示す電気的構成図、第7図は本考案の他の実施
例を示す電気的構成図、第8図は各部の動作波形
を示す図である。 1……可変ゲイン増幅器、2……ピーク値検出
回路、3……誤差増幅器、4……信号識別器、1
0……無信号状態検出回路、Es1,Es2……基準電
圧、D……ダイオード、C……キヤパシタ、R…
…抵抗、Q……トランジスタ。
Claims (1)
- 入力信号のピーク値を検出するピーク値検出回
路をその内部に含み入力信号の振幅を調整する入
力回路部と、該入力回路部の出力を受けて信号成
分を取出す出力回路部とにより構成された信号振
幅調整回路において、出力回路部の無信号状態を
検出する無信号状態検出回路と、前記ピーク値検
出回路の一部をなすキヤパシタの両端に接続され
前記無信号状態検出回路の出力でキヤパシタ両端
を短絡するように構成された高速スイツチング素
子とを具備したことを特徴とする信号振幅調整回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17735682U JPS5981121U (ja) | 1982-11-24 | 1982-11-24 | 信号振幅調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17735682U JPS5981121U (ja) | 1982-11-24 | 1982-11-24 | 信号振幅調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5981121U JPS5981121U (ja) | 1984-06-01 |
| JPH021946Y2 true JPH021946Y2 (ja) | 1990-01-18 |
Family
ID=30385330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17735682U Granted JPS5981121U (ja) | 1982-11-24 | 1982-11-24 | 信号振幅調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5981121U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI573077B (zh) * | 2015-03-27 | 2017-03-01 | 凌通科技股份有限公司 | 電子印刷品的自動頁面檢測方法以及使用其之電子印刷品 |
-
1982
- 1982-11-24 JP JP17735682U patent/JPS5981121U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5981121U (ja) | 1984-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430765A (en) | Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier | |
| US4363977A (en) | Device for discriminating between two values of a signal with DC offset compensation | |
| US4479052A (en) | Avalanche photo-diode bias circuit | |
| JPH021946Y2 (ja) | ||
| US4142110A (en) | Circuit to eliminate DC bias | |
| JPS6127714B2 (ja) | ||
| US4642453A (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
| US6215334B1 (en) | Analog signal processing circuit with noise immunity and reduced delay | |
| US4795919A (en) | Zero signal state detecting circuit | |
| JPH06338746A (ja) | オーディオ機器のagc回路 | |
| US3980816A (en) | A.G.C. circuit for a video signal | |
| US3983417A (en) | RF level sensing circuit | |
| JPS6325738B2 (ja) | ||
| US5254881A (en) | Master-slave peak detector | |
| JP2751229B2 (ja) | Apdバイアス電圧制御回路 | |
| JPH0697738B2 (ja) | ロ−レベルクランプ回路 | |
| JPH079450Y2 (ja) | 光受信回路 | |
| JPH0134488B2 (ja) | ||
| JPH039380Y2 (ja) | ||
| JPS6363208A (ja) | Am受信機 | |
| JPH0141047B2 (ja) | ||
| EP0782263A1 (en) | Edge detector with hysteresis | |
| JPH0218601Y2 (ja) | ||
| JPH0349076B2 (ja) | ||
| KR900007013Y1 (ko) | 광범위 증폭율 조정회로 |