JPH02194767A - パターン入力／出力機の走査同期制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、プリント配線パターンなどが描かれた原稿を
光ビームで線順次に走査してパターンを読み取るパター
ン入力機、あるいは前記パターン入力装置やＣＡＤなど
で作成されたパターンデータを所望のデータに変換し、
このデータによって光ビームをＯＮ１０　Ｆ　Ｆ制御し
つつ、感光材料を線順次に走査してパターンを焼き付け
るパターン出力機に係り、特に、これらの入力／出力機
における光ビームの走査である主走査と、副走査との同
期がずれた場合に、これらを再同期させる技術に関する
。

〈従来の技術〉 以下に、パターン出力機を例に採って、従来の技術を説
明する。

パターン出力機は、大きく分けて、データ作成部、デー
タ変換部および記録部から構成されている。データ作成
部は、描画対象となるパターンのベクトルデータを作成
するユニットである。データ変換部は、前記データ作成
部で作成されたベクトルデータに基づき、そのベクトル
とラスクー（走査線）とが交わる点のデータ（交点デー
タ）を演算し、さらにその交点データをドツトデータに
変換するユニットである。記録部は、データ変換部から
与えられたドツトデータに基づき、光ビームを０Ｎ１０
ＦＦ制Ｍして、感光材料を線順次に走査してパターンを
焼き付けるユニットである。

この種のパターン出力機は、主として描画時間を短縮す
るために、データ変換処理と焼き付けとを次のようにリ
アルタイムで行っている。即ち、データ変換部は、交点
データの書き込みと読み出しを交互に切り換えられる二
つのバッファメモリを備えている。一方のバッファメモ
リに一主走査分の交点データを書き込んでいる間に、他
方のバッファメモリから交点データを読み出して一主走
査分の焼き付けを行う、それが終了すると前記両バッフ
ァメモリの書き込みと読み出しとを切り換えて、データ
の変換処理と焼き付けとを並行して行っている。

〈発明が解決しようとする課題〉 しかしながら、上述した従来装置には次のような問題点
がある。

近年のプリント配線パターンの高密度化などにより、焼
き付は対象となるパターンに、複雑なものが多い、その
ため、交点データの数が著しく増加し、ベクトルデータ
から交点データへの変換処理に相当の時間を要し、パタ
ーンの焼き付けに割り当てられたー主走査の時間内に、
データの変換処理が完了してないという事態が生じるこ
ともある。このように焼き付は途中でリアルタイム処理
が実行できなくなると、装置は停止し、それ以後の焼き
付けができなくなる。当然、その感光材料は廃棄されて
、再度、新しい感光材料が使われる。

このとき対策として、ドラムの回転数を落としたり（主
走査の時間を長くする）、露光をするためのマルチビー
ムの本数を減らしたりして、単位時間あたりの露光（処
理）するデータ量を一律に減らし、−主走査の時間内に
データの変換処理が終われるように設定して、焼き付け
が最初から行われる。その結果、必然的に描画時間は長
くなる。

また、焼き付は処理が中断した場合に、中断したところ
から焼き付けを再開させる走査同期方法が堤案されてい
る（米国特許　第４　、７０４　、６９８号ＮＯＶ、３
．１．９８７）。

この走査同期方法を用いた装置は、ポリゴンミラーを利
用した平面走査型のパターン出力機であって、前記ポリ
ゴンミラーの回転に同期して駆動されるステッピングモ
ータを駆動源として、感光材料を副走査送りしている。

この走査同期方法によれば、焼き付けを中断する際には
、１主査期間内のｎ個のクロックパルスによって、一定
速度の副走査送りを次第に減速していって停止させる０
次の主走査期間では、ｎ個のクロックパルスによって通
常の副走査送りとは逆方向に加速して、通常の副走査送
りと逆方向同一速度にし、これをさらに次の主走査期間
の終りまで続ける。そして、−主走査期間内のｎ個のク
ロックパルスによって逆方向の副走査送りを減速して停
止させる。所定の停止期間が過ぎると、主走査の開始点
に合わせて、再びｎ個のクロックパルスによって副走査
送りを通常方向に加速して所定の副走査送り速度にセッ
トする。このような通常方向の副走査送りを、次の主走
査期間の終りまで続ける。そして、次の主走査開始に同
期して、光ビームを走査することによって、焼き付けを
再開している。

しかしながら、このような走査同期方法の場合、次のよ
うな問題点がある。

即ち、副走査送りの減速・停止→逆方向加速→逆方向定
速度移動→減速・停止→順方向加速→順方向定速度移動
→焼き付は再開という各ステップを、主走査周期を一単
位として行うため、副走査送りに再同期をかけて焼き付
けを再開するまでに相当の時間を要する。また、副走査
を二つのゴムローラで感光材料を挟んで搬送しているた
め、主走査との同期（つなぎ合わせ）精度が保ちにくい
。

本発明は、このような事情に鑑みてなされたものであっ
て、原稿の読み取りまたは感光材料への焼き付は処理が
中断した場合に、副走査送りの再同期を速やかに行うこ
とができるパターン入力／出力機の走査同期制御方法お
よびその装置を提供することを目的としている。

〈課題を解決するための手段〉 本発明は、上記目的を達成するために、次のような構成
をとる。

即ち、本発明に係る方法は、主走査送りに関連して原稿
または感光材料を副走査しつつ、前記原稿または感光材
料面を光ビームで線順次に主走査することにより、前記
原稿の読み取りまたは前記感光材料へのパターンの焼き
付けを行うパターン入力機またはパターン出力機におけ
る主走査と副走査との同期がずれた場合の再同期制御方
法であって、 副走査送りの再同期指令に基づき、副走査送りラインに
対して少なくとも一主走査分だけずれた再同期用の新た
な副走査送り制御ラインを設定し、前記再同期用の副走
査送り制御ラインと現在の副走査送り位置との偏位量を
求め、この偏位量が零になるように副走査送り速度を制
御することを特徴としている。

また、本発明に係る装置は、主走査送りに関連して原稿
または感光材料を副走査しつつ、前記原稿または感光材
料面を光ビームで線順次に主走査することにより、前記
原稿の読み取りまたは前記感光材料へのパターンの焼き
付けを行うパターン入力機またはパターン出力機におけ
る主走査と副走査との同期がずれた場合の再同期制御装
置であって・ 主走査送り位置に対応した主走査パルスを出力する主走
査パルス出力手段と、 副走査送り位置に対応した副走査パルスを出力する副走
査パルス出力手段と、 副走査送りラインに係る加・減数と、副走査送りライン
に対し少なくとも一主走査分だけずれた再同期用の副走
査送り制御ラインに係る加・減数とを、それぞれ予め格
納された加・減数格納手段と、 何れかの副走査送りラインを指定する制御信号を与えら
れることに基づき、指定された制御ラインに係る加・減
数を選択し、前記主走査パルスおよび副走査パルスのタ
イミングに応じて、前記選択された加・減数を前記加・
減数格納手段から出力させる加算制御手段と、 前記加・減数格納手段から出力された加・減数を加・減
算することにより、前記指定された制御ラインと現在の
副走査送り位置との偏位量を求める偏位量算出手段と、 前記偏位量に応じた、副走査送り速度の補正量を選択す
る補正量選択手段と、 前記偏位量が零となるように、前記選択された補正量に
より、基準となる副走査送り速度を補正する速度補正手
段と、 を備えたことを特徴としている。

〈作用〉 本発明に係る走査同期制御方法によれば、副走査送りの
再同期指令に基づき、副走査送りラインに対して少なく
とも一主走査分だけずれた再同期用の新たな副走査送り
制御ラインが設定され、この再同期用の副走査送り制御
ラインと、実際の副走査送り位置との偏位量が零になる
ように、副走査送り速度が制御されるので、読み取りま
たは記録中に中断した副走査送りを再起動する際、−主
走査期間内に副走査送り速度を主走査送り速度に同期さ
せることができる。

また、本発明に係る走査同期制御装置の作用は次のとお
りである。

再同期用の副走査送り制御ラインが指定されると、現在
の副走査送りラインに対して少なくとも一主走査分だけ
ずれた再同期用の副走査送りの制御ラインに係る加・減
数が加算制御手段によって選択されて、この加・減数が
加・減数格納手段から出力される。偏位量算出手段は、
前記加・減数を加・減算することによって、再同期用の
副走査送り制御ラインと現在の副走査送り位置との偏位
量を算出する。そして、補正量選択手段によって、前記
算出された偏位量に応じた副走査送り速度の補正量が選
択される。速度補正手段は、偏位量が零となるように、
前記算出された補正量によって、副走査送り速度を補正
する。このようにして、副走査送り速度が主走査送り速
度に同期される。

〈実施例〉 以下、本発明の実施例を図面を参照して説明する。

第」ＪΩ１桝 本実施例は、外周面に感光材料が貼り付けられたドラム
を一定速度で回転（主走査）するとともに、露光ヘッド
を前記ドラムの回転軸に沿って一定速度で副走査送りす
ることにより、光ビームによってドラム表面を螺旋状に
連続的に走査する方式（以下、ｒ連続走査方式１という
）のパターン出力機に本発明を通用した例である。

第１図は、第１実施例の全体構成を示した概略ブロック
図である。

図中、符号１は、描画対象となるパターンのベクトルデ
ータを作成するデータ作成部としてのコンピュータ、２
はコンピュータｌで作成されたベクトルデータを交点デ
ータさらにはドツトデータに変換するデータ変換部であ
る。

データ変換部２は、ベクトルデータから交点データを算
出する交点データ処理回路３、メモリコントローラ４に
よって交点データの書き込み／読み出しが制御されるバ
ッファメモリ５、バッファメモリ５から読み出された交
点データをドツトデータに変換するドツトデータ作成回
路６、ドツトデータに基づき光ビーム制御用の変調信号
を出力する変調器制御回路７を含む、バッファメモリ５
は、−主走査分の交点データを記憶できる記憶容量を備
えた二つのバッファメモリ５ａ、５ｂから構成されてい
る。

符′号１１は、感光材料Ｆが装着されたドラムである。

ドラム１１は、図示しない駆動機構によって一定速度で
回転駆動（主走査）されている、ドラム１１の回転角度
である主走査送り位置は、ロークリエンコーダ１２によ
って検出される。１３は、ドラム１１に向けて光ビーム
を照射する露光ヘッドである。

この露光へラド１３は、図示しない光ビーム発生器、前
記変調器制御回路７から与えられた変調信号に基づいて
光ビームを０Ｎ１０ＦＦする音響光学変調器などを含む
、露光ヘッド１３は、モータ１４によってドラム１１の
軸方向に一定速度で副走査送りされる。露光へラド１３
の副走査送り位置は、リニアスケール１５によって検出
される。

波形整形回路１６は、ロータリエンコーダ１２の２相出
力パルスに基づき、ドラム１１の回転位相に応じたエン
コーダパルスＲＣＷと、ドラム１１の１回転当たり１個
の原点パルスＯＰとを出力する。上述したエンコーダパ
ルスＲＣＷおよび原点パルスＯＰは、本発明における主
走査パルスに相当し、ロータリエンコーダ１２および波
形整形回路１６は、本発明における主走査パルス出力手
段に相当する。

一方、波形整形回路１７は、リニアスケール１５の出力
パルスと前記エンコーダパルスＲＣＷとに基づき、副走
査送り位置に応じたスケールパルスＬＣＷと、副走査送
りの方向に対応した方向識別信号ＤＳとを出力する。描
画クロック作成回路１８は、エンコーダパルスＲＣＷに
基づき、光ビームを０Ｎ１０　Ｆ　Ｆするタイミングに
係る描画クロックＣＬを出力する。上述したスケールパ
ルスＬＣＷおよび方向識別信号ＤＳは、本発明における
副走査パルスに相当し、リニアスケール１５および波形
整形回路１７は、本発明における副走査パルス出力手段
に相当する。

符号１９は、モータ１４を駆動するモータドライバ、２
０は、モータ１４による副走査送りを制御するモータ制
御回路である。モータ制ｉ［回路２０の詳細な構成は第
２図に示されているが、これらの各部については後に詳
しく説明する。

次に、本実施例の動作を、（Ａ）リアルタイム処理が行
われているときの通常動作と、ＣＢ）リアルタイム処理
が出来なくなって副走査送りの中断・再同期が行われる
再同期動作とに分けて説明する。

（Ａ）通常動作 第３図（ａ）〜（切に示した動作タイミング図を参照す
る。

波形整形回路１６は、ドラム１１の１回転当たりに１個
の原点パルスＯＰ（第３図（ａ）参照）を、データ変換
部２のメモリコントローラ４に出力している。メモリコ
ントローラ４は、交点データ処理回路３によって算出さ
れた交点データを、原点パルスＯＰのタイミングに従っ
て、第１バツフアメモリ５ａおよび第２バツフアメモリ
５ｂへ交互に書き込んでいる（第３図（ｄ）参照）、ま
た、メモリコントローラ４は、波形整形回路１６から与
えられたエンコーダパルスＲＣＷに基づき、原点ハルス
ＯＰから一定時間の後に露光（焼き付け）開始タイミン
グを作成している（第３図（ロ）参照）、この露光開始
タイミングに従って、先に書き込みが完了している第１
バツフアメモリ５ａまたは第２バツフアメモリ５ｂの交
点データが交互に読み出されて、ドツトデータ作成回路
６に与えられる（第３図（Ｃ）参照）。

ドツトデータ作成回路６は、バッファメモリ５から読み
出された交点データをドツトデータに変換し、変調器制
御回路７に出力する。変調器制御回路７は、描画クロッ
ク作成回路１８から与えられた描画クロックパルスＣＬ
に同期して、ドツトデータから光ビーム変調信号を作成
する。この変調信号が露光へラド１３に与えられ、光ビ
ームが０Ｎ１０ＦＦＩｌ１１１１されることにより、ド
ラム１１に装着された感光材料Ｆが線順次に走査されて
焼き付けされる。

以上のような光ビームによる露光を正常に行うためには
、露光ヘッド１３の副走査送りがドラム１１による主走
査送りに同期している必要がある。以下、このような副
走査の同期送りを、第２図および第４図を参照して説明
する。第２図は、モータ制御回路２０の構成を示したブ
ロック図、第４図はモータ制御回路２０の各部の動作波
形図である。

副走査送りを制御するモータ制御回路２０は、第２図に
示すように、加算制御手段としての加算制御回路２１；
副走査送り制御」ラインに係る加・減数を格納する加・
減数格納手段としてのレジスタ２２ａ〜２２ｅ；偏位量
算出手段としての加算器２３、ラッチ回路２４、ラッチ
回路２５；補正量選択手段としてのＲＯＭテーブル２６
；速度補正手段としての加算器２７；およびＤ／Ａ変換
器２８が、その順に縦列接続された構成になっている。

加算制御回路２１は、波形整形回路１６から原点パルス
ＯＰおよびエンコーダパルスＲＣＷを、波形整形回路１
７からスケールパルスＬＣＷおよび方向識別信号ＤＳを
、それぞれ与えられることにより、次段のレジスタ２２
ａ〜２２ｅの中から所定のレジスタを選択する。

第４図（ａ）は原点パルスＯＰであり、同図（ｂ）はこ
の原点パルスに同期したエンコーダパルスＲＣＷである
。エンコーダパルスＲＣＷは、ドラム１１の１回転に相
当する一生走査期間あたり、４０，０００個のパルスを
含み、その周期は２．５μｓｅｃに設定されている。一
方、第４図（Ｃ）に示すスケールパルスＬＣＷは、副走
査送りが主走査送りに同期している状態で、−主走査期
間あたり、１．０００個のパルスを含み、そのときの周
期は）００μｓｅｃになる。

したがって、副走査送りが主走査送りに同期している状
態では、エンコーダパルスＲＣＷが４０個出力されるご
とに、スケールパルスＬＣＷが１個出力される。方向識
別信号ＤＳ（図示せず）は、露光へラド１３が順方向に
副走査送りされている通常動作状態の間はｒ）ＩＪレベ
ルであり、副走査送りが逆方向になるとｒＬルベルにな
る。

方向識別信号ＤＳがｒ）ＩＪレベルの状態で、かつ、ス
ケールパルスＬＣＷがｒＨＪレベルの期間中、加算制御
回路２１の出力信号により、レジスタ２２ａが動作状態
になり、正数ｒ＋１１が加算器２３のＡ端子に与えられ
る。初期状態において、加算器２３のＢ端子には「０１
が入力されているので、加算器２３の出力Σ１　（Σ、
−Ａ十Ｂ）はｒ＋１」を出力する。また、加算制御回路
２１は、エンコーダパルスＲＣＷの立下がりに同期した
タイミングで加算パルスＡＰをラッチ回路２４のＴ端子
に与えている。その結果、加算器２３の出力Σ＋　　（
＋１）は、スケールパルスＬＣＷが「Ｈルベルになって
から、最初のエンコーダパルスＲＣＷの立ち下がりタイ
ミング（第４図（ロ）中の〈１〉のタイミング）で、ラ
ッチ回路２４にラッチされる（第４図（ｄ）参照）。

ラッチ回路２４の出力Ｑ、（＋１）は、加算器２３のＢ
＠子に帰還されるので、加算器２３は、Ａ端子に入力し
ているｒ＋ＩＪと、Ｂ端子に入力しているｒ＋１１との
和、即ち、「＋２１を出力する。

この出力Σ＋　　（＋２）が、次のエンコーダパルスＲ
ＣＷの立下がりタイミング〈２〉で、ランチ回路２４に
ラッチされる結果、ラッチ回路２４の出力Ｑはｒ＋２１
になる（第４図（ｄ）参照）。

このようにして、方向識別信号ＤＳおよびスケールパル
スＬＣＷがｒＨＪレベルの期間中に入力されたエンコー
ダパルスＲＣＷによって、ランチ回路２４の出力Ｑ１は
漸次増加していき、３９個目のエンコーダパルスＲＣＷ
の立下がりタイミング＜３９〉テ、ラッ＋　回路２４（
Ｄ出力Ｑ　＋　ハ’　＋　３９Ｊ　ニなる（第４図（ｄ
ｌ参照）。

副走査送りが主走査送りに同期した（所望の速度で同期
していることを示す）状態では、スケールパルスＬＣＷ
が立上がってから４０個目のエンコーダパルスＲＣＷに
同期して、次のスケールパルスＬＣＷが立下がる。加算
制御回路２１は、方向識別（ｔ−４Ｈ）ｓが「Ｈルベル
で、かつ、スケールパルスＬＣＷがｒＬ」レベルになっ
たときに、レジスタ２２ｂを動作状態にする。これによ
り、負数ｒ−３９Ｊが加算器２３のＡ端子に入力される
。このとき、加算器２３のＢ端子にはラッチ回路２４の
出力Ｑ１であるｒ＋３９Ｊが入力されており、これが前
記負数Ｆ−３９Ｊと加算されることにより、加算器２３
の出力Σ１はｒＱｊになる。この出力Σｌ　（０）が、
スケールパルスＬＣＷのｒＬｊレベル期間中のエンコー
ダパルスＲＣＷの立下がりタイミング〈０〉により、ラ
ッチ回路２４にラッチされる結果、ランチ回路２４の出
力Ｑ、が「０」になる（第４図（ｄ）参照）。

以上のようにして、副走査送りが主走査送りに同期して
いる場合、ラッチ回路２４の出力Ｑ、はｒＱＪから「３
９Ｊの数値を出力し、この出力Ｑ。

が次段のラッチ回路２５に与えられる。

加算制御回路２１は、スケールパルスＬＣＷの立上がり
に同期したタイミングで、ラッチ回路２５のＴ端子に更
新パルスＮＰを与えている。その結果、スケールパルス
ＬＣＷの立ち上がり時におけるラッチ回路２４の出力Ｑ
１がラッチ回路２５にラッチされる。副走査送りが主走
査送りに同期している限り、更新パルスＮＰが与えられ
るタイミングにおいて、ラッチ回路２４の出力Ｑ１はｒ
ｏｌであるから（第４図（Ｃ）、　（ｄ）参照）、ラッ
チ回路２５の出力ＱｚもｒＱ３になる（第４図（ｅ）参
照）、換言すれば、ラッチ回路２４の出力Ｑ、がＦｏｘ
であれば、副走査送りは主走査送りに同期しているとい
える。

ＲＯＭテーブル２６は、ラッチ回路２５の出力Ｑ。

をアドレス信号として与えられ、これに応じた副走査送
り速度の補正量を選択して出力する。第５図（ａ）〜（
ｄ）は、ＲＯＭテーブル２６に格納されている、偏位量
に相当するアドレスと、副走査送り速度の補正量との変
換特性の例を示している。最適の変換特性は、後述する
副走査送りの再同期が一主走査期間内に完了するような
ものであり、実験的に求めることができる０本実施例で
は、第５図（ａ）の変換特性を用いて説明する。

上述したように、副走査送りが主走査送りに同期してい
る場合、ラッチ回路２５の出力Ｑ！はｒＱＪであるから
、速度補正量もｒｏｌであり、この速度補正量が加算器
２７のＡ端子に入力される。加算器２７のＢ端子には、
コンピュータｌから副走査送りの基準速度Ｖ　１ｌｔＦ
が与えられている。加算器２７は、Ａ端子に入力された
速度補正量と、Ｂ端子の基準速度Ｖ□、とを加算するこ
とによって、基準速度■、。を補正した指定速度を出力
する。

ここでは、速度補正量はｒＱＪであるから、加算器２７
からは基準速度Ｖ□、が指定速度としてそのまま出力さ
れる。この指定速度（デジタル値）が、Ｄ／Ａ変換器２
８でアナログ信号に変換された後、第１図のモータドラ
イバ１９に与えられることにより、露光ヘッド１３が基
準速度Ｖ□、で副走査送りされる。

次に、主走査送りと副走査送りとの同期がずれた場合の
動作を説明する。

副走査送りが主走査送りに対して相対的に速（なったた
めに、例えば第４図（Ｃ）に鎖線で示すように、エンコ
ーダパルスＲＣＷが３８個出力されたときに、スケール
パルスＬＣＷが出力された場合を考える。

このとき、ランチ回路２４の出力Ｑ、はｒ＋３７Ｊの状
態である。スケールパルスＬＣＷｆＪ＜ｒＬＪレベルに
なることにより、レジスタ２２ｂから負数ｒ−３９Ｊが
加算器２３のＡ端子に与えられ、このときのＢ端子入力
ｒ＋３７Ｊと加算される結果、第４図（ｄ）に鎖線で示
すように、加算器２３の出力Σ、は「−２１となる。こ
の出力Ｑ、が、更新パルスＮＰによってラッチ回路２５
にラッチされることにより、第４図（ｅ）に鎖線で示す
ように、ラッチ回路２５の出力Ｑ８はｔ−２１になる。

このような状態が続くと、スケールパルスＬＣＷが入力
されるごとに、加算器２３の出力Σ１がｒ−２１ずつ累
積されて、例えばスケールパルスＬＣＷの１０個入力さ
れた後には、出力Σ１はｒ　−２０」になり、これに伴
いラッチ回路２５の出力Ｑｔもｒ−２０Ｊになる。この
出力ＱｔがＲＯＭテーブル２６にアドレスとして与えら
れることにより、第５図に示すように、アドレスｒ−２
０Ｊに応じた速度補正量−■１が選択される。この速度
補正量Ｖ、が加算器２７に与えられて、基準速度Ｖ　ａ
ｉｒに加算される結果、加算器２７から出力される指定
速度はＶ　ＩｕＦ　−Ｖ　ｌに補正され、露光へラド１
３の副走査送り速度が遅くなる方向に制御される。

なお、上述の説明から理解されるように、ラッチ回路２
５の出力Ｑ、は、主走査送りに同期した正常な副走査送
りラインに対する現在の副走査送り位置の偏位量に対応
するから、上述の速度補正は、前記出力Ｑヨが１０１、
即ち、副走査送り位置の偏位量が零（零近傍を含む）に
なるまで続けられ（Ｂ）副走査送りの中断・再同期動作 衣に、第１図に示したデータ変換部２において、データ
変換のリアルタイム処理が実行できなくなった場合にお
ける副走査送りの中断・再同期動作について説明する。

第３図（ｅ）〜０）を参照する。

メモリコントローラ４は、原点パルスＯＰが入力された
タイミングで、バッファメモリ５への交点データの書き
込みを開始し、次の原点パルスＯＰが入力されたタイミ
ングにおいて、交点データの書き込みが完了しているか
を判断している。

第３図（ｅ）に示すように、原点パルス○Ｐ−のタイミ
ングによって開始された第１バツフアメモリ５ａへの交
点データの書き込み動作において、記録対象であるパタ
ーンが複雑であるために、ベクトルデータから交点デー
タへのデータ変換処理が遅れ、次の原点パルスＯＰ□が
入力されたタイミングにおいて第１バツフアメモリ５ａ
への書き込みが完了していなかったとする。

そうすると、メモリコントローラ４は、バッファメモリ
５からの交点データの読み出しを禁止するともとに、第
３図（ｆ）に示すようなりトライ信号ＲＴをモータ制御
回路２０に出力する。これによりモータ制御回路２０は
、副走査送りラインに沿って行われてきた通常の副走査
送りを中断し、第３図（６）に示す期間にわたって、再
同期用の新たな副走査送り制御ラインを設定して、副走
査送りの再同期を行う、前記リトライ信号は、本発明に
おける、副走査送りラインを指定する制御信号に対応し
ている。

本実施例の副走査送りの同期合わせは、リトライ信号Ｒ
Ｔにより光ビームによる焼き付けを主走査の完了時点に
おいて一時中断し、副走査送りを例えば−主走査分だけ
逆戻りさせ、続いて順方向に加速しつつ副走査送りし、
次の主走査の開始点において、所定の副走査送り速度に
なるように副走査送り速度を制御する一連の動作から成
り立っている。

以下、第６図を参照して詳しく説明する。

第６図は、露光へラド１３の副走査送りラインを示して
いる。

図中、横軸は副走査送り位置を示し、縦軸は時間を示し
ている。横軸の区間りは、−主走査期間の間に露光ヘッ
ド１３が副走査送りされる距離を示している。また、縦
軸の区間Ｔは、−主走査に要する時間に相当している。

Ａ点からＢ点にかけての実線！は、再同期以前の一生走
査期間に対応する通常の副走査送りラインである。Ａ点
およびＢ点のタイミングは、第３図における原点パルス
Ｏｐ、、ｏｐ、にそれぞれ対応する。

主走査送りと副走査送りとが同期している動作状態で、
第４図（ｆ）に示すリトライ信号ＲＴが加算制御回路２
１に入力されると、スケールパルスＬＣＷおよびリトラ
イ信号ＲＴがｒＬルベルで、エンコーダパルスＲＣＷが
立下がったときに、加算制御回路２１はレジスタ２２ｅ
を動作状態にして、加算器２３のＡ端子に負数Ｆ−４０
，０３９Ｊを出力する。

主走査送りと副走査送りとの同期がずれた状態のときに
リトライ信号ＲＴが入力されると、エンコーダパルスＲ
ＣＷおよびリトライ信号ＲＴがともにｒＬＪレベルの条
件に基づき、加算制御回路２１はレジスタ２２ｄを動作
状態にして、加算器２３のＡ端子に負数ｒ−３９，９９
９Ｊを出力する。

以下、レジスタ２２ｅが動作状態になった場合について
説明する。なお、レジスタ２２ｄが動作状態になった場
合も同様であるから、その説明は省略する。

レジスタ２２ｅが動作状態になって、負数ｒ−４０゜０
３９」が加算器２３のＡ端子に出力されたとき、加算器
２３のＢ端子にはｒ＋３９Ｊが入力されているから、加
算器２３は−４０，０００（−４０，０３９＋３９）を
出力する。加算器２３の出力Σ、　　（−４０，０００
）は、次の加算パルスＡＰによってラッチ回路２４にラ
ッチされ、さらに更新パルスＮによってラッチ回路２５
にラッチサレル結果、ＲＯＭテーブル２６ニｒ　−４０
，０００Ｊがアドレス信号として与えられる。

前述したようにラッチ回路２５の出力Ｑ、は、副走査送
り位置の偏位量であるから、出力Ｑ２がｒ−４０，０Ｏ
ＯＪであるということは、現在の副走査送り位置を、−
主走査期間に相当する距離（第６図に示した区間Ｌ）だ
け逆方向に戻すことを意味する。第６図を用いて説明す
ると、副走査送り位置をＢ点から０点に戻すように補正
されることであり、つまり、現在の副走査送りラインＩ
を、−主走査期間だけ以前の新たな再同期用の副走査送
り制御ライン■に変更設定することを意味する。

アドレスとしてｒ−４０，０００ＪがＲＯＭテーブル２
６に与えられることにより、第５図（ａ）に示すように
、これに対応した速度補正量−ｖ２が選択される。加算
器２７は、この速度補正量−■２と基準速度Ｖ□、とを
加算して出力する。このときの加算結果である出力Σｚ
　　（Ｖｍｉｙ　−Ｖｇ　）は負であるから、副走査送
り用のモータ１４は逆方向に回転され、露光ヘッド１３
は第６図におけるＢ点から０点に向けて逆方向に移動す
るように制御される。しかし、実際には、露光へラド１
３の慣性や応答の遅れのために、第６図の曲線■′に示
すような経路をとる。

副走査送りの逆戻りにより、波形整形回路１７から出力
される方向識別信号ＤＳはｒＨＪレベルからｒＬルベル
に反転する。これにより加算制御［６２１は、スケール
パルスＬＣＷが「Ｌルベルで、かつ、エンコーダパルス
ＲＣＷの立下がりのタイミングにおいて、レジスタ２２
ｃを動作状態にする。その結果、加算器２３のＡ：Ｉａ
子に正数Ｆ＋４１Ｊが入力され、Ｂ端子に帰還入力され
ているｒ−４０゜０００１に加算される。また、スケー
ルパルスＬＣＷがｒＨルベルの状態では、エンコーダパ
ルスＲＣＷの立下がりのタイミングごとに、レジスタ２
２ａが動作状態になり、加算器２３のＡ端子に「＋１１
が順次に入力されて加算されていく、このようして、加
算器２３）出力Σ１は、ｒ−４０，０ＯＯＪ　（７）状
態から次第に子方向に近づいていく、加算器２３の出力
Σ１の変化に伴い、ラッチ回路２５の出力Σ３も同様に
子方向に変化していくことは勿論である。

ラッチ回路２５の出力Σ８の変化を第６図を参照して説
明する。

図中、ＣＢ間のＮ、は、再同期動作の最初にラッチ回路
２５に設定される補正量ｒ−４０，０ＯＯＪ　、即ち、
露光ヘッド１３の副走査送り位置と新しい副走査送り制
御ラインとの最初の偏位量を示している。

Ｎ１はドラム１１の回転により出力されるエンコーダパ
ルスＲＣＷによってレジスタ２２ａから出力される正数
ｒ＋１１の累積加算数、Ｎ、は副走査送りの逆戻りによ
りスケールパルスＬＣＷによりてレジスタ２２ｃから出
力される正数ｒ＋４１Ｊの累積加算数、Ｎ、はＮｏ　　
　（Ｎ＋　＋Ｎｔ　）　、即ち、露光へラド１３の現在
の副走査送り位置と新しい副走査送り制御ラインとの偏
位量であるラッチ回路２５の出力Ｑ、をそれぞれ示して
いる。

以上のようにして、副走査送りが逆戻りされるにつれて
ラッチ回路２５の出力Ｑ、の数値はｒ−４００００１か
ら次第に子方向に加算され、出力Ｑ、に基づいてＲＯＭ
テーブル２６から出力される速度補正量が−■□、にな
ったところで、加算器２７の出力Σ８である指定速度が
零になる。第６図のＤ点は、副走査送り速度が零になる
点を示している。

これ以後、副走査送り用のモータ１４が正転して、露光
へラド１３は順方向に副走査送りされる。副走査送りが
順方向になると、方向識別信号ＤＳがｒＬルベルからｒ
ＨＪレベルに反転するので、それ以後、スケールパルス
ＬＣＷによってレジスタ２２ｂが、エンコーダパルスＲ
ＣＷによってレジスタ２２ａがそれぞれ動作状態となり
、上述した通常動作における副走査送りの同期動作が行
われる。

第６図のＤ点からＥ点にいたる曲線は、このような補正
状態における副走査送りラインを示している。

そして、Ｅ点に至ったところで、新しい制御ライン■と
現在の副走査送り位置との偏位量が零になり、主走査送
り速度と副走査送り速度との同期合わせが完了し、これ
以降は基準速度Ｖ　ＩＩＩＦによって副走査送りされ、
次の主走査開始点Ｆに至る。

因みに、リトライ信号ＲＴが与えられてから副走査送り
の同期あわせが完了するまでに要する時間を算出すると
、以下のとおりである。

スケールパルスＬＣＷの１周期の間に、レジスタ２２ｃ
によってｒ＋４１Ｊが１回加算され、また、レジスタ２
２ａによってｒ＋ＩＪが３９回加算されるので、結局、
前記１周期の間にｒ＋８０Ｊが加算されることになる。

スケールパルスＬＣＷの１１１１１は、通常動作時にお
いて約０．１　ｍ５ｅｃであるから、リトライ信号ＲＴ
が入力された時点での偏位量ｒ＋４０，０ＯＯＪが、零
になるのに要する時間ｔは、次のようになる。

ｔ　＝　（４０，０００／８０）　Ｘ　０．　１−５０
ｍ５ｅｃただし、副走査送りのモータ１４の回転速度は
、制ｊ’Ｂラインの切り替わり時に変化するから、実際
の所要時間は、前記算出結果よりも少し長くなり、６０
　ｍ　ｓｅｃ程度である。−主走査周期は、約１００ｍ
５ｅｃであるから、次の走査開始点（第６図に示すＦ点
）に至る約４０ｍ５ｅｃ前には、副走査送りの同期合わ
せが完了していることになる。

ところで、第２図に示したように、加算制御回路２１は
、副走査送りの再同期期間の間、ラッチ回路２５の出力
Ｑ２が零になったかどうかを監視している。副走査送り
の同期合わせが完了して、出力Ｑ！が零になると、加算
制御回路２１は同期完了信号ＥＳをデータ変換部２のメ
モリコントローラ４に出力する（第３図（ハ）参照）、
これにより、メモリコントローラ４は、バッファメモリ
５からの交点データの読み出し禁止を解除する。その結
果、第３図（ａ）に示す原点パルスＯＰ、に基づく露光
開始のタイミングによって、第１バツフアメモリ５ａか
らの交点データの読み出しが開始されて焼き付けが再開
される。また、この読み出し動作と並行して、第２バツ
フアメモリ５ｂへの交点データの書き込みが行われる。

なお、第３図に示した原点パルスＯＰ　ｓの時点になっ
ても、バッファメモリ５への交点データの書き込みが完
了していない場合には、第６図に示した副走査送り制御
ライン「に対して、さらに−主走査だけずれた副走査送
り制御ライン■が設定され、前述と同様の副走査送りの
同期合わせが行われる。

１Ｌ工隻■ 本実施例は、外周面に感光材料が装着されたドラムを一
定速度で回転（主走査）するとともに、露光ヘッドを前
記ドラムの軸に沿って間欠的に副走査送りすることによ
り、光ビームによってドラム表面を輪切り状に走査する
方式（以下、「ステップ走査方式」という）のパターン
出力機に本発明を適用した例である。より詳しく説明す
れば、ドラム１回転ごとに、焼き付け→副走査送り→焼
き付け→副走査送り→・・・・・・を繰り返し、焼き付
は中は、副走査送りは停止状態にある。

本実施例に係るパターン出力機の全体構成は、第１図に
示した第１実施例と同様であるから、ここでの説明は省
略する０本実施例の特徴は、第７図に示したモータ制御
回路２０に備えられたレジスタ群の構成にある。レジス
タ２２「はｒ±ＯＪ、レジスタ２ク 負数Ｆ−４０Ｊ、レジスタ２２ｉは正数Ｆ＋４０Ｊを、
それぞれ格納している．また、本実施例では、第１実施
例で説明したりトライ信号ＲＴに代えてステップ送り信
号ＳＴがメモリコントローラ４がらモータ制御回路２０
に与えられ、モータ制御回路２。

からメモリコントローラ４へは、同期完了信号ＥＳに代
えて停止完了信号ＳＳが与えられるように構成されてい
る．なお、本実施例では基準速度Ｖ　ＩＩＩＦを零にし
ているから、ＲＯＭテーブル２６から出力された速度補
正量がそのまま指定速度になる．したがって、本実施例
では、第１実施例で説明したような加算器２７を設ける
必要はない。

以下、第８図に示した動作波形図を参照して、本実施例
の動作を説明する。

まず、第８図（ａ）ないし同図（ｅ）を参照して、デー
タ変換処理がリアルタイムで実行されている場合の動作
について説明する。

第１実施例と同様に、ドラム１１が一定速度で回転する
ことにより、同図（ａ）に示すような原点パルスＯＰが
メモリコントローラ４およびモータ制御回路２０に与え
られる．メモリコントローラ４は、原点パルスＯＰに基
づき、同図（ｂ）に示すような露光開始のタイミングを
発生する．ただし、上述したように、本実施例では、ド
ラム１回転ごとに焼き付け、副走査送りを繰り返すので
、前記露光開始のタイミングは、ドラム２回転に１回の
割合、即ち、第９図では原点パルスｏｐ．，ｏｐ．，。

Ｐｓ，・・・に基づき行われる。露光開始のタイミング
により、バッファメモリ５から交点データの読み出しが
行われて、感光材料Ｆが走査露光される（第８図（Ｃ）
参照）、露光中、副走査送りは停止しているから、ドラ
ム表面は輪切り状に走査される。

交点データの読み出しが完了した後の最初の原点パルス
ＯＰ　（ｏｐｔ　、ＯＰ．、ＯＰ．、・・・）に同期し
て、メモリコントローラ４からモータ制御回路２０ヘス
テップ送り信号ＳＴが出力される（同図（ｅ）参照）、
これにより、加算制御回路２１はレジスタ２２ｇを動作
状態にし、このレジスタ２２ｇに格納されている正数Ｆ
＋４０，０ＯＯ１が加算器２３のＡ端子に出力される．
このとき、加算器２３のＢ端子はｒｏｌであルカラ、ソ
ノ出力Σ＋　カｒ＋４０．０ｏ０１になり、これがラッ
チ回路２４およびラッチ回路２５に順にラッチされて、
ＲＯＭテーブル２６にアドレス信号として与えられる．
第１実施例で説明したように、ラッチ回路２５の出力Ｑ
．は、副走査送り位置の偏位量であり、偏位Ｎ　ｒ＋４
０，０Ｏ０１は、副走査送り位・置が一主走査分遅れて
いることを意味する、したがって、以下に説明するよう
に、この偏位量が零になるように、副走査送りが起動さ
れて、副走査送り位置が一主走査分だけ進むことになる
。

ＲＯＭテーブル２６は、アドレス信号として与えられる
偏位量（ｒ＋４０．０００１）に対応した速度補正量を
選択する。これが指定速度としてＤ／Ａ変換器２８を介
してモータドライバ１９に与えられることにより、露光
ヘッド１３が急激に加速されて副走査送りされる。

露光へラド１３が順方向に副走査送りされると、方向識
別信号ＤＳがｒＨルベルになるとともに、スケールパル
スＬＣＷが順次に加算制御Ｂ回路２１に入力される。こ
れにより、加算制御回路２１はレジスタ２２ｈを動作状
態とする。その結果、レジスタ２２ｈに格納されている
負数ｒ−４０３が加算器２３のＡ端子に出力され、スケ
ールパルスＬＣＷが入力されるごとに、ラッチ回路２５
の出力Ｑ□である偏位量（ｒ＋４０．０００Ｊ　）がｒ
４０１ずつ減ってい（。

偏位量が零に近づいてい（とともに、副走査送り速度も
次第に低下していき、偏位量が零になったところ、即ち
、副走査送りが一主走査分だけ進んだところで、副走査
送りが停止する。第８図（ｅ）は、このような副走査送
り位置の変化を示している。

第１実施例と同様に、加算制御回路２１はラッチ回路２
５の出力Ｑ２を監視しており、この偏位量が零になった
時点で、停止完了信号ＳＳをメモリコントローラ４に出
力する（第８図（ｅ）参照）、上述した副走査送りの期
間中に、バッファメモリ５への交点データの書き込みが
行われている（第８図（ｄ）参照）、メモリコントロー
ラ４は、停止完了信号ＳＳの次に入力した原点パルスＯ
Ｐに基づき、露光開始のタイミングを作成して、前記交
点データが書き込まれたバッファメモリ５から交点デー
タを読み出して露光処理を行う。

第９図は、副走査送りラインを示した線図であり、横軸
は副走査送り位置を、縦軸は経過時間をそれぞれ示して
いる０図中、Ｔ、からＴ４の期間は、上述した通常の動
作状態における副走査送りラインを示している。

次に、第８図（ｆ）ないし同図（ｉ）を参照して、リア
ルタイム処理が実行できなくなった場合の制御動作につ
いて説明する。

第１実施例と同様に、メモリコントローラ４は、停止完
了信号ＳＳに続く原点パルスＯＰ　（ＯＰ。

ｏｐ、、ｏｐ、、・・・）が入力されるときに、バッフ
ァメモリ５への交点データの書き込みが完了しているか
を監視している０例えば、第８図（ａ）に示した原点パ
ルスＯＰ、のタイミングで、交点データの書き込みが完
了していない場合（第８図（ハ）参照）、メモリコント
ローラ４は第８図（ｆ）において破線で示した露光開始
のタイミングを作成しない、これにより、バッファメモ
リ５からのデータの読み出しが禁止され、露光処理が中
断される。

第９図のＴ４からＴ、の期間は、非露光期間を示してい
る。

原点パルスＯＰ、が与えられた時に、バッファメモリ５
への交点データの書き込みが完了していない場合、メモ
リコントローラ４は、次の原点パルスｏＰ４のタイミン
グではステップ送り信号ＳＴを出力しない、そのため、
第９図に示したＴ。

からＴ、の期間において、副走査送りが行われない、そ
して、原点パルスＯＰ、が入力されたと今に、バッファ
メモリ５への交点データの書き込みが完了していると、
メモリコントローラ４は露光開始のタイミングを作成し
、これによりバッファメモリ５から交点データが読み出
されて、露光処理が行われる。

そして、次の原点パルスＯＰ、のタイミングに基づき、
メモリコントローラ４はステップ送り信号ＳＴをモータ
制御回路２０に出力する。これにより露光へラド１３が
一主走査分だけ副走査送りされて停止し、原点パルスＯ
Ｐ、のタイミングで次の露光処理が行われる。

なお、前記原点パルスＯＰ４が入力されたときに、バッ
ファメモリ５への交点データの書き込みが未だ完了して
いない場合には、さらにもう−主走査分だけ露光処理が
中断され、これとともに副走査送りも一生走査期間だけ
遅れて行われる。

また、上述の説明では省略したが、露光ヘッドｌ３はス
テップ送りされる時に多少の振動を伴う。

したがって、この振動によって、露光ヘッド１３が逆方
向に少し移動することもある。このような場合、方向識
別信号ＤＳがｒ（、Ｊレベルに反転することにより、加
算制御回路２１はレジスタ２２１を動作状態とする。そ
の結果、露光ヘッド１３が逆方向に動いている間は、レ
ジスタ２２ｈから正数ｒ＋４０１が、加算器２３のＡ端
子に入力される。このようにして、露光ヘッド１３の振
動を考慮して偏位量を可変して副走査送り速度を制御す
ることにより、偏位量を精度よく零に近づけるようにし
ている。

茅主夫旌撚 第１Ｏ図は、本実施例に係るパターン出力機におけるモ
ータ制御回路２０の構成を示したブロック図である。

本実施例の特徴は、第１実施例のような連続走査方式と
、第２実施例のようなステップ走査方式とを、切り換え
可能に構成したことにある。また、本実施例の他の特徴
は、第１実施例および第２実施例で説明した加・減数格
納用のレジスタ群に代えて、連続走査方式用の加・減数
とステップ走査方式用の加・減数とをそれぞれ所定のア
ドレスに対応つけて格納したメモリ２９を使用したこと
である。

連続走査方式とステップ走査方式との切り換え信号は、
第１図に示したコンピュータ１からモータ制御回路２０
の加算制御回路２１に与えられる。連続走査方式に設定
された場合、加算制御回路２１は、上述した各種の入力
パルスに応じて、連続走査方式用の加・減数に係るアド
レス信号をメモリ２９に与える。これにより、それぞれ
所定の加・減数がメモリ２９から読み出されて、加算器
２３のＡ端子に与えられる。一方、ステップ走査方式に
設定された場合には、ステップ走査方式用の加・減数に
係るアドレス信号がメモリ２９に与えられる。

また、コンピュータ１は、連続走査方式を指定した場合
に、モータ制御回路２０の加算器２７に基準速度■□、
を設定し、ステップ走査方式を指定した場合には、基準
速度として零を加算器２７に設定する。

一方、メモリコントローラ４は、連続走査方式が指定さ
れた場合、加算制御回路２１にリトライ信号ＲＴを出力
し、ステップ走査方式が指定され場合には、加算制御回
路２１にステップ送り信号ＳＴを出力する。また、加算
制御回路２１は、連続走査方式が指定された場合、メモ
リコントローラ４に同期完了信号ＥＳを出力し、ステッ
プ走査方式が指定された場合には、メモリコントローラ
４に停止完了信号ＳＳを出力する。

連続走査方式およびステップ走査方式の各動作は、第１
実施例および第２実施例の動作と同様であるから、ここ
での説明は省略する。

なお、本発明は、次のように変形実施することもできる
。

（１）　　本発明は、原稿を一定速度で副走査しつつ、
前記原稿面を光ビームで線順次に主走査することによっ
て、原稿を読み取るパターン入力機にも適用することが
できる。

（２）また、本発明は、上述の実施例のようなドラム外
周面を走査する、いわゆる円筒外面走査式のパターン入
力／出力機だけでなく、回転しないドラムの内側に感光
材料を装着し、ドラムの中心で反射ミラーが回転しなが
ら副走査する、いわゆる円筒内面走査式のパターン入力
／出力機にも実質的に同じ構成で適用することができる
。

（３）　　さらに、本発明は、円筒走査式のパターン入
力／出力機だけでなく、いわゆる平面走査型のパターン
入力／出力機にも適用することができる。

以下、第１１図を参照して、平面走査型のパターン出力
機への適用例を簡単に説明する。

この種のパターン出力機は、ポリゴンミラー３１の回転
軸に、その回転角度に応じたパルス信号を発生するロー
タリエンコーダ（図示せず）を備えている。また、感光
材料Ｆを副走査送りするテーブルにも、その副走査送り
位置に応じたパルスを発生するリニアスケール（図示せ
ず）を備えている。したがって、前記ロータリエンコー
ダのパルス信号から、上述した実施例と同様の原点パル
スＯＰやエンコーダパルスＲＣＷを作成するとともに、
前記リニアスケールのパルス信号から、上述した実施例
と同様のスケールパルスＬＣＷや方向識別信号ＤＳを作
成し、上述の各実施例と同様に構成されるテーブル駆動
モータの制御回路に、前記作成された各パルスを与えて
、テーブルの副走査送り速度を制御すればよい、ただし
、第１１図に示した例では、ポリゴンミラー３１が８面
で構成されているから、ポリゴンミラー３１の１回転あ
たり８回の主走査が行われる。したがって、連続走査方
式の場合に、副走査送り用のテーブルを一主走査分だけ
逆戻りさせる場合や、ステップ走査方式の場合に、ｌス
テップだけテーブルを進める場合に、初期的に設定され
る偏位量はポリゴンミラー３１の１／８回転に相当する
パルス数にすればよい。

〈発明の効果〉 以上の説明から明らかなように、本発明に係るパターン
入力／出力機の走査同期制御方法によれば、副走査送り
ラインに対して少なくとも一主走査分だけずれた再同期
用の新たな副走査送り制？Ｊラインを設定し、前記再同
期用の副走査送り制御ラインと実際の副走査送り位置と
の偏位量を求め、二の偏位量が零になるように副走査送
り速度を制御しているので、原稿の読み取り中や、感光
材料への焼き付は中に、前記各処理が中断しても、副走
査送りを主走査送りに速やかに再同期して、前記各処理
を再開することができる。

また、本発明に係るパターン入力／出力機の走査同期制
御装置によれば、加・減数格納手段に適宜な加・減数を
予め設定しておくことにより、副走査送りの同期合わせ
を容易に行うことができる。

また、連続走査方式やステップ走査方式、あるいは前記
両方式の切り換え式のパターン入力／出力機にも、副走
査送りの同期合わせ機構を容易に実現することができる
。

【図面の簡単な説明】

第１図ないし第６図は本発明の第１実施例である連続走
査方式のパターン出力機に係り、第１図はその全体構成
を示した概略ブロック図、第２図はモータ制御回路の詳
細な構成を示したブロック図、第３図は焼き付は処理の
動作タイミング図、第４図はモータ制御回路の動作タイ
ミング図、第５図はＲＯＭテーブルのアドレス（偏位量
）と速度補正量との関係を示した変換特性図、第６図は
副走査送りラインの切り換え動作の説明図である。 第７図ないし第９図は本発明の第２実施例であるステッ
プ走査方式のパターン出力機に係り、第７図はモータ制
御回路の詳細な構成を示したブロック図、第８図は焼き
付は処理の動作タイミング図、第９図は副走査送りライ
ンの切り換え動作の説明図である。 第１０図は本発明の第３実施例である連続走査方式とス
テップ走査方式との切り換え式のパターン出力機におけ
るモータ制御回路の詳細な構成を示したブロック図であ
る。 第１１図は本発明のその他の実施例である平面走査式の
パターン出力機の説明図である。 ！・・・コンピュータ　　　　２・・・データ変換部４
・・・メモリコントローラ　５・・・パンツアメモリ１
１・・・ドラム １３・・・露光ヘッド １４・・・モータ ２０・・・モータ制御回路 ２１・・・加算制御回路（加算制御手段）２２ａ〜２２
ｉ・・・レジスタ（加・減数格納手段）２６・・・ＲＯ
Ｍテーブル（補正量選択手段）２７・・・加算器（速度
補正手段） ２９・・・メモリ（加・減数格納手段）ＳＳ・・・停止
完了信号

Claims (2)

【特許請求の範囲】
1. （１）主走査送りに関連して原稿または感光材料を副走
   査しつつ、前記原稿または感光材料面を光ビームで線順
   次に主走査することにより、前記原稿の読み取りまたは
   前記感光材料へのパターンの焼き付けを行うパターン入
   力機またはパターン出力機における主走査と副走査との
   同期がずれた場合の再同期制御方法であって、 副走査送りの再同期指令に基づき、副走査送りラインに
   対して少なくとも一主走査分だけずれた再同期用の新た
   な副走査送り制御ラインを設定し、前記再同期用の副走
   査送り制御ラインと現在の副走査送り位置との偏位量を
   求め、この偏位量が零になるように副走査送り速度を制
   御することを特徴とするパターン入力／出力機の走査同
   期制御方法。
2. （２）主走査送りに関連して原稿または感光材料を副走
   査しつつ、前記原稿または感光材料面を光ビームで線順
   次に主走査することにより、前記原稿の読み取りまたは
   前記感光材料へのパターンの焼き付けを行うパターン入
   力機またはパターン出力機における主走査と副走査との
   同期がずれた場合の再同期制御装置であって、 主走査送り位置に対応した主走査パルスを出力する主走
   査パルス出力手段と、 副走査送り位置に対応した副走査パルスを出力する副走
   査パルス出力手段と、 副走査送りラインに係る加・減数と、副走査送りライン
   に対し少なくとも一主走査分だけずれた再同期用の副走
   査送り制御ラインに係る加・減数とを、それぞれ予め格
   納された加・減数格納手段と、 何れかの副走査送りラインを指定する制御信号を与えら
   れることに基づき、指定された制御ラインに係る加・減
   数を選択し、前記主走査パルスおよび副走査パルスのタ
   イミングに応じて、前記選択された加・減数を前記加・
   減数格納手段から出力させる加算制御手段と、 前記加・減数格納手段から出力された加・減数を加・減
   算することにより、前記指定された制御ラインと現在の
   副走査送り位置との偏位量を求める偏位量算出手段と、 前記偏位量に応じた、副走査送り速度の補正量を選択す
   る補正量選択手段と、 前記偏位量が零となるように、前記選択された補正量に
   より、基準となる副走査送り速度を補正する速度補正手
   段と、 を備えたことを特徴とするパターン入力／出力機の走査
   同期制御装置。