JPH02196221A - Liquid crystal display panel and its manufacturing method - Google Patents

Liquid crystal display panel and its manufacturing method

Info

Publication number
JPH02196221A
JPH02196221A JP1014959A JP1495989A JPH02196221A JP H02196221 A JPH02196221 A JP H02196221A JP 1014959 A JP1014959 A JP 1014959A JP 1495989 A JP1495989 A JP 1495989A JP H02196221 A JPH02196221 A JP H02196221A
Authority
JP
Japan
Prior art keywords
liquid crystal
display panel
crystal display
transparent plate
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1014959A
Other languages
Japanese (ja)
Inventor
Akitsuna Yuhara
章綱 湯原
Jun Yamada
純 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1014959A priority Critical patent/JPH02196221A/en
Publication of JPH02196221A publication Critical patent/JPH02196221A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、大画面化、高精細化に適したアクティブマト
リクス方式の液晶ディスプレイパネル及びその製造方法
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix liquid crystal display panel suitable for larger screens and higher definition, and a method for manufacturing the same.

〔従来の技術〕[Conventional technology]

最近、平面ディスプレイパネルの大形化、高画質化が強
く求められており、各種平面ディスプレイパネルの中に
あって、液晶ディスプレイパネルは最も実用化が進めら
れていて、上記の要求に対しても最も有望なものと見ら
れる。
Recently, there has been a strong demand for larger flat display panels and higher image quality, and among the various flat display panels, liquid crystal display panels are the most advanced in practical use and can meet the above demands. seen as the most promising.

しかも、上記の要求に対し、いわゆる単純マトリクス方
式ではコントラストを高くしたり、走査線本数を多くし
たりすることができず、その要求に対応することが困難
であって、いわゆる、アクティブマトリクス方式の方の
が盛んに研究開発されている。この方式は、各画素毎に
スイッチング素子を設けたもので、走査電極と信号電極
から選択信号を送り、上記の各スイッチング素子をオン
−オフし、点灯画素を選択するものである。
Moreover, it is difficult to meet the above requirements with the so-called simple matrix method, as it is not possible to increase the contrast or increase the number of scanning lines. The latter is currently being actively researched and developed. In this method, a switching element is provided for each pixel, and a selection signal is sent from a scanning electrode and a signal electrode to turn each switching element on and off to select a pixel to be lit.

上記のスイッチング素子として、例えば、Proc。As the above switching element, for example, Proc.

Japan Display ’86. pp、62〜
67に述べられている様に、三端子型と二端子型の非線
形素子を用いるものが有る。三端子型素子は、いわゆる
TFT (Thin Film Transistor
  ;薄膜トランジスタ)であって、a −S i :
 H(Hydro generated  amorp
hous  5ilicon ;アモルファスシリコン
)またはp−3i  (poly  5ilicon 
 ;ポリシリコン)を用いて作られている。二端子型素
子も各種方式のダイオードが用いられている。
Japan Display '86. pp, 62~
As described in No. 67, there are devices that use three-terminal type and two-terminal type nonlinear elements. A three-terminal type device is a so-called TFT (Thin Film Transistor).
; thin film transistor), a −S i :
H (Hydro generated amorp)
hous 5ilicon; amorphous silicon) or p-3i (poly 5ilicon)
; Polysilicon). Diodes of various types are also used in the two-terminal element.

さて、この様なアクティブマトリクス方式の液晶ディス
プレイパネルは、次のようにして構成される。
Now, such an active matrix type liquid crystal display panel is constructed as follows.

即ち、まず、無アルカリガラスまたはその表面にSiO
□のコーティングを施したソーダライムガラスから成る
第1のガラス板上に、上記スイッチング素子とそのスイ
ッチング素子と接続され、透明導電体であるI To 
(Indium Tin 0xide)膜から成る画素
電極と、を形成し、また、第1のガラス板と同じ材質の
第2のガラス板上に、カラーフィルタと、ITO膜から
成る対向電極を形成する。
That is, first, SiO is applied to the alkali-free glass or its surface.
On a first glass plate made of soda lime glass coated with □, the above switching element and I To which is a transparent conductor are connected to the switching element.
A pixel electrode made of a (Indium Tin Oxide) film is formed, and a color filter and a counter electrode made of an ITO film are formed on a second glass plate made of the same material as the first glass plate.

そして、第1及び第2のガラス板を互いに、前記素子及
び電極等の形成された側を内側にして対向さ−せ、その
間の空間に液晶を注入し、封止する。
Then, the first and second glass plates are opposed to each other with the sides on which the elements and electrodes are formed inside, and the space between them is injected with liquid crystal and sealed.

その際、第1及び第2のガラス板の間の間隔(いわゆる
液晶ギャップ)は、複数のビーズを分散させて挟み込む
ことによって、液晶ディスプレイパネル上のいずれの位
置においてもほぼ等しくなるように保たれている。
At this time, the distance between the first and second glass plates (the so-called liquid crystal gap) is kept approximately equal at any position on the liquid crystal display panel by dispersing and sandwiching a plurality of beads. .

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記した従来のアクティブマトリクス方式の液晶ディス
プレイパネルにおいては、次のような問題点があった。
The conventional active matrix type liquid crystal display panel described above has the following problems.

(1)寄生容量の存在によって、クロストークが発生し
、そのため、コントラストが劣化したり、中間調表示に
狂いが生じたりするという問題があった。
(1) The presence of parasitic capacitance causes crosstalk, which causes problems such as deterioration of contrast and distortion of halftone display.

例えば、スイッチング素子として、TPTを用いた場合
には、例えば、P roc、 E uro D 1sp
lay’87.pp、59〜62に示される様に、ゲー
ト・ソース間の寄生容量やその他の寄生容量が存在し、
それにより、不要信号の洩れ込みが起きる。そこで、そ
れを補正するための液晶ディスプレイパネルの駆動方法
が、例えば、1986.  JapanDisplay
 ’86. pp、 196”199に示される様に、
種々工夫されているが、現状では、満足すべき結果は得
られていない。
For example, when TPT is used as a switching element, for example, Proc, Euro D 1sp
lay'87. As shown in pp. 59-62, there are parasitic capacitances between the gate and source and other parasitic capacitances,
This causes leakage of unnecessary signals. Therefore, a method for driving a liquid crystal display panel to correct this problem was developed, for example, in 1986. JapanDisplay
'86. As shown in pp. 196”199,
Although various efforts have been made, no satisfactory results have been obtained so far.

また、TPTを用いる場合、走査電極を第1のガラス板
(以降、下板と呼ぶ、)上に、信号電極を第2のガラス
板(以降、上板と呼ぶ。)上にそれぞれ設ける様な配線
形式もあるが、その様な配線形式の場合、寄生容量によ
る影響はやや大きくなる傾向にあって、この場合につい
ても、例えば、Proe、 Euro Display
 ’87. pp、55〜58に示される様に、TFT
ゲート用走査電極の駆動波形などの工夫が行なわれてい
る。
In addition, when using TPT, the scanning electrode is provided on the first glass plate (hereinafter referred to as the lower plate) and the signal electrode is provided on the second glass plate (hereinafter referred to as the upper plate). There are wiring formats, but in such wiring formats, the influence of parasitic capacitance tends to be somewhat large, and in this case as well, for example, Proe, Euro Display
'87. As shown in pp. 55-58, TFT
Efforts have been made to improve the driving waveform of the gate scanning electrode.

また、一方、歩留り、工数等の点から大画面化に適する
と見られる二端子型素子を用いる場合には、走査電極と
信号電極の配線形式として前述した配線形式(走査電極
は下板上に、信号電極は上板上にそれぞれ設ける配線形
式)が用いられており、従って、寄生容量による影響が
大きい。
On the other hand, when using a two-terminal element, which is considered to be suitable for larger screens in terms of yield and man-hours, etc., the wiring method described above for the scanning electrode and signal electrode (the scanning electrode is placed on the lower plate) is used. , signal electrodes are respectively provided on the upper plate), and therefore the influence of parasitic capacitance is large.

(2)大画面化した場合、走査電極1本当たりの寄生容
量及び信号型lit本当たりの寄生容量がそれぞれ大き
くなるため1.信号源がら離れた位置にある画素に対し
、その信号書き込み速度が遅くなり、その結果として、
輝度傾斜が発生するという問題があった。
(2) When increasing the screen size, the parasitic capacitance per scanning electrode and the parasitic capacitance per signal type LIT become larger.1. For pixels located far away from the signal source, the signal writing speed becomes slower, and as a result,
There was a problem that brightness gradient occurred.

(3)大画面化した場合、ガラス板(即ち、上板及び下
板)の自重及び液晶の自重により、液晶ディスプレイパ
ネルが撓んでしまって、液晶ギャップが液晶ディスプレ
イパネル上の位置によって異なるようになり、その結果
として、階調が画面内で変動するという問題があった。
(3) When increasing the screen size, the liquid crystal display panel will bend due to the weight of the glass plate (i.e., the upper and lower plates) and the liquid crystal, and the liquid crystal gap will vary depending on the position on the liquid crystal display panel. As a result, there was a problem in that the gradation varied within the screen.

本発明の目的は、上記した従来技術の問題点を解決し、
クロストークが少なく、かつ、大画面化した場合でも、
信号源から離れた位置にある画素に対する信号書き込み
速度が遅くなったり、或いは、液晶ギャップが不均一に
なったりすることのない液晶ディスプレイパネル及びそ
の製造方法を提供することにある。
The purpose of the present invention is to solve the problems of the prior art described above,
There is little crosstalk, and even when the screen is enlarged,
It is an object of the present invention to provide a liquid crystal display panel and a method for manufacturing the same in which the speed of writing signals to pixels located far from a signal source does not become slow or the liquid crystal gap becomes non-uniform.

〔課題を解決するための手段〕[Means to solve the problem]

上記した目的を達成するために、本発明では、各画素電
極の各々の四辺部分に対応する、走査電極部分及び前記
スイッチング素子部分を含む、隣接する画素電極との間
の境界部分において、所定の部分を除いて、下板と」皿
板との間に、液晶の誘電率よりも低い誘電率を有する物
質から成る充填体を設けるようにした。
In order to achieve the above object, the present invention provides a predetermined distance between adjacent pixel electrodes, including the scanning electrode portion and the switching element portion, corresponding to each of the four side portions of each pixel electrode. A filling body made of a material having a dielectric constant lower than that of the liquid crystal is provided between the lower plate and the plate except for a portion of the liquid crystal.

また、その際、前記充填体は、前記下板と前記上板とに
それぞれ固着するようにしても良い。
Moreover, in that case, the filling body may be fixed to the lower plate and the upper plate, respectively.

〔作用〕[Effect]

比誘電率が通常10以上と高い液晶に対して、比誘電率
がそれよりも低い充填体(例えば、エポキシ系樹脂、ポ
リイミド系樹脂を用いる場合、比誘電率は3である。)
を上記の如く設けることにより、下板上の画素電極と走
査電極との間の寄生容L M素電極と隣接画素電極との
間の寄生容量。
For liquid crystals that have a high dielectric constant of usually 10 or more, fillers with a lower dielectric constant (for example, when using epoxy resin or polyimide resin, the dielectric constant is 3).
By providing the parasitic capacitance L between the pixel electrode and the scanning electrode on the lower plate as described above, the parasitic capacitance L between the pixel electrode and the adjacent pixel electrode.

画素電極と上板上の隣接信号電極との間の寄生容量、下
板上の走査電極と上板上の信号電極との間の寄生容量等
が小さくなる。そのため、画素電極が次の走査電極や隣
接信号電極に印加される電圧による妨害を受けて、画素
電極の電圧が変動する、いわゆるクロストークが少なく
なり、コントラストの劣化や中間調表示の狂いのような
画像上の問題が生じなくなる。
The parasitic capacitance between the pixel electrode and the adjacent signal electrode on the upper plate, the parasitic capacitance between the scanning electrode on the lower plate and the signal electrode on the upper plate, etc. are reduced. Therefore, so-called crosstalk, in which the pixel electrode voltage fluctuates when the pixel electrode is disturbed by the voltage applied to the next scan electrode or adjacent signal electrode, is reduced, causing problems such as deterioration of contrast and distortion of halftone display. Image problems will no longer occur.

なお、前記境界部分には充填体を設けない部分も存在す
るので、互いに隣接する画素間においては、液晶は容易
に行き来でき、従って、液晶注入に関して支障はない。
It should be noted that since some of the boundary portions are not provided with fillers, liquid crystal can easily come and go between adjacent pixels, and therefore there is no problem with liquid crystal injection.

また、前記充填体を前記下板と前記上板とにそれぞれ固
着するようにした場合、前記充填体によって前記下板と
前記上板とは画素毎に固定されるため、大画面化した場
合、ガラス板や液晶の自重により、液晶ディスプレイパ
ネルが多少撓んだとしても、液晶ディスプレイパネル上
のいずれの位置においても液晶ギャップを等しくするこ
とができ、従って、画面内での階調の変動を無くすこと
ができる。
Further, when the filling body is fixed to the lower plate and the upper plate, the lower plate and the upper plate are fixed for each pixel by the filling body, so when the screen is enlarged, Even if the liquid crystal display panel is slightly bent due to the weight of the glass plate and liquid crystal, the liquid crystal gap can be made equal at any position on the liquid crystal display panel, thus eliminating variations in gradation within the screen. be able to.

〔実施例〕〔Example〕

以下、本発明の第1の実施例を第1図により説明する。 A first embodiment of the present invention will be described below with reference to FIG.

第1図(a)は本発明の第1の実施例を示す斜視図、第
1図(b)は第1図(a)における画素の一つを拡大し
て示した平面図、第1図(C)は第1図(b)における
A−A’方向の断面を示す断面図、第1図(d)は第1
図(b)におけるB−B’力方向断面を示す断面図、で
ある。
FIG. 1(a) is a perspective view showing a first embodiment of the present invention, FIG. 1(b) is a plan view showing an enlarged view of one of the pixels in FIG. 1(a), and FIG. (C) is a sectional view showing the cross section in the A-A' direction in FIG. 1(b), and FIG.
It is a sectional view showing a BB' force direction cross section in figure (b).

第1図において、下板1は無アルカリガラスから成り、
その表面に、ITO膜を0.12μmの厚さで堆積した
導電性の透明な画素電極2が形成され、その画素電極2
と同時に同じ表面に形成されたITO配線電極上に、更
にCr膜を0.1 p mの厚さで堆積しホトエツチン
グして、走査電極9が形成され、さらに画素電極2と走
査電極9にまたがって、二端子型素子8が形成されてい
る。
In FIG. 1, the lower plate 1 is made of alkali-free glass,
A conductive transparent pixel electrode 2 with an ITO film deposited to a thickness of 0.12 μm is formed on the surface of the pixel electrode 2.
At the same time, a Cr film is further deposited to a thickness of 0.1 pm on the ITO wiring electrode formed on the same surface and photo-etched to form the scanning electrode 9. Thus, a two-terminal element 8 is formed.

そして、上記下板1上に形成された各構成要素2.8.
9をすべて覆う様に、シリコンナイトライドから成る保
護膜3が1amの厚さで形成され、さらに、保護膜3の
上の、画素電極2の境界部分(二端子型素子8を含む、
画素電極2と隣接画素電極との間のITO膜の形成され
ていない部分)に、ポリイミドから成る充填体11が回
転塗付(又はローラ塗付)−加熱硬化−ホトエッチング
により形成される。さらに、これ等のすべての上に、ポ
リイミドを主成分とした配向膜4が0.1μmの厚さで
形成されている。なお、この配向膜4にはいわゆるラビ
ングが施されている。
Each component 2.8 formed on the lower plate 1.
A protective film 3 made of silicon nitride is formed with a thickness of 1 am so as to cover all of the pixel electrode 2 (including the two-terminal element 8) on the protective film 3.
A filler 11 made of polyimide is formed in the area between the pixel electrode 2 and the adjacent pixel electrode (where the ITO film is not formed) by rotary coating (or roller coating), heat curing, and photoetching. Further, on all of these, an alignment film 4 mainly composed of polyimide is formed with a thickness of 0.1 μm. Note that this alignment film 4 is subjected to so-called rubbing.

一方、上板7も無アルカリガラスから成り、その表面に
カラーフィルタ(図示せず)が形成され、その上に、下
板1上の走査電極9と直交する向きに、画素電極2の幅
と同じ幅で、ITO膜を0.12μmの厚さで堆積しホ
トエツチングして、信号電極6が形成され、さらに、そ
の上にポリイミドを主成分とした配向膜4′が0.1μ
mの厚さで形成されている。この配向膜4′にもラビン
グが施されている。また、信号電極6は画素電極2の対
向電極の役割を果しており、一定の幅で連続して、上板
7の表示部端部から信号電極端子まで直線的に設けられ
ている。
On the other hand, the upper plate 7 is also made of alkali-free glass, and a color filter (not shown) is formed on its surface. With the same width, an ITO film is deposited to a thickness of 0.12 μm and photo-etched to form a signal electrode 6, and furthermore, an alignment film 4' mainly composed of polyimide is formed on it to a thickness of 0.1 μm.
It is formed with a thickness of m. This alignment film 4' is also subjected to rubbing. Further, the signal electrode 6 plays the role of a counter electrode to the pixel electrode 2, and is provided continuously with a constant width in a straight line from the end of the display section of the upper plate 7 to the signal electrode terminal.

そうして、上記の構成要素4′、6を形成した上板7の
外周部に、シール剤(図示せず)としてエポキシ系接着
剤をスクリーン印刷により塗布し、乾燥した後、上記上
板7.下板1を各構成要素を形成した面を内側にして、
位置合せを行い、加熱プレスして仮に貼り合せる。そし
て、加熱−加圧を行い、上記シール剤を硬化すると共に
、充填体11の上面(配向膜が付着)と上板7の配向膜
4′を接着させる。この後、シール剤に設けた注入口を
用いて液晶5を上板7.下板1の間のすべての空隙部分
に充満させ、その後、注入口を、例えばUV硬化の接着
剤により封止する。そして、上板7端部の信号電極端子
群(図示せず)、下板1端部の走査電極端子群(図示せ
ず)をそれぞれ、走査IC,信号ICに接着配線する。
Then, an epoxy adhesive is applied as a sealant (not shown) by screen printing to the outer periphery of the upper plate 7 on which the above-mentioned components 4' and 6 are formed, and after drying, the upper plate 7 .. Place the lower plate 1 with the side on which each component is formed inside,
Align and heat press to temporarily bond. Then, heat and pressure are applied to harden the sealing agent, and at the same time, the upper surface of the filler 11 (on which the alignment film is attached) and the alignment film 4' of the upper plate 7 are bonded together. After this, the liquid crystal 5 is applied to the upper plate 7 using the injection port provided in the sealant. All gaps between the lower plates 1 are filled, and then the inlet is sealed, for example with a UV-curable adhesive. Then, a group of signal electrode terminals (not shown) at the end of the upper plate 7 and a group of scanning electrode terminals (not shown) at the end of the lower plate 1 are adhesively wired to the scanning IC and the signal IC, respectively.

以上の製造工程を第2図を用いてもう一度説明する。The above manufacturing process will be explained once again using FIG. 2.

第2図は第1図の液晶ディスプレイパネルを製造するた
めの製造工程の主要部分を示す工程図である。
FIG. 2 is a process diagram showing the main parts of the manufacturing process for manufacturing the liquid crystal display panel of FIG.

尚、第2図では、上板7.下板1に対するパターン形成
工程の前半部分を略している。
In addition, in FIG. 2, the upper plate 7. The first half of the pattern forming process for the lower plate 1 is omitted.

上板7に対しては、信号電極6を形作るITO膜パータ
ーン形成(ステップa)の後、配向膜4′形成(ステッ
プb)、ラビング(ステップC)。
For the upper plate 7, after forming an ITO film pattern to form the signal electrode 6 (step a), forming an alignment film 4' (step b) and rubbing (step C).

シール剤印刷(ステップd)、シール剤乾燥(ステップ
e)が順次行われる。一方、下板1に対しては、保護膜
形成(ステップf)の後、充填体形成(ブロックg)、
配向膜4形成(ステップh)。
Sealant printing (step d) and sealant drying (step e) are performed in sequence. On the other hand, for the lower plate 1, after forming the protective film (step f), forming the filling body (block g),
Formation of alignment film 4 (step h).

ラビング(ステップi)が順次行われる。次いで、この
工程までを終えた上板7.下板1を合わせて、光学式ア
ライナの使用による上板・下板位置合せ(ステップj)
を行い、そして、加熱・加圧(ステップk)により上板
7と下板1の接着、シールパターン形成を行う。そして
、真空排気中で注入口を液晶5に接触させ、液晶5をパ
ネル内部に吸引して、液晶注入(ステップりを行った後
、封止(ステップm)を行って、第1図の液晶ディスプ
レイパネルができあがる。
Rubbing (step i) is performed sequentially. Next, the upper plate 7 after completing this process. Align the lower plate 1 and align the upper and lower plates using an optical aligner (step j)
Then, by heating and pressurizing (step k), the upper plate 7 and the lower plate 1 are bonded and a seal pattern is formed. Then, in a vacuum, the injection port is brought into contact with the liquid crystal 5, the liquid crystal 5 is sucked into the panel, and the liquid crystal is injected (stepping is performed, followed by sealing (step m), and the liquid crystal shown in FIG. The display panel is completed.

ここで、第1図の液晶ディスプレイパネルの画面対角サ
イズは、20インチ(縦249+ms、横443M)で
あって、走査電極数Nは1ooo本。
Here, the screen diagonal size of the liquid crystal display panel in FIG. 1 is 20 inches (vertical 249+ms, horizontal 443M), and the number N of scanning electrodes is 100.

信号電極数Mは2700本(3原色分1oox3)であ
り、画素ピッチは水平方向で164μm。
The number of signal electrodes M is 2700 (10x3 for three primary colors), and the pixel pitch is 164 μm in the horizontal direction.

垂直方向で249μmであり、走査電極9の幅は20μ
m、走査電極9と画素xi:極2との間の間隔は】0μ
m2画素電極2同志の間隔及び信号電極6同志の間隔は
10μm、信号電極6の幅は154μmである。
It is 249 μm in the vertical direction, and the width of the scanning electrode 9 is 20 μm.
m, the distance between scanning electrode 9 and pixel xi:pole 2 is ]0μ
The distance between the m2 pixel electrodes 2 and the distance between the signal electrodes 6 is 10 μm, and the width of the signal electrode 6 is 154 μm.

次に、第1図の液゛晶ディスプレイパネルを駆動した場
合の成る画素における電圧応答について説明する。
Next, the voltage response in the pixels when the liquid crystal display panel shown in FIG. 1 is driven will be explained.

第3図は第1図の液晶ディスプレイパネルの等価回路を
示す回路図である。
FIG. 3 is a circuit diagram showing an equivalent circuit of the liquid crystal display panel of FIG. 1.

第3図において、sl、s2.・・・は走査電極、di
、d、2.・・・は信号電極であり、−本の走査電極の
一画素光りの抵抗値をR3+−本の信号電極の一画素光
りの抵抗値をR6としている。また、二端子型素子8の
等価回路は抵抗RN [、+容量CNLの並列回路とな
り、液晶5の一画素光りの等価回路は液晶抵抗R+、 
c *液晶容it Ct cの並列回路となって、これ
等二端子型素子8と液晶5が直列回路となって走査電極
と信号電極との間に入っている。
In FIG. 3, sl, s2. ... is a scanning electrode, di
,d,2. . . . are signal electrodes, and the resistance value of one pixel light of the - scanning electrode is R3+the resistance value of one pixel light of the - signal electrode is R6. In addition, the equivalent circuit of the two-terminal element 8 is a parallel circuit of resistors RN[, + capacitors CNL, and the equivalent circuit of one pixel light of the liquid crystal 5 is the liquid crystal resistor R+,
The two-terminal element 8 and the liquid crystal 5 form a series circuit between the scanning electrode and the signal electrode, forming a parallel circuit of c*liquid crystal capacitance it Ctc.

この他、図中、点線で結ばれた容量が寄生容量として存
在する。これ等寄生容量を指摘すると、走査電極と信号
電極との間の寄生容量C!l D +走査電極と画素電
極との間の寄生容量csr、隣接走査電掻と画素!掻と
の間の寄生容量C3PZ隣接信号電極と画素電極との間
の寄生容ff1cd9等である。
In addition, in the figure, capacitances connected by dotted lines exist as parasitic capacitances. Pointing out these parasitic capacitances, the parasitic capacitance C! between the scanning electrode and the signal electrode! l D +parasitic capacitance csr between scan electrode and pixel electrode, adjacent scan electrode and pixel! The parasitic capacitance between the pixel electrode and the pixel electrode C3PZ, the parasitic capacitance between the adjacent signal electrode and the pixel electrode, ff1cd9, etc.

第4図及び第5図はそれぞれ第3図の走査電極及び信号
電極に印加される電圧波形とそれにより液晶に加えられ
る電圧波形の一例を示す波形図である。
4 and 5 are waveform diagrams showing examples of voltage waveforms applied to the scanning electrode and signal electrode of FIG. 3, respectively, and voltage waveforms applied thereby to the liquid crystal.

第4図及び第5図において、(a)はそれぞれ第3図の
走査電極slに印加される電圧vsの波形、(b)はそ
れぞれ第3図の信号電極d2に印加される電圧v4の波
形、である。また、(C)はそれぞれ第3図の液晶の一
画素光りの等価回路(液晶抵抗RL C+液晶容I C
L Cの並列回路)の両端に加えられる電圧VLCの波
形であり、二端子型素子の立ち上り電圧閾値■1によっ
て規格化されている。また、(d)はそれぞれ第3図の
液晶の一画素光りの等価回路(液晶抵抗RL C+液晶
容量CLcの並列回路)の両端に、隣接信号電極より漏
れ込んでくるクロストークの電圧波形であり、二端子型
素子の立ち上り電圧閾値■1によって規格化されている
4 and 5, (a) is the waveform of the voltage vs applied to the scanning electrode sl of FIG. 3, respectively, and (b) is the waveform of the voltage v4 applied to the signal electrode d2 of FIG. 3, respectively. , is. In addition, (C) is an equivalent circuit of one pixel light of the liquid crystal shown in Fig. 3 (liquid crystal resistance RL C + liquid crystal capacitance I C
This is the waveform of the voltage VLC applied to both ends of the LC parallel circuit), and is normalized by the rising voltage threshold ■1 of the two-terminal element. In addition, (d) is the voltage waveform of crosstalk leaking from the adjacent signal electrodes to both ends of the equivalent circuit of one pixel light of the liquid crystal (parallel circuit of liquid crystal resistor RL C + liquid crystal capacitor CLc) in Fig. 3. , is standardized by the rising voltage threshold value ■1 of a two-terminal element.

走査電極S1には、第4図の例及び第5図の例とも、電
圧V、として、選択期間T、で”S+保持期間T、で■
□となるパルス波形がフ!/−ム時間T、毎に極性反転
して印加されている。
In both the example of FIG. 4 and the example of FIG.
The pulse waveform that becomes □ is F! The polarity is reversed and applied every / - time T.

一方、信号型tid2には、第4図の例では、電圧V、
として、選択期間T、で−■6.保持期間T、でV!1
  (VD >VH)となるパルス波形がフレーム時間
Tt毎に極性反転して印加されている。
On the other hand, in the example of FIG. 4, the signal type tid2 has voltages V,
As, in the selection period T, -■6. Holding period T, V! 1
A pulse waveform satisfying (VD > VH) is applied with its polarity inverted every frame time Tt.

従って、第4図の例では、信号電極d2につながる複数
の画素のうち、対象となる画素はONとなる(即ち、点
灯し)、それ以外の全ての画素はOFFとなる(即ち、
消灯する)、最も不利なON状態となる。
Therefore, in the example of FIG. 4, among the plurality of pixels connected to the signal electrode d2, the target pixel is turned ON (i.e., lit), and all other pixels are OFF (i.e.,
), which is the most disadvantageous ON state.

また、第5図の例では、信号電極d2に、電圧V、とし
て、選択期間T、で■6.保持期間T。
In the example of FIG. 5, the voltage V is applied to the signal electrode d2 during the selection period T, and 6. Retention period T.

で−■。となるパルス波形がフレーム時間Tt毎に極性
反転して印加されている。従って、第5図の例では、信
号電極d2につながる複数の画素のうち、対象となる画
素はOFFとなり、それ以外の全ての画素はONとなる
、最も不利なOFF状態となる。
So-■. A pulse waveform with the polarity reversed every frame time Tt is applied. Therefore, in the example shown in FIG. 5, among the plurality of pixels connected to the signal electrode d2, the target pixel is turned OFF, and all other pixels are turned ON, which is the most disadvantageous OFF state.

第4図及び第5図の例では、フレーム時間T。In the example of FIGS. 4 and 5, the frame time T.

は1/60secとし、選択期間T、はTt/N=1/
60000secである。また、二端子型素子の立ち上
り電圧閾値■、をIOVに設定しである。印加電圧絶対
値が、このVT以下の電圧では、二端子型素子の抵抗R
MLは4.7X10”Ω(オフ抵抗値)となり、−画素
当りの液晶抵抗RLcと等しい値が得られ、7丁以上の
電圧では、抵抗RNLは4.7X10’Ω(オン抵抗値
)となり、オンオフ比として10’の値が得られている
。ここでは、走査電極の電圧波形の■、を■1と等しく
選び■□をVlの1/lOとし、信号電極の電圧波形の
voを走査電極の電圧波形の■3の1/2とし、Vcは
VDと等しく選んである。
is 1/60 sec, and the selection period T is Tt/N=1/
It is 60000 seconds. In addition, the rising voltage threshold (2) of the two-terminal element is set to IOV. When the absolute value of the applied voltage is below this VT, the resistance R of the two-terminal element
ML becomes 4.7X10'Ω (off resistance value), which is equal to the liquid crystal resistance RLc per pixel, and at a voltage of 7 or more, the resistance RNL becomes 4.7X10'Ω (on resistance value), A value of 10' is obtained as the on-off ratio.Here, ■, of the voltage waveform of the scanning electrode is selected equal to ■1, and ■□ is set to 1/1O of Vl, and vo of the voltage waveform of the signal electrode is set as the voltage waveform of the scanning electrode. The voltage waveform is set to 1/2 of 3, and Vc is selected to be equal to VD.

さて、最も不利なON状態である第4図の例の場合、電
圧vLcの値は、選択期間T1以内に、その最大となり
得る値V、+V、−V、(本実施例では規格化値で0.
5)に達して飽和し、保持期間Tbの初期に容1cnL
の効果により、0.44に急減した後、緩やかに減少し
、保持期間Tbの終了時において0.33となり、RM
S値(自乗平均値)としては0.39となる。
Now, in the case of the example shown in FIG. 4, which is the most disadvantageous ON state, the value of the voltage vLc will be the maximum possible value V, +V, -V (in this example, the normalized value) within the selection period T1. 0.
5) and reaches saturation, and at the beginning of the retention period Tb, the volume is 1 cnL.
Due to the effect of
The S value (root mean square value) is 0.39.

この表示状態において、最も大きな妨害を対象となる画
素に与える電圧波形を、隣接信号電極に加える実験を行
う。この最も大きな妨害を与える電圧波形とは、保持期
間T、中−VDとなる電圧波形、即ち、隣接信号電極に
つながる全ての画素をONとする電圧波形である。
In this display state, an experiment is performed in which a voltage waveform that causes the largest disturbance to the target pixel is applied to the adjacent signal electrode. The voltage waveform that causes the greatest disturbance is the voltage waveform that is −VD during the holding period T, that is, the voltage waveform that turns on all pixels connected to the adjacent signal electrodes.

上記した実験の結果、電圧VLCの波形は殆んど変らず
、画像上でON状態となっている対象画素の輝度も変動
がなかった。また、その時の電圧VLCO値を調べたと
ころ、隣接信号電極からのクロストークとして第4図(
d)に実線で示す樺な微量の波形しか、第4図(C)の
波形に加わっていないことがわかった。
As a result of the above experiment, the waveform of the voltage VLC hardly changed, and the brightness of the target pixel in the ON state on the image did not change either. In addition, when we investigated the voltage VLCO value at that time, we found that crosstalk from adjacent signal electrodes was detected as shown in Figure 4 (
It was found that only a small amount of birch-like waveform shown by the solid line in d) was added to the waveform in FIG. 4(C).

一方、最も不利なOFF状態である第5図の例の場合は
、電圧vtcO値はRMS値として、o、。
On the other hand, in the case of the example of FIG. 5, which is the most disadvantageous OFF state, the voltage vtcO value is o, as an RMS value.

14(規格化値)であった。It was 14 (normalized value).

この表示状態において、最も大きな妨害を対象となる画
素に与える電圧波形を、隣接信号電極に加える実験を行
う。この最も大きな妨害を与える電圧波形とは、保持期
間T、中VDとなる電圧波形、即ち、隣接信号電極につ
ながる全ての画素をOFFとする電圧波形である。
In this display state, an experiment is performed in which a voltage waveform that causes the largest disturbance to the target pixel is applied to the adjacent signal electrode. The voltage waveform that causes the greatest disturbance is the voltage waveform that is VD during the holding period T, that is, the voltage waveform that turns off all pixels connected to the adjacent signal electrodes.

上記した実験の結果、電圧vtcの波形は変らず、画像
上でOFF状態となっている対象画素の輝度も変動がな
かった。また、その時の電圧VLCの値を調べたところ
、隣接信号電極からのクロストークとして第5図(d)
に実線で示す様な微量の波形しか、第5図(C)の波形
に加わっていないことがわかった。
As a result of the above experiment, the waveform of the voltage vtc did not change, and the brightness of the target pixel in the OFF state on the image did not change. In addition, when the value of the voltage VLC at that time was investigated, it was found that crosstalk from adjacent signal electrodes was detected as shown in Figure 5(d).
It was found that only a small amount of waveform as shown by the solid line was added to the waveform in FIG. 5(C).

さて、本実施例である第1図の液晶ディスプレイパネル
との比較の為に、従来の液晶ディスプレイパネルに対し
ても、最も不利なON状態で、対象となる画素を駆動し
、かつ、最も大きな妨害をその画素に与える電圧波形を
隣接信号電極に加える実験を、前述した第4図の例の場
合と同様に行った。
Now, for comparison with the liquid crystal display panel of this embodiment shown in FIG. An experiment in which a voltage waveform imparting disturbance to that pixel was applied to an adjacent signal electrode was conducted in the same manner as in the example of FIG. 4 described above.

その実験の結果、画像上でON状態となっている対象画
素の輝度は、第4図の例の場合よりも低下してしまった
。また、電圧VLCO値を調べたところ、隣接信号電極
からのクロストークとして、第4図(d)に点線で示す
様な、初期値(規格化値)約−0,1の緩い減衰波形が
、第4図(C)の波形に加わっていることがわかった。
As a result of the experiment, the brightness of the target pixel in the ON state on the image was lower than in the example shown in FIG. 4. In addition, when the voltage VLCO value was examined, a slowly attenuated waveform with an initial value (normalized value) of approximately -0.1, as shown by the dotted line in Figure 4(d), was generated as crosstalk from adjacent signal electrodes. It was found that the waveform was added to the waveform of FIG. 4(C).

これにより、従来例では電圧VLCの値が本実施例より
約20%余り低下していることがわかり、寄生容1c、
、による結合がクロストークの大きな原因となっている
ことをも確認できた。換言すれば、本発明によりクロス
トークに強くなり、画像表示内容に依存して輝度が変動
するという問題が解決できることを示した。
As a result, it can be seen that in the conventional example, the value of voltage VLC is approximately 20% lower than in this example, and the parasitic capacitance 1c,
It was also confirmed that the coupling caused by , is a major cause of crosstalk. In other words, it has been shown that the present invention is resistant to crosstalk and can solve the problem of brightness fluctuations depending on the image display content.

次いで、従来の液晶ディスプレイパネルに対し、最も不
利なOFF状態で、対象となる画素を駆動し、かつ、最
も大きな妨害をその画素に与える電圧波形を隣接信号電
極に加える実験も、前述した第5図の例の場合と同様に
行った。
Next, in the conventional liquid crystal display panel, an experiment was conducted in which the target pixel was driven in the most disadvantageous OFF state, and a voltage waveform that caused the greatest disturbance to the pixel was applied to the adjacent signal electrode. This was done in the same way as in the example shown.

その実験の結果、対象画素のOFF状態は第5図の例の
場合よりも劣化し、画像上では完全な黒でなくわずかに
灰色がかってきた。また、電圧V、。。
As a result of the experiment, the OFF state of the target pixel became worse than in the example shown in FIG. 5, and the image became slightly grayish instead of completely black. Also, the voltage V,. .

の値についても調べたところ、隣接信号電極からのクロ
ストークとして、第5図(d)に点線で示す様な、初期
値(規格化値)約+0.1の緩い減衰波形が、第5図(
C)の波形に加わっていることが明らかとなった。即ち
、ON状態の時のほぼ20%を越える電圧が電圧V41
.として液晶に加わっており、この電圧により液晶のも
れ光が大きくなっていることが判明した。
When we also investigated the value of (
It became clear that it was added to the waveform of C). In other words, the voltage that exceeds approximately 20% in the ON state is the voltage V41.
.. It was found that this voltage caused the liquid crystal to leak more light.

また、従来の液晶ディスプレイパネルに対し、最も不利
なOFF状態で、対象となる画素を駆動し、隣接信号電
極にはその画素に妨害を与えない様な電圧波形を加える
実験も、行った。
We also conducted an experiment in which a target pixel was driven in the most unfavorable OFF state for a conventional liquid crystal display panel, and a voltage waveform that did not interfere with the pixel was applied to the adjacent signal electrode.

その実験の結果、電圧VLCの波形には初期値(規格化
値)約0.02の緩い減衰波形が余計に加わっていて、
電圧V1.Cの値が規格化値で0.034に達していた
。このことから従来例では、対象となる画素を駆動する
走査電極の電圧以外に、寄生容、!tCsr’による結
合により隣接走査電極の電圧を拾っていることがわかっ
た。
As a result of the experiment, the voltage VLC waveform had an extra loose attenuation waveform with an initial value (normalized value) of about 0.02,
Voltage V1. The normalized value of C reached 0.034. Therefore, in the conventional example, in addition to the voltage of the scanning electrode that drives the target pixel, parasitic capacitance! It was found that the voltage of the adjacent scanning electrode was picked up by the coupling by tCsr'.

また、従来例において対象となる画素の輝度を一定とす
る中間調表示を行う場合、隣接画素の表示状態に依存し
て、実際には対象となる画素の輝度は変動してしまうが
、この現象も、寄生容量CSP’による結合によって隣
接走査電極の電圧が、また、寄生容量CdPによる結合
によって隣接信号電極の電圧が、それぞれ洩れ込むこと
によるものであることがわかった。
In addition, when performing halftone display in which the brightness of the target pixel is constant in the conventional example, the brightness of the target pixel actually fluctuates depending on the display state of adjacent pixels, but this phenomenon It was also found that this is because the voltage of the adjacent scanning electrode leaks due to the coupling due to the parasitic capacitance CSP', and the voltage of the adjacent signal electrode leaks due to the coupling due to the parasitic capacitance CdP.

即ち、輝度変動の原因となる寄生容量C4p+cs+、
’は、従来例では、各々、約0.056pF。
That is, parasitic capacitance C4p+cs+, which causes brightness fluctuations,
' are each about 0.056 pF in the conventional example.

約0.0 O57p Fに達しているが、本実施例では
、各々、約0.0065pF、0゜002pFに減少し
ている。
They reach approximately 0.057pF, but in this example, they are reduced to approximately 0.0065pF and 0°002pF, respectively.

この様に、寄生容量が従来例では多く、本実施例では減
少しているのは、従来例では、画素境界部が比誘電率1
0の液晶で満たされ、保護膜(SiNx比誘電率7.配
向膜:比誘電率3)を含めた等価的な比誘電率が8.7
4となっているのに対し、本実施例では比誘電率3の充
填体(ポリイミド系樹脂)で満され、保護膜(SiNs
比誘電率7)を含めた画素境界部の等価的な比誘電率が
3.3となっているためである。
In this way, the reason why the parasitic capacitance is large in the conventional example and reduced in this example is that in the conventional example, the pixel boundary has a dielectric constant of 1.
0 liquid crystal, and the equivalent dielectric constant including the protective film (SiNx dielectric constant 7. Alignment film: dielectric constant 3) is 8.7.
4, whereas in this example, it is filled with a filler (polyimide resin) with a dielectric constant of 3, and a protective film (SiNs
This is because the equivalent dielectric constant of the pixel boundary including the dielectric constant 7) is 3.3.

従って、比誘電率が液晶の比誘電率より小さい充填体を
もって画素境界部の大部分の体積を満たせば、問題とな
る寄生容量が減少することは明らかであり、画質改善の
効果が有る。
Therefore, it is clear that if most of the volume of the pixel boundary is filled with a filler whose dielectric constant is smaller than that of the liquid crystal, the parasitic capacitance that becomes a problem will be reduced, and this will have the effect of improving image quality.

第6図は第1図の液晶ディスプレイパネルを製造するた
めの他の製造工程の主要部分を示す工程図である。
FIG. 6 is a process diagram showing the main parts of another manufacturing process for manufacturing the liquid crystal display panel of FIG. 1.

尚、第6図では、上板7.下板1に対するパターン形成
工程の前半部分を略している。
In addition, in FIG. 6, the upper plate 7. The first half of the pattern forming process for the lower plate 1 is omitted.

第6図の製造工程では、前述の第2図の製造工程と異な
り、下板1上に充填体の形成を行わず、上板7において
、配向膜のラビング(ステップC)を行った後に、液晶
ギャップ設定用のビーズ分散(ステップn)を行い、そ
の後、シール剤印刷(ステップd)を兼ねて、充填体の
印刷を行い、シール剤乾燦(ステップe)を行う。以後
の工程は第2図の工程と同じである。
In the manufacturing process shown in FIG. 6, unlike the manufacturing process shown in FIG. Bead dispersion for setting the liquid crystal gap (step n) is performed, then a filler is printed, which also serves as sealant printing (step d), and the sealant is dried (step e). The subsequent steps are the same as those shown in FIG.

第6図の製造工程によれば、独立の充填体形成工程(塗
付、乾燥、ホトエツチング)を省略することが出来る。
According to the manufacturing process shown in FIG. 6, independent filling body forming steps (coating, drying, photo-etching) can be omitted.

次に、本発明の第2の実施例を第7図を用いて説明する
Next, a second embodiment of the present invention will be described using FIG. 7.

第7図(a)は本発明の第2の実施例を示す斜視図、第
7図(b)は第7図(a)における画素の一つを拡大し
て示した平面図、第7図(C)は第7図(b)における
A−A’力方向断面を示す断面図、第7図(d)は第7
図(b)におけるBB′方向の断面を示す断面図、第7
図(e)は第7図(b)におけるC−C’力方向断面を
示す断面図、である。
FIG. 7(a) is a perspective view showing a second embodiment of the present invention, FIG. 7(b) is a plan view showing an enlarged view of one of the pixels in FIG. 7(a), and FIG. (C) is a sectional view showing the A-A' force direction cross section in Fig. 7(b), and Fig. 7(d) is a cross-sectional view showing the AA' force direction section in Fig. 7(b).
Sectional view showing the cross section in the BB' direction in Figure (b), No. 7
FIG. 7(e) is a sectional view showing a cross section along the line C-C' in the force direction in FIG. 7(b).

本実施例が第1図の実施例と異なる点は、画素電極2の
境界部分に形成される充填体11のうち、二端子型素子
8を含む走査電極9の部分に形成される充填体が、二端
子型素子8とそれに極近い部分の走査電極9を横断して
、隣接画素電極の端部を結ぶ区域のみに限られている点
と、信号電極6の境界部分に形成される充填体が、信号
電極6に平行な画素電極2の二辺の全長とほぼ同じ長さ
となっている点である。
This embodiment differs from the embodiment shown in FIG. , crossing the two-terminal element 8 and the scan electrode 9 in the vicinity thereof, a point limited only to the area connecting the ends of adjacent pixel electrodes, and a filling body formed at the boundary part of the signal electrode 6. However, the length is approximately the same as the total length of the two sides of the pixel electrode 2 parallel to the signal electrode 6.

この様に構成することで、各画素間を液晶が流れ易くな
り、液晶注入工程(第2図または第6図のステップりに
おいて、液晶の注入が容易どなり、作業時間が短縮され
る。また、画像上の効果も、第1図の実施例と同様とな
る。
With this configuration, the liquid crystal can easily flow between each pixel, and the liquid crystal can be easily injected in the liquid crystal injection process (steps in FIG. 2 or 6), reducing the working time. The effect on the image is also similar to that of the embodiment shown in FIG.

次に、本発明の第3の実施例を第8図を用いて説明する
Next, a third embodiment of the present invention will be described using FIG. 8.

第8図(a)は本発明の第3の実施例における画素の一
つを拡大して示した平面図、第8図(b)は第8図(a
)におけるA−A’力方向断面を示す断面図、第8図(
C)は第8図(a)におけるB−B’力方向断面を示す
断面図、第8図(d)は第8図(a)におけるc−c’
力方向断面を示す断面図、である。
FIG. 8(a) is an enlarged plan view of one of the pixels in the third embodiment of the present invention, and FIG. 8(b) is the plan view shown in FIG. 8(a).
), FIG. 8 (
C) is a sectional view showing the BB' force direction cross section in Fig. 8(a), and Fig. 8(d) is a sectional view showing c-c' in Fig. 8(a).
FIG. 3 is a cross-sectional view showing a cross section in the force direction.

本実施例が第1図または第7図の実施例と異なる点は、
画素電極2の境界部分に形成される充填体11のうち、
二端子型素子8を含む走査電極9の部分に形成される充
填体が、下板l上に形成され、信号電極6の境界部分に
形成される充填体が、上板7上に形成され、かつ、これ
ら充填体が、対向する上板7または下板1に接していな
い点である。
The difference between this embodiment and the embodiment shown in FIG. 1 or 7 is as follows.
Of the filling bodies 11 formed at the boundary portions of the pixel electrodes 2,
A filling body formed on the portion of the scanning electrode 9 including the two-terminal element 8 is formed on the lower plate l, a filling body formed on the boundary portion of the signal electrode 6 is formed on the upper plate 7, In addition, these filling bodies are not in contact with the opposing upper plate 7 or lower plate 1.

なお、本実施例の製造工程とし。て、第2図に示した製
造工程を適用する場合は、新たに、上板7上に充填体を
形成する工程(ビーズ分散も必要)を挿入し、また、第
6図に示した製造工程を適用する場合は、新たに、下板
l上に充填体を形成する工程を挿入すれば良い。
Note that the manufacturing process of this example is as follows. Therefore, when applying the manufacturing process shown in FIG. 2, a new step of forming a filling body on the upper plate 7 (bead dispersion is also required) is added, and the manufacturing process shown in FIG. When applying this method, it is sufficient to newly insert a step of forming a filling body on the lower plate l.

本実施例によれば、第7図の実施例と同様の画像上の効
果及び製造工程上の効果を得ることができる。
According to this embodiment, the same image effects and manufacturing process effects as in the embodiment shown in FIG. 7 can be obtained.

なお、本実施例の変形例として、画素電極2の境界部分
に形成される充填体11のうち、下板1上に形成される
充填体(即ち、二端子型素子8を含む走査電極9の部分
に形成される充填体)を走査電極9の方向に画素電極2
の四隅付近まで延長し、また、上板7上に形成される充
填体(即ち、信号電極6の境界部分に形成される充填体
)を信号電極6の方向に画素電極2の四隅付近まで延長
し、両方の充填体を画素電極2の四隅付近で対向して接
触させ、両方の充填体の厚さの和をもって、液晶ギャッ
プを定めるようにすることもできる。
As a modification of this embodiment, among the filling bodies 11 formed at the boundary portions of the pixel electrodes 2, the filling bodies formed on the lower plate 1 (i.e., the filling bodies formed on the scanning electrode 9 including the two-terminal element 8) are The filler formed in the pixel electrode 2 in the direction of the scanning electrode 9.
The filler formed on the upper plate 7 (that is, the filler formed at the boundary of the signal electrode 6) is extended in the direction of the signal electrode 6 to the vicinity of the four corners of the pixel electrode 2. However, it is also possible to make both filling bodies face each other and contact each other near the four corners of the pixel electrode 2, and to define the liquid crystal gap by the sum of the thicknesses of both filling bodies.

その際、下板1上に形成される充填体の厚さと上板7上
に形成される充填体の厚さとは必ずしも等しくする必要
はなく、寄生容量を低減させることを考えて、上板7上
に形成される充填体の厚さをより厚くする方が効果的で
ある。
At this time, the thickness of the filling body formed on the lower plate 1 and the thickness of the filling body formed on the upper plate 7 do not necessarily have to be equal, and in order to reduce parasitic capacitance, the thickness of the filling body formed on the upper plate 7 is not necessarily equal. It is more effective to increase the thickness of the filler formed thereon.

次に、本発明の第4の実施例を第9図を用いて説明する
Next, a fourth embodiment of the present invention will be described using FIG. 9.

第9図(a)は本発明の第4の実施例における画素の一
つを拡大して示した平面図、第9図(b)は第9図(a
)におけるA−A’力方向断面を示す断面図、第9図(
c)は第9図(a)におけるB−B’力方向断面を示す
断面図、第9図(d)は第9図(a)におけるC−C’
力方向断面を示す断面図、である。
FIG. 9(a) is an enlarged plan view of one of the pixels in the fourth embodiment of the present invention, and FIG.
), a cross-sectional view showing the A-A' force direction cross section at
c) is a cross-sectional view showing the BB' force direction cross section in FIG. 9(a), and FIG. 9(d) is a cross-sectional view showing the cross-section in the force direction of FIG. 9(a).
FIG. 3 is a cross-sectional view showing a cross section in the force direction.

本実施例が第1図、第7図または第8図の実施例と異な
る点は、保護膜3が充填体11の形成されている部分に
だけ形成されている点である。
This embodiment differs from the embodiments shown in FIG. 1, FIG. 7, or FIG. 8 in that the protective film 3 is formed only in the portion where the filler 11 is formed.

本実施例の製造工程を第10図を用いて説明する。The manufacturing process of this example will be explained using FIG. 10.

第10図は第9図の液晶ディスプレイパネルを製造する
ための製造工程の主要部を示す工程図である。
FIG. 10 is a process diagram showing the main parts of the manufacturing process for manufacturing the liquid crystal display panel of FIG. 9.

なお、第10図において、上板1の製造工程は省略しで
ある。
In addition, in FIG. 10, the manufacturing process of the upper plate 1 is omitted.

まず、下板1上に、ITO膜、Cr膜の堆積(ステップ
0)を順次行い、次に、走査電極92画素電極2の形成
パターン形成(ステップP)をホトエツチングにより行
う。この状態ではITO膜の画素電極2上にもCr膜が
積層されている。
First, an ITO film and a Cr film are sequentially deposited on the lower plate 1 (step 0), and then a pattern for forming the scanning electrode 92 and pixel electrode 2 is formed (step P) by photoetching. In this state, a Cr film is also laminated on the pixel electrode 2 of the ITO film.

次いで、a−3illを全面に堆積し、その上にさらに
Cr膜を0.1 p mの厚さで堆積し、二端子型素子
8のホトレジストパターンを通常のホトレジストパター
ン形成工程で形成する。そして、フッソを含むガスでド
ライエツチング(RIE等)L2、ホトレジストパター
ンを除去し、下端子型素子8の形成(ステップq)を柊
える。
Next, a-3ill is deposited on the entire surface, and a Cr film is further deposited thereon to a thickness of 0.1 pm, and a photoresist pattern of the two-terminal element 8 is formed by a normal photoresist pattern forming process. Then, the photoresist pattern is removed by dry etching (such as RIE) L2 with a gas containing fluorine, and the formation of the lower terminal type element 8 (step q) is completed.

さらに、外部接続の端子部をマスクし、シリコンナイト
ライドから成る保護膜3の堆積(ステップr)をプラズ
マCVDを用いて行い、その後、ポリイミド系樹脂から
成る充填体膜の形式(ステップS)を回転塗付またはロ
ーラフート・で行う。
Furthermore, the external connection terminals are masked, and a protective film 3 made of silicon nitride is deposited using plasma CVD (step R), and then a filler film made of polyimide resin is deposited (step S). Apply by rotating or using a roller foot.

充填体膜乾燥後、ホトレジストを塗布し、それが乾燥し
た後、充填体のボトレジストパターンを形成する。
After the filler film dries, a photoresist is applied, and after it dries, a bottom resist pattern of the filler is formed.

そして、充填体膜をエツチングした後、フッソを含むガ
スを用いたドライエツチング(RIE等)ヲ行い、さら
にボトレジストパターンを除去し、充填体パターン及び
保護膜パターンの形成(ステップt)を終える。そして
、画素電極2上のCr膜をエツチング(ステップu)し
7て除去した後、配向膜4,4′の形成(ステップh 
)を行う。
After etching the filler film, dry etching (such as RIE) using a gas containing fluorine is performed, and the bottom resist pattern is removed to complete the formation of the filler pattern and the protective film pattern (step t). After removing the Cr film on the pixel electrode 2 by etching (step u) 7, alignment films 4 and 4' are formed (step h).
)I do.

配向膜形成工程以降の下板1の製造工程及び」−板7の
製造工程は第2図に示したのと同様である。
The manufacturing process of the lower plate 1 and the manufacturing process of the "-plate 7" after the alignment film forming process are the same as those shown in FIG.

本実施例では、走査電極9」二のCr膜は一部欠G3る
が、走査電極9の抵抗は殆んど増加しない。
In this embodiment, although a portion of the Cr film on the scanning electrode 9'2 is missing G3, the resistance of the scanning electrode 9 hardly increases.

また、走査電極9の部分に形成される充填体のパターン
は、角が直角でなく45sに落しであるが、これは液晶
注入の際の抵抗を下げ、注入を容易とするためである。
In addition, the pattern of the filler formed in the scanning electrode 9 part has corners not at right angles but at 45s, and this is to lower the resistance when injecting the liquid crystal and to facilitate the injecting.

本実施例では、画素電極2上に保護膜3が無く、そのた
め、液晶容”It e t cが等価的に太き(なり、
駆動の効率が向上する。また、下板1の製造に要するホ
トマスクも、充填体を形成するための分も含めて3枚で
足りる。即ち、第1図2第7図の実施例に比べて、ホ[
・マスクが1枚節約できる。また、画像上の効果は前記
した第1図、第7図、第8図の実施例と同等かそれ以上
である。
In this embodiment, there is no protective film 3 on the pixel electrode 2, and therefore the liquid crystal volume is equivalently thicker.
Drive efficiency is improved. Moreover, three photomasks are sufficient for manufacturing the lower plate 1, including one for forming the filling body. That is, compared to the embodiments of FIG. 1, FIG. 2, and FIG.
・You can save one mask. Further, the effect on the image is equivalent to or better than the embodiments shown in FIGS. 1, 7, and 8 described above.

次に、本発明の第5の実施例を第11図を用いて説明す
る。
Next, a fifth embodiment of the present invention will be described using FIG. 11.

第11図(a)は本発明の第5の実施例における画素の
一つを拡大し7て示した平面図、第11図(b)は第1
1図(a)におけるA−A’力方向断面を示す断面図1
、第11図(C)は第11図(a)におりるB−B’力
方向断面を示す断面図、第11図(d)は第11図(a
)におけるC−C′力方向断面を示す断面図、である。
FIG. 11(a) is an enlarged plan view of one of the pixels in the fifth embodiment of the present invention, and FIG. 11(b) is a plan view showing the first pixel in the fifth embodiment.
Cross-sectional view 1 showing the A-A' force direction cross section in Figure 1(a)
, FIG. 11(C) is a sectional view showing the BB' force direction cross section in FIG. 11(a), and FIG.
) is a cross-sectional view showing a cross section along the line C-C′ in the force direction.

本実施例は、前述の第9図の実施例において、シリコン
ナイトライドから成る保護膜3を削除したものであって
、充填体11が保護膜の役割を兼ねており、工程数が削
減できる。
In this embodiment, the protective film 3 made of silicon nitride is removed from the embodiment shown in FIG. 9 described above, and the filler 11 also serves as a protective film, so that the number of steps can be reduced.

また、本実施例においては、充填体11に感光性ポリイ
ミド樹脂を用いることができ、ホトレジスト及びその塗
布工程を削除することができると言う利点が生まれる。
Further, in this embodiment, a photosensitive polyimide resin can be used for the filler 11, and there is an advantage that the photoresist and its coating process can be omitted.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、画素電極と隣接信号電極、隣接走査電
極との間の寄生容量を従来の10%近くに減少させるこ
とができる。従って、クロス[・−りが少なくなるため
、コントラストの劣化や中間調表示の狂いも無く、高精
細な液晶ディスプi/イパネルを実現することができ、
また、大画面化しても、信号源から離れた位置にある画
素に対し、その信号書き込み速度が遅くなって、輝度傾
斜が発生することもない。
According to the present invention, the parasitic capacitance between a pixel electrode and adjacent signal electrodes and adjacent scanning electrodes can be reduced to nearly 10% of the conventional value. Therefore, since there is less cross-distortion, it is possible to realize a high-definition liquid crystal display panel without deteriorating contrast or distorting halftone display.
Furthermore, even if the screen is made larger, the signal writing speed for pixels located far from the signal source becomes slow and luminance gradient does not occur.

また、充填体によって下板と上板を固定することも可能
であるため、大画面化した場合、ガラス板や液晶の自重
により、液晶ディスプレイパネルが多少撓んだとしても
、液晶ディスプレイパネル上のいずれの位置においても
液晶ギャップを等しくすることができ、従って、画面内
での階調の変動を無くずことができる。
In addition, it is possible to fix the lower and upper plates with a filler, so when increasing the screen size, even if the liquid crystal display panel bends slightly due to the weight of the glass plate and liquid crystal, the The liquid crystal gap can be made equal at any position, and therefore, variations in gradation within the screen can be eliminated.

また、特に、スイッチング素子として、歩留りの低下が
少なく工程数の少ない二端子型素子を用いても、画質劣
化のない大画面で高精細な液晶デイスレイパネルを、十
分製造することができため、非常に高価で実現性も低い
と見られていた20インチ級の高精細な液晶デイスレイ
パネルを実現することも可能である。
In particular, even if a two-terminal element is used as a switching element, which reduces yield and requires fewer steps, it is possible to sufficiently manufacture large-screen, high-definition liquid crystal display panels without deteriorating image quality. It is also possible to realize a 20-inch class high-definition liquid crystal display panel, which was considered extremely expensive and unlikely to be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は本発明の第1の実施例を示す斜視図、第
1図(b)は第1図(a)における画素の一つを拡大し
て示した平面図、第1図(C)は第1図(b)における
A−A’力方向断面を示す断面図、第1図(d)は第1
図(b)におけるB−B’力方向断面を示す断面図、第
2図は第1図の液晶ディスプレイパネルを製造するため
の製造工程の主要部分を示す工程図、第3図は第1図の
液晶ディスプレイパネルの等価回路を示す回路図、第4
図及び第5図はそれぞれ第3図の走査電極及び信号電極
に印加される電圧波形とそれにより液晶に加えられる電
圧波形の一例を示す波形図、第6図は第1図の液晶ディ
スプレイパネルを製造するための他の製造工程の主要部
分を示す工程図、第7図(a)は本発明の第2の実施例
を示す斜視図、第7図(b)は第7図(a)における画
素の一つを拡大して示した平面図、第7図(C)は第7
図(b)におけるA−A’力方向断面を示す断面図、第
7図(d)は第7図(b)におけるB−B′方向の断面
を示す断面図、第7図(e)は第7図(b)におけるc
−c’力方向断面を示す断面図、第8図(a)は本発明
の第3の実施例における画素の一つを拡大して示した平
面図、第8図(b)は第8図(a)におけるA−A’力
方向断面を示す断面図、第8図(C)は第8図(a)に
おけるB−B’力方向断面を示す断面図、第8図(d)
は第8図(a)におけるc−c’力方向断面を示す断面
図、第9図(a)は本発明の第4の実施例における画素
の一つを拡大して示した平面図、第9図(b)は第9図
(a)におけるA−A’力方向断面を示す断面図、第9
図(C)は第9図(a)におけるB−B’力方向断面を
示す断面図、第9図(d)は第9図(a)におけるc−
c’力方向断面を示す断面図、第10図は第9図の液晶
ディスプレイパネルを製造するための製造工程の主要部
を示す工程図、第11図(a)は本発明の第5の実施例
における画素の一つを拡大して示した平面図、第11図
(b)は第11図(a)におけるA−A’力方向断面を
示す断面図、第11図(C)は第11図(a)における
B−B’力方向断面を示す断面図、第11図(d)は第
11図(a)におけるc−c’力方向断面を示す断面図
、である。 符号の説明 l・・・下板、2・・・画素電極、3・・・保護膜、4
.4′・・・配向膜、5・・・液晶、6・・・信号電極
、7・・・上板、8・・・二端子型素子、9・・・走査
電極、11・・・充填体。 第1図(a) 代理人 弁理士 並 木 昭 夫 第 図(b) 第 図Cd) 第 図 千違反 上J& 第 図 第 図 第 図(a) 第 図 千J及 二ふ( 第7図(b) 第 図(d)第 図(e) 第 図(c) 第 図(a) 蘂 図(e) 第 図(d) 第 図(b) 第10 図 千才反 第9 図(a) 第 図(c) 第 図(d) 1a11 図(a) 第 図(c)第11 図(d) 第11 図(1))
FIG. 1(a) is a perspective view showing a first embodiment of the present invention, FIG. 1(b) is a plan view showing an enlarged view of one of the pixels in FIG. 1(a), and FIG. (C) is a sectional view showing the A-A' force direction cross section in Fig. 1(b), and Fig. 1(d) is a cross-sectional view showing the AA' force direction cross section in Fig. 1(b).
2 is a process diagram showing the main parts of the manufacturing process for manufacturing the liquid crystal display panel shown in FIG. Circuit diagram showing the equivalent circuit of the liquid crystal display panel, No. 4
5 and 5 are waveform diagrams showing an example of the voltage waveforms applied to the scanning electrode and signal electrode of FIG. 3, respectively, and the voltage waveforms applied to the liquid crystal accordingly. FIG. FIG. 7(a) is a perspective view showing the second embodiment of the present invention, and FIG. 7(b) is a process diagram showing the main parts of other manufacturing steps for manufacturing. A plan view showing an enlarged view of one of the pixels, FIG. 7(C) is the seventh
7(d) is a sectional view showing the cross section in the B-B' direction in FIG. 7(b), and FIG. 7(e) is c in Figure 7(b)
-c' A sectional view showing the cross section in the force direction, FIG. 8(a) is a plan view showing an enlarged view of one of the pixels in the third embodiment of the present invention, and FIG. 8(a) is a sectional view showing the AA' force direction cross section, FIG. 8(C) is a sectional view showing the BB' force direction cross section in FIG. 8(a), FIG. 8(d)
9(a) is a plan view showing an enlarged view of one of the pixels in the fourth embodiment of the present invention, and FIG. 9(b) is a sectional view showing the AA' force direction cross section in FIG. 9(a),
Figure (C) is a cross-sectional view showing the BB' force direction cross section in Figure 9(a), and Figure 9(d) is the c-
c' A sectional view showing a cross section in the force direction, FIG. 10 is a process diagram showing the main part of the manufacturing process for manufacturing the liquid crystal display panel of FIG. 9, and FIG. 11(a) is a fifth embodiment of the present invention FIG. 11(b) is a plan view showing an enlarged view of one of the pixels in the example, FIG. FIG. 11(d) is a sectional view showing a cross section along line BB' in the force direction in FIG. 11(a), and FIG. Explanation of symbols l...lower plate, 2...pixel electrode, 3...protective film, 4
.. 4'... Alignment film, 5... Liquid crystal, 6... Signal electrode, 7... Upper plate, 8... Two-terminal element, 9... Scanning electrode, 11... Filler . Figure 1 (a) Agent Patent Attorney Akio Namiki Figure (b) Figure Cd) Figure 1,000 Violation J& Figure 1, Figure (a) Figure 1,000 J and 2F (Figure 7 ( b) Fig. (d) Fig. (e) Fig. (c) Fig. (a) Fig. (e) Fig. (d) Fig. (b) Fig. 10 Chisai anti Fig. 9 (a) Fig. Figure (c) Figure (d) 1a11 Figure (a) Figure (c) Figure 11 (d) Figure 11 (1))

Claims (1)

【特許請求の範囲】 1、第1の透明板の一方の面に、少なくとも、第1の方
向に向かって延びる複数の走査電極と、各走査電極間に
それぞれ該走査電極に沿って複数個ずつ配され、各々ほ
ぼ四角形状を成し、透明な複数の画素電極と、各画素電
極と各々の画素電極における隣接する2本の走査電極の
うちの1本との間にそれぞれ接続される複数のスイッチ
ング素子と、をそれぞれ形成し、第2の透明板の一方の
面に、透明な対向電極を形成し、前記第1の透明板の、
前記走査電極、画素電極及びスイッチング素子の形成さ
れた面(以下、第1の面と称す。)と前記第2の透明板
の、前記対向電極の形成された面(以下、第2の面と称
す。)とを対向させ、その間の空間に液晶を注入し、封
止して成る液晶ディスプレイパネルにおいて、 各画素電極の各々の四辺部分に対応する、前記走査電極
部分及び前記スイッチング素子部分を含む、隣接する画
素電極との間の境界部分において、所定の部分を除いて
、前記第1の透明板の第1の面と前記第2の透明板の第
2の面との間に、前記液晶の誘電率よりも低い誘電率を
有する物質から成る充填体を設けたことを特徴とする液
晶ディスプレイパネル。 2、請求項1に記載の液晶ディスプレイパネルにおいて
、前記境界部分における前記充填体を設けない部分は、
各画素電極の各々の四隅部分であることを特徴とする液
晶ディスプレイパネル。 3、請求項1または2に記載の液晶ディスプレイパネル
において、前記充填体の高さでもって、前記第1の透明
板の第1の面と前記第2の透明板の第2の面との間の間
隔を規定したことを特徴とする液晶ディスプレイパネル
。 4、請求項1、2または3に記載の液晶ディスプレイパ
ネルにおいて、前記充填体は、前記第1の透明板の第1
の面における、前記境界部分のうちの前記第1の方向に
沿った部分に形成された第1の充填体と、前記第2の透
明板の第2の面における、前記境界部分のうちの前記第
1の方向とほぼ直交する第2の方向に沿った部分に形成
された第2の充填体と、から成ることを特徴とする液晶
ディスプレイパネル。 5、請求項4に記載の液晶ディスプレイパネルにおいて
、前記第1の充填体及び第2の充填体は、その一部が前
記第1の透明板の第1の面と前記第2の透明板の第2の
面との間で重なり合い、前記第1及び第2の充填体の高
さでもって、前記第1の透明板の第1の面と前記第2の
透明板の第2の面との間の間隔を規定したことを特徴と
する液晶ディスプレイパネル。 6、請求項1、2、3、4または5に記載の液晶ディス
プレイパネルにおいて、前記充填体は、樹脂から成るこ
とを特徴とする液晶ディスプレイパネル。 7、請求項6に記載の液晶ディスプレイパネルにおいて
、前記樹脂はポリイミド系樹脂またはエポキシ系樹脂で
あることを特徴とする液晶ディスプレイパネル。 8、請求項1、2、3、4、5、6または7に記載の液
晶ディスプレイパネルにおいて、前記充填体は、前記第
1の透明板の第1の面及び前記第2の透明板の第2の面
にそれぞれ固着したことを特徴とする液晶ディスプレイ
パネル。 9、請求項1、2、3、4、5、6、7または8に記載
の液晶ディスプレイパネルにおいて、前記スイッチング
素子は二端子型素子から成ることを特徴とする液晶ディ
スプレイパネル。 10、請求項1、2、3、4、5、6、7 8または9に記載の液晶ディスプレイパネルにおいて、
前記第1の透明板の第1の面上に保護膜を設けたことを
特徴とする液晶ディスプレイパネル。 11、請求項10に記載の液晶ディスプレイパネルにお
いて、前記保護膜を、前記第1の透明板の第1の面上の
、前記充填体の設けられる部分のみに設けたことを特徴
とする液晶ディスプレイパネル。 12、請求項1、2、3、4、5、6、7、8、9、1
0または11に記載の液晶ディスプレイパネルにおいて
、前記充填体は、露光現像及びエッチングにより形成さ
れることを特徴とする液晶ディスプレイパネル。 13、請求項12に記載の液晶ディスプレイパネルにお
いて、前記充填体が形成された後に、配向膜が形成され
、該配向膜にラビングが施されることを特徴とする液晶
ディスプレイパネル。 14、請求項1、2、3、4、5、6、7、8、9、1
0または11に記載の液晶ディスプレイパネルにおいて
、前記充填体は、印刷により形成されることを特徴とす
る液晶ディスプレイパネル。 15、請求項1、2、3、4、5、6、7、8または9
に記載の液晶ディスプレイパネルを製造する製造方法に
おいて、前記第1の透明板の一方の面に透明な画素電極
膜及び金属膜を順次堆積し、前記走査電極のパターン及
び前記画素電極のパターンを形成する第1の工程と、形
成された前記走査電極及び前記画素電極にまたがって前
記スイッチング素子を形成する第2の工程と、形成され
た前記走査電極、前記画素電極及び前記スイッチング素
子の上に充填体膜を形成し、その後、ホトエッチングに
より前記充填体のパターンを形成する第3の工程と、前
記画素電極上に形成された前記充填体のパターンをマス
クとして前記画素電極上の不要金属膜をエッチングする
第4の工程と、形成された前記走査電極、前記画素電極
、前記スイッチング素子及び前記充填体の上に配向膜を
形成し、該配向膜にラビングを施す第5の工程と、を具
備したことを特徴とする液晶ディスプレイパネルの製造
方法。 16、請求項15に記載の製造方法において、前記充填
体膜に感光性樹脂を用いることにより、ホトレジストを
兼用するようにしたことを特徴とする液晶ディスプレイ
パネルの製造方法。 17、請求項10または11に記載の液晶ディスプレイ
パネルを製造する製造方法において、前記第1の透明板
の一方の面に透明な画素電極膜及び金属膜を順次堆積し
、前記走査電極のパターン及び前記画素電極のパターン
を形成する第1の工程と、形成された前記走査電極及び
前記画素電極にまたがって前記スイッチング素子を形成
する第2の工程と、形成された前記走査電極、前記画素
電極及び前記スイッチング素子の上に前記保護膜及び充
填体膜を順次堆積し、その後、ホトエッチングにより前
記保護膜のパターン及び前記充填体のパターンをそれぞ
れ形成する第3の工程と、前記画素電極上に形成された
前記保護膜のパターン及び前記充填体のパターンをマス
クとして前記画素電極上の不要金属膜をエッチングする
第4の工程と、形成された前記走査電極、前記画素電極
、前記スイッチング素子、前記保護膜及び前記充填体の
上に配向膜を形成し、該配向膜にラビングを施す第5の
工程と、を具備したことを特徴とする液晶ディスプレイ
パネルの製造方法。 18、請求項1、2、3、4、5、6、7、8、9、1
0、11、12、13または14に記載の液晶ディスプ
レイパネルを製造する製造方法において、前記第2の透
明板の第2の面上における、複数の前記画素電極と対向
する領域の周囲にシール用樹脂を印刷する第1の工程と
、前記シール用樹脂の乾燥後、前記第1の透明板の第1
の面と前記第2の透明板の第2の面との位置合わせを行
う第2の工程と、前記第1の透明板及び前記第2の透明
板に加圧・加熱を施し、前記シール用樹脂及び前記充填
体によって前記第1の透明板及び前記第2の透明板を固
着させる第3の工程と、を具備したことを特徴とする液
晶ディスプレイパネルの製造方法。
[Claims] 1. A plurality of scanning electrodes extending at least in the first direction on one surface of the first transparent plate, and a plurality of scanning electrodes extending along the scanning electrodes between each scanning electrode. a plurality of transparent pixel electrodes each having a substantially rectangular shape, and a plurality of pixel electrodes connected between each pixel electrode and one of two adjacent scan electrodes in each pixel electrode. a switching element, a transparent counter electrode is formed on one surface of the second transparent plate, and a switching element is formed on one surface of the second transparent plate;
The surface of the second transparent plate on which the scanning electrode, pixel electrode, and switching element are formed (hereinafter referred to as the first surface) and the surface of the second transparent plate on which the counter electrode is formed (hereinafter referred to as the second surface) ) facing each other, liquid crystal is injected into the space between them, and the liquid crystal is sealed, the liquid crystal display panel comprising the scanning electrode portion and the switching element portion corresponding to each of the four side portions of each pixel electrode. , the liquid crystal is disposed between the first surface of the first transparent plate and the second surface of the second transparent plate, except for a predetermined portion at the boundary between adjacent pixel electrodes. 1. A liquid crystal display panel comprising a filler made of a material having a dielectric constant lower than that of the liquid crystal display panel. 2. In the liquid crystal display panel according to claim 1, the portion in the boundary portion where the filler is not provided is:
A liquid crystal display panel characterized in that each pixel electrode has four corner portions. 3. In the liquid crystal display panel according to claim 1 or 2, the height of the filler is between the first surface of the first transparent plate and the second surface of the second transparent plate. A liquid crystal display panel characterized in that the intervals between the two are defined. 4. The liquid crystal display panel according to claim 1, 2 or 3, wherein the filler is located in the first portion of the first transparent plate.
a first filling body formed in a portion of the boundary portion along the first direction on the surface; and a first filling body formed in the portion of the boundary portion along the first direction on the second surface of the second transparent plate; a second filling body formed in a portion along a second direction substantially perpendicular to the first direction. 5. In the liquid crystal display panel according to claim 4, a portion of the first filling body and the second filling body are formed between the first surface of the first transparent plate and the second surface of the second transparent plate. The first surface of the first transparent plate and the second surface of the second transparent plate overlap with each other at the height of the first and second filling bodies. A liquid crystal display panel characterized in that an interval between the two is defined. 6. The liquid crystal display panel according to claim 1, 2, 3, 4 or 5, wherein the filler is made of resin. 7. The liquid crystal display panel according to claim 6, wherein the resin is a polyimide resin or an epoxy resin. 8. The liquid crystal display panel according to claim 1, 2, 3, 4, 5, 6, or 7, wherein the filler is arranged on the first surface of the first transparent plate and the first surface of the second transparent plate. A liquid crystal display panel characterized in that it is fixed to two surfaces. 9. The liquid crystal display panel according to claim 1, 2, 3, 4, 5, 6, 7 or 8, wherein the switching element is a two-terminal type element. 10. The liquid crystal display panel according to claim 1, 2, 3, 4, 5, 6, 7, 8 or 9,
A liquid crystal display panel characterized in that a protective film is provided on the first surface of the first transparent plate. 11. The liquid crystal display panel according to claim 10, wherein the protective film is provided only on a portion of the first surface of the first transparent plate where the filler is provided. panel. 12.Claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
12. The liquid crystal display panel according to claim 0 or 11, wherein the filler is formed by exposure, development, and etching. 13. The liquid crystal display panel according to claim 12, wherein an alignment film is formed after the filling body is formed, and the alignment film is rubbed. 14.Claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
12. The liquid crystal display panel according to claim 0 or 11, wherein the filler is formed by printing. 15. Claim 1, 2, 3, 4, 5, 6, 7, 8 or 9
In the manufacturing method for manufacturing a liquid crystal display panel according to , a transparent pixel electrode film and a metal film are sequentially deposited on one surface of the first transparent plate to form a pattern of the scanning electrode and a pattern of the pixel electrode. a first step of forming the switching element across the formed scan electrode and the pixel electrode; and a second step of forming the switching element over the formed scan electrode, the pixel electrode, and the switching element. a third step of forming a filler body film, and then forming a pattern of the filler by photoetching; and removing an unnecessary metal film on the pixel electrode using the filler pattern formed on the pixel electrode as a mask; a fourth step of etching, and a fifth step of forming an alignment film on the formed scanning electrode, the pixel electrode, the switching element, and the filling body, and rubbing the alignment film. A method for manufacturing a liquid crystal display panel characterized by: 16. The method of manufacturing a liquid crystal display panel according to claim 15, wherein a photosensitive resin is used for the filler film so that it also serves as a photoresist. 17. The manufacturing method for manufacturing a liquid crystal display panel according to claim 10 or 11, wherein a transparent pixel electrode film and a metal film are sequentially deposited on one surface of the first transparent plate, and the pattern of the scanning electrode and a first step of forming a pattern of the pixel electrode; a second step of forming the switching element across the formed scan electrode and the pixel electrode; a third step of sequentially depositing the protective film and the filler film on the switching element, and then forming a pattern of the protective film and a pattern of the filler, respectively, by photo-etching; and forming a pattern on the pixel electrode. a fourth step of etching an unnecessary metal film on the pixel electrode using the pattern of the protective film and the pattern of the filler as a mask, and etching the formed scanning electrode, pixel electrode, switching element, and protection A method for manufacturing a liquid crystal display panel, comprising a fifth step of forming an alignment film on the film and the filler, and rubbing the alignment film. 18, Claims 1, 2, 3, 4, 5, 6, 7, 8, 9, 1
0, 11, 12, 13, or 14, in the manufacturing method for manufacturing a liquid crystal display panel according to item 0, 11, 12, 13, or 14, on the second surface of the second transparent plate, a sealing material is provided around the area facing the plurality of pixel electrodes. After the first step of printing resin and drying the sealing resin, the first step of printing the first transparent plate
and a second step of aligning the surface of the second transparent plate with the second surface of the second transparent plate, applying pressure and heating to the first transparent plate and the second transparent plate, and applying pressure and heat to the sealing plate. A method for manufacturing a liquid crystal display panel, comprising: a third step of fixing the first transparent plate and the second transparent plate using a resin and the filler.
JP1014959A 1989-01-26 1989-01-26 Liquid crystal display panel and its manufacturing method Pending JPH02196221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1014959A JPH02196221A (en) 1989-01-26 1989-01-26 Liquid crystal display panel and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1014959A JPH02196221A (en) 1989-01-26 1989-01-26 Liquid crystal display panel and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH02196221A true JPH02196221A (en) 1990-08-02

Family

ID=11875517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1014959A Pending JPH02196221A (en) 1989-01-26 1989-01-26 Liquid crystal display panel and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH02196221A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1040380A1 (en) * 1998-07-24 2000-10-04 Koninklijke Philips Electronics N.V. ELIMINATION OF REVERSE-TILT IN HIGH-DENSITY REFLECTIVE LCDs
EP1256836A3 (en) * 1995-06-06 2003-05-02 L.G. Philips LCD Co., Ltd. LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween
KR100947536B1 (en) * 2003-06-03 2010-03-12 삼성전자주식회사 Thin Film Transistors-Liquid Crystal Display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256836A3 (en) * 1995-06-06 2003-05-02 L.G. Philips LCD Co., Ltd. LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween
US8198110B2 (en) 1995-06-06 2012-06-12 Lg Display Co., Ltd. Method of making a TFT array with photo-imageable insulating layer over address lines
EP1040380A1 (en) * 1998-07-24 2000-10-04 Koninklijke Philips Electronics N.V. ELIMINATION OF REVERSE-TILT IN HIGH-DENSITY REFLECTIVE LCDs
US6473149B2 (en) * 1998-07-24 2002-10-29 Koninklijke Phillips Electronics N.V. Elimination of the reverse-tilt in high-density reflective LCDs
KR100947536B1 (en) * 2003-06-03 2010-03-12 삼성전자주식회사 Thin Film Transistors-Liquid Crystal Display

Similar Documents

Publication Publication Date Title
US6636192B1 (en) Electrooptic panel, projection display, and method for manufacturing electrooptic panel
US6335770B1 (en) In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
US6667790B2 (en) Liquid crystal display having particular spacer
TW580605B (en) Liquid crystal display apparatus
CN100516942C (en) Color filter array panel and liquid crystal display including the same
JP3006586B2 (en) Active matrix type liquid crystal display
US7626646B2 (en) Substrate for display device and display device equipped therewith
KR100223901B1 (en) Liquid crystal display device and manufacturing method
US6038007A (en) In-plane type liquid crystal display apparatus with increased numerical aperture
US6985203B2 (en) Sealing on alignment films of liquid crystal display device and fabricating method thereof
JPH02196221A (en) Liquid crystal display panel and its manufacturing method
US20130342780A1 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
JPH037914A (en) lcd display panel
JPH04293018A (en) Liquid crystal display device
JP2003161948A (en) Liquid crystal display
JP4157307B2 (en) Liquid crystal display element and image display application apparatus having the same
JPS60119526A (en) Manufacturing method of liquid crystal display cell
JP2000162627A (en) Liquid crystal display
JP2007248832A (en) Liquid crystal device, manufacturing method thereof, and electronic apparatus
KR101025069B1 (en) Transverse electric field mode liquid crystal display device preventing light leakage
JP5075918B2 (en) Manufacturing method of liquid crystal display device
JPH08179305A (en) Liquid crystal display element
JP3935488B2 (en) Liquid crystal display element
JPH0682821A (en) Liquid crystal panel
KR940003338Y1 (en) LCD flat panel display