JPH02196221A - 液晶ディスプレイパネル及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、大画面化、高精細化に適したアクティブマト
リクス方式の液晶ディスプレイパネル及びその製造方法
に関するものである。

〔従来の技術〕

最近、平面ディスプレイパネルの大形化、高画質化が強
く求められており、各種平面ディスプレイパネルの中に
あって、液晶ディスプレイパネルは最も実用化が進めら
れていて、上記の要求に対しても最も有望なものと見ら
れる。

しかも、上記の要求に対し、いわゆる単純マトリクス方
式ではコントラストを高くしたり、走査線本数を多くし
たりすることができず、その要求に対応することが困難
であって、いわゆる、アクティブマトリクス方式の方の
が盛んに研究開発されている。この方式は、各画素毎に
スイッチング素子を設けたもので、走査電極と信号電極
から選択信号を送り、上記の各スイッチング素子をオン
−オフし、点灯画素を選択するものである。

上記のスイッチング素子として、例えば、Ｐｒｏｃ。

Ｊａｐａｎ　Ｄｉｓｐｌａｙ　’８６．　ｐｐ、６２〜
６７に述べられている様に、三端子型と二端子型の非線
形素子を用いるものが有る。三端子型素子は、いわゆる
ＴＦＴ　（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ
　　；薄膜トランジスタ）であって、ａ　−Ｓ　ｉ　：
　Ｈ（Ｈｙｄｒｏ　ｇｅｎｅｒａｔｅｄ　　ａｍｏｒｐ
ｈｏｕｓ　　５ｉｌｉｃｏｎ　；アモルファスシリコン
）またはｐ−３ｉ　　（ｐｏｌｙ　　５ｉｌｉｃｏｎ　
　；ポリシリコン）を用いて作られている。二端子型素
子も各種方式のダイオードが用いられている。

さて、この様なアクティブマトリクス方式の液晶ディス
プレイパネルは、次のようにして構成される。

即ち、まず、無アルカリガラスまたはその表面にＳｉＯ
□のコーティングを施したソーダライムガラスから成る
第１のガラス板上に、上記スイッチング素子とそのスイ
ッチング素子と接続され、透明導電体であるＩ　Ｔｏ　
（Ｉｎｄｉｕｍ　Ｔｉｎ　０ｘｉｄｅ）膜から成る画素
電極と、を形成し、また、第１のガラス板と同じ材質の
第２のガラス板上に、カラーフィルタと、ＩＴＯ膜から
成る対向電極を形成する。

そして、第１及び第２のガラス板を互いに、前記素子及
び電極等の形成された側を内側にして対向さ−せ、その
間の空間に液晶を注入し、封止する。

その際、第１及び第２のガラス板の間の間隔（いわゆる
液晶ギャップ）は、複数のビーズを分散させて挟み込む
ことによって、液晶ディスプレイパネル上のいずれの位
置においてもほぼ等しくなるように保たれている。

〔発明が解決しようとする課題〕

上記した従来のアクティブマトリクス方式の液晶ディス
プレイパネルにおいては、次のような問題点があった。

（１）寄生容量の存在によって、クロストークが発生し
、そのため、コントラストが劣化したり、中間調表示に
狂いが生じたりするという問題があった。

例えば、スイッチング素子として、ＴＰＴを用いた場合
には、例えば、Ｐ　ｒｏｃ、　Ｅ　ｕｒｏ　Ｄ　１ｓｐ
ｌａｙ’８７．ｐｐ、５９〜６２に示される様に、ゲー
ト・ソース間の寄生容量やその他の寄生容量が存在し、
それにより、不要信号の洩れ込みが起きる。そこで、そ
れを補正するための液晶ディスプレイパネルの駆動方法
が、例えば、１９８６．　　ＪａｐａｎＤｉｓｐｌａｙ
　’８６．　ｐｐ、　１９６”１９９に示される様に、
種々工夫されているが、現状では、満足すべき結果は得
られていない。

また、ＴＰＴを用いる場合、走査電極を第１のガラス板
（以降、下板と呼ぶ、）上に、信号電極を第２のガラス
板（以降、上板と呼ぶ。）上にそれぞれ設ける様な配線
形式もあるが、その様な配線形式の場合、寄生容量によ
る影響はやや大きくなる傾向にあって、この場合につい
ても、例えば、Ｐｒｏｅ、　Ｅｕｒｏ　Ｄｉｓｐｌａｙ
　’８７．　ｐｐ、５５〜５８に示される様に、ＴＦＴ
ゲート用走査電極の駆動波形などの工夫が行なわれてい
る。

また、一方、歩留り、工数等の点から大画面化に適する
と見られる二端子型素子を用いる場合には、走査電極と
信号電極の配線形式として前述した配線形式（走査電極
は下板上に、信号電極は上板上にそれぞれ設ける配線形
式）が用いられており、従って、寄生容量による影響が
大きい。

（２）大画面化した場合、走査電極１本当たりの寄生容
量及び信号型ｌｉｔ本当たりの寄生容量がそれぞれ大き
くなるため１．信号源がら離れた位置にある画素に対し
、その信号書き込み速度が遅くなり、その結果として、
輝度傾斜が発生するという問題があった。

（３）大画面化した場合、ガラス板（即ち、上板及び下
板）の自重及び液晶の自重により、液晶ディスプレイパ
ネルが撓んでしまって、液晶ギャップが液晶ディスプレ
イパネル上の位置によって異なるようになり、その結果
として、階調が画面内で変動するという問題があった。

本発明の目的は、上記した従来技術の問題点を解決し、
クロストークが少なく、かつ、大画面化した場合でも、
信号源から離れた位置にある画素に対する信号書き込み
速度が遅くなったり、或いは、液晶ギャップが不均一に
なったりすることのない液晶ディスプレイパネル及びそ
の製造方法を提供することにある。

〔課題を解決するための手段〕

上記した目的を達成するために、本発明では、各画素電
極の各々の四辺部分に対応する、走査電極部分及び前記
スイッチング素子部分を含む、隣接する画素電極との間
の境界部分において、所定の部分を除いて、下板と」皿
板との間に、液晶の誘電率よりも低い誘電率を有する物
質から成る充填体を設けるようにした。

また、その際、前記充填体は、前記下板と前記上板とに
それぞれ固着するようにしても良い。

〔作用〕

比誘電率が通常１０以上と高い液晶に対して、比誘電率
がそれよりも低い充填体（例えば、エポキシ系樹脂、ポ
リイミド系樹脂を用いる場合、比誘電率は３である。）
を上記の如く設けることにより、下板上の画素電極と走
査電極との間の寄生容Ｌ　Ｍ素電極と隣接画素電極との
間の寄生容量。

画素電極と上板上の隣接信号電極との間の寄生容量、下
板上の走査電極と上板上の信号電極との間の寄生容量等
が小さくなる。そのため、画素電極が次の走査電極や隣
接信号電極に印加される電圧による妨害を受けて、画素
電極の電圧が変動する、いわゆるクロストークが少なく
なり、コントラストの劣化や中間調表示の狂いのような
画像上の問題が生じなくなる。

なお、前記境界部分には充填体を設けない部分も存在す
るので、互いに隣接する画素間においては、液晶は容易
に行き来でき、従って、液晶注入に関して支障はない。

また、前記充填体を前記下板と前記上板とにそれぞれ固
着するようにした場合、前記充填体によって前記下板と
前記上板とは画素毎に固定されるため、大画面化した場
合、ガラス板や液晶の自重により、液晶ディスプレイパ
ネルが多少撓んだとしても、液晶ディスプレイパネル上
のいずれの位置においても液晶ギャップを等しくするこ
とができ、従って、画面内での階調の変動を無くすこと
ができる。

〔実施例〕

以下、本発明の第１の実施例を第１図により説明する。

第１図（ａ）は本発明の第１の実施例を示す斜視図、第
１図（ｂ）は第１図（ａ）における画素の一つを拡大し
て示した平面図、第１図（Ｃ）は第１図（ｂ）における
Ａ−Ａ’方向の断面を示す断面図、第１図（ｄ）は第１
図（ｂ）におけるＢ−Ｂ’力方向断面を示す断面図、で
ある。

第１図において、下板１は無アルカリガラスから成り、
その表面に、ＩＴＯ膜を０．１２μｍの厚さで堆積した
導電性の透明な画素電極２が形成され、その画素電極２
と同時に同じ表面に形成されたＩＴＯ配線電極上に、更
にＣｒ膜を０．１　ｐ　ｍの厚さで堆積しホトエツチン
グして、走査電極９が形成され、さらに画素電極２と走
査電極９にまたがって、二端子型素子８が形成されてい
る。

そして、上記下板１上に形成された各構成要素２．８．
９をすべて覆う様に、シリコンナイトライドから成る保
護膜３が１ａｍの厚さで形成され、さらに、保護膜３の
上の、画素電極２の境界部分（二端子型素子８を含む、
画素電極２と隣接画素電極との間のＩＴＯ膜の形成され
ていない部分）に、ポリイミドから成る充填体１１が回
転塗付（又はローラ塗付）−加熱硬化−ホトエッチング
により形成される。さらに、これ等のすべての上に、ポ
リイミドを主成分とした配向膜４が０．１μｍの厚さで
形成されている。なお、この配向膜４にはいわゆるラビ
ングが施されている。

一方、上板７も無アルカリガラスから成り、その表面に
カラーフィルタ（図示せず）が形成され、その上に、下
板１上の走査電極９と直交する向きに、画素電極２の幅
と同じ幅で、ＩＴＯ膜を０．１２μｍの厚さで堆積しホ
トエツチングして、信号電極６が形成され、さらに、そ
の上にポリイミドを主成分とした配向膜４′が０．１μ
ｍの厚さで形成されている。この配向膜４′にもラビン
グが施されている。また、信号電極６は画素電極２の対
向電極の役割を果しており、一定の幅で連続して、上板
７の表示部端部から信号電極端子まで直線的に設けられ
ている。

そうして、上記の構成要素４′、６を形成した上板７の
外周部に、シール剤（図示せず）としてエポキシ系接着
剤をスクリーン印刷により塗布し、乾燥した後、上記上
板７．下板１を各構成要素を形成した面を内側にして、
位置合せを行い、加熱プレスして仮に貼り合せる。そし
て、加熱−加圧を行い、上記シール剤を硬化すると共に
、充填体１１の上面（配向膜が付着）と上板７の配向膜
４′を接着させる。この後、シール剤に設けた注入口を
用いて液晶５を上板７．下板１の間のすべての空隙部分
に充満させ、その後、注入口を、例えばＵＶ硬化の接着
剤により封止する。そして、上板７端部の信号電極端子
群（図示せず）、下板１端部の走査電極端子群（図示せ
ず）をそれぞれ、走査ＩＣ，信号ＩＣに接着配線する。

以上の製造工程を第２図を用いてもう一度説明する。

第２図は第１図の液晶ディスプレイパネルを製造するた
めの製造工程の主要部分を示す工程図である。

尚、第２図では、上板７．下板１に対するパターン形成
工程の前半部分を略している。

上板７に対しては、信号電極６を形作るＩＴＯ膜パータ
ーン形成（ステップａ）の後、配向膜４′形成（ステッ
プｂ）、ラビング（ステップＣ）。

シール剤印刷（ステップｄ）、シール剤乾燥（ステップ
ｅ）が順次行われる。一方、下板１に対しては、保護膜
形成（ステップｆ）の後、充填体形成（ブロックｇ）、
配向膜４形成（ステップｈ）。

ラビング（ステップｉ）が順次行われる。次いで、この
工程までを終えた上板７．下板１を合わせて、光学式ア
ライナの使用による上板・下板位置合せ（ステップｊ）
を行い、そして、加熱・加圧（ステップｋ）により上板
７と下板１の接着、シールパターン形成を行う。そして
、真空排気中で注入口を液晶５に接触させ、液晶５をパ
ネル内部に吸引して、液晶注入（ステップりを行った後
、封止（ステップｍ）を行って、第１図の液晶ディスプ
レイパネルができあがる。

ここで、第１図の液晶ディスプレイパネルの画面対角サ
イズは、２０インチ（縦２４９＋ｍｓ、横４４３Ｍ）で
あって、走査電極数Ｎは１ｏｏｏ本。

信号電極数Ｍは２７００本（３原色分１ｏｏｘ３）であ
り、画素ピッチは水平方向で１６４μｍ。

垂直方向で２４９μｍであり、走査電極９の幅は２０μ
ｍ、走査電極９と画素ｘｉ：極２との間の間隔は】０μ
ｍ２画素電極２同志の間隔及び信号電極６同志の間隔は
１０μｍ、信号電極６の幅は１５４μｍである。

次に、第１図の液゛晶ディスプレイパネルを駆動した場
合の成る画素における電圧応答について説明する。

第３図は第１図の液晶ディスプレイパネルの等価回路を
示す回路図である。

第３図において、ｓｌ、ｓ２．・・・は走査電極、ｄｉ
、ｄ、２．・・・は信号電極であり、−本の走査電極の
一画素光りの抵抗値をＲ３＋−本の信号電極の一画素光
りの抵抗値をＲ６としている。また、二端子型素子８の
等価回路は抵抗ＲＮ　［、＋容量ＣＮＬの並列回路とな
り、液晶５の一画素光りの等価回路は液晶抵抗Ｒ＋、　
ｃ　＊液晶容ｉｔ　Ｃｔ　ｃの並列回路となって、これ
等二端子型素子８と液晶５が直列回路となって走査電極
と信号電極との間に入っている。

この他、図中、点線で結ばれた容量が寄生容量として存
在する。これ等寄生容量を指摘すると、走査電極と信号
電極との間の寄生容量Ｃ！ｌ　Ｄ　＋走査電極と画素電
極との間の寄生容量ｃｓｒ、隣接走査電掻と画素！掻と
の間の寄生容量Ｃ３ＰＺ隣接信号電極と画素電極との間
の寄生容ｆｆ１ｃｄ９等である。

第４図及び第５図はそれぞれ第３図の走査電極及び信号
電極に印加される電圧波形とそれにより液晶に加えられ
る電圧波形の一例を示す波形図である。

第４図及び第５図において、（ａ）はそれぞれ第３図の
走査電極ｓｌに印加される電圧ｖｓの波形、（ｂ）はそ
れぞれ第３図の信号電極ｄ２に印加される電圧ｖ４の波
形、である。また、（Ｃ）はそれぞれ第３図の液晶の一
画素光りの等価回路（液晶抵抗ＲＬ　Ｃ＋液晶容Ｉ　Ｃ
Ｌ　Ｃの並列回路）の両端に加えられる電圧ＶＬＣの波
形であり、二端子型素子の立ち上り電圧閾値■１によっ
て規格化されている。また、（ｄ）はそれぞれ第３図の
液晶の一画素光りの等価回路（液晶抵抗ＲＬ　Ｃ＋液晶
容量ＣＬｃの並列回路）の両端に、隣接信号電極より漏
れ込んでくるクロストークの電圧波形であり、二端子型
素子の立ち上り電圧閾値■１によって規格化されている
。

走査電極Ｓ１には、第４図の例及び第５図の例とも、電
圧Ｖ、として、選択期間Ｔ、で”Ｓ＋保持期間Ｔ、で■
□となるパルス波形がフ！／−ム時間Ｔ、毎に極性反転
して印加されている。

一方、信号型ｔｉｄ２には、第４図の例では、電圧Ｖ、
として、選択期間Ｔ、で−■６．保持期間Ｔ、でＶ！１
　　（ＶＤ　＞ＶＨ）となるパルス波形がフレーム時間
Ｔｔ毎に極性反転して印加されている。

従って、第４図の例では、信号電極ｄ２につながる複数
の画素のうち、対象となる画素はＯＮとなる（即ち、点
灯し）、それ以外の全ての画素はＯＦＦとなる（即ち、
消灯する）、最も不利なＯＮ状態となる。

また、第５図の例では、信号電極ｄ２に、電圧Ｖ、とし
て、選択期間Ｔ、で■６．保持期間Ｔ。

で−■。となるパルス波形がフレーム時間Ｔｔ毎に極性
反転して印加されている。従って、第５図の例では、信
号電極ｄ２につながる複数の画素のうち、対象となる画
素はＯＦＦとなり、それ以外の全ての画素はＯＮとなる
、最も不利なＯＦＦ状態となる。

第４図及び第５図の例では、フレーム時間Ｔ。

は１／６０ｓｅｃとし、選択期間Ｔ、はＴｔ／Ｎ＝１／
６００００ｓｅｃである。また、二端子型素子の立ち上
り電圧閾値■、をＩＯＶに設定しである。印加電圧絶対
値が、このＶＴ以下の電圧では、二端子型素子の抵抗Ｒ
ＭＬは４．７Ｘ１０”Ω（オフ抵抗値）となり、−画素
当りの液晶抵抗ＲＬｃと等しい値が得られ、７丁以上の
電圧では、抵抗ＲＮＬは４．７Ｘ１０’Ω（オン抵抗値
）となり、オンオフ比として１０’の値が得られている
。ここでは、走査電極の電圧波形の■、を■１と等しく
選び■□をＶｌの１／ｌＯとし、信号電極の電圧波形の
ｖｏを走査電極の電圧波形の■３の１／２とし、Ｖｃは
ＶＤと等しく選んである。

さて、最も不利なＯＮ状態である第４図の例の場合、電
圧ｖＬｃの値は、選択期間Ｔ１以内に、その最大となり
得る値Ｖ、＋Ｖ、−Ｖ、（本実施例では規格化値で０．
５）に達して飽和し、保持期間Ｔｂの初期に容１ｃｎＬ
の効果により、０．４４に急減した後、緩やかに減少し
、保持期間Ｔｂの終了時において０．３３となり、ＲＭ
Ｓ値（自乗平均値）としては０．３９となる。

この表示状態において、最も大きな妨害を対象となる画
素に与える電圧波形を、隣接信号電極に加える実験を行
う。この最も大きな妨害を与える電圧波形とは、保持期
間Ｔ、中−ＶＤとなる電圧波形、即ち、隣接信号電極に
つながる全ての画素をＯＮとする電圧波形である。

上記した実験の結果、電圧ＶＬＣの波形は殆んど変らず
、画像上でＯＮ状態となっている対象画素の輝度も変動
がなかった。また、その時の電圧ＶＬＣＯ値を調べたと
ころ、隣接信号電極からのクロストークとして第４図（
ｄ）に実線で示す樺な微量の波形しか、第４図（Ｃ）の
波形に加わっていないことがわかった。

一方、最も不利なＯＦＦ状態である第５図の例の場合は
、電圧ｖｔｃＯ値はＲＭＳ値として、ｏ、。

１４（規格化値）であった。

この表示状態において、最も大きな妨害を対象となる画
素に与える電圧波形を、隣接信号電極に加える実験を行
う。この最も大きな妨害を与える電圧波形とは、保持期
間Ｔ、中ＶＤとなる電圧波形、即ち、隣接信号電極につ
ながる全ての画素をＯＦＦとする電圧波形である。

上記した実験の結果、電圧ｖｔｃの波形は変らず、画像
上でＯＦＦ状態となっている対象画素の輝度も変動がな
かった。また、その時の電圧ＶＬＣの値を調べたところ
、隣接信号電極からのクロストークとして第５図（ｄ）
に実線で示す様な微量の波形しか、第５図（Ｃ）の波形
に加わっていないことがわかった。

さて、本実施例である第１図の液晶ディスプレイパネル
との比較の為に、従来の液晶ディスプレイパネルに対し
ても、最も不利なＯＮ状態で、対象となる画素を駆動し
、かつ、最も大きな妨害をその画素に与える電圧波形を
隣接信号電極に加える実験を、前述した第４図の例の場
合と同様に行った。

その実験の結果、画像上でＯＮ状態となっている対象画
素の輝度は、第４図の例の場合よりも低下してしまった
。また、電圧ＶＬＣＯ値を調べたところ、隣接信号電極
からのクロストークとして、第４図（ｄ）に点線で示す
様な、初期値（規格化値）約−０，１の緩い減衰波形が
、第４図（Ｃ）の波形に加わっていることがわかった。

これにより、従来例では電圧ＶＬＣの値が本実施例より
約２０％余り低下していることがわかり、寄生容１ｃ、
、による結合がクロストークの大きな原因となっている
ことをも確認できた。換言すれば、本発明によりクロス
トークに強くなり、画像表示内容に依存して輝度が変動
するという問題が解決できることを示した。

次いで、従来の液晶ディスプレイパネルに対し、最も不
利なＯＦＦ状態で、対象となる画素を駆動し、かつ、最
も大きな妨害をその画素に与える電圧波形を隣接信号電
極に加える実験も、前述した第５図の例の場合と同様に
行った。

その実験の結果、対象画素のＯＦＦ状態は第５図の例の
場合よりも劣化し、画像上では完全な黒でなくわずかに
灰色がかってきた。また、電圧Ｖ、。。

の値についても調べたところ、隣接信号電極からのクロ
ストークとして、第５図（ｄ）に点線で示す様な、初期
値（規格化値）約＋０．１の緩い減衰波形が、第５図（
Ｃ）の波形に加わっていることが明らかとなった。即ち
、ＯＮ状態の時のほぼ２０％を越える電圧が電圧Ｖ４１
．として液晶に加わっており、この電圧により液晶のも
れ光が大きくなっていることが判明した。

また、従来の液晶ディスプレイパネルに対し、最も不利
なＯＦＦ状態で、対象となる画素を駆動し、隣接信号電
極にはその画素に妨害を与えない様な電圧波形を加える
実験も、行った。

その実験の結果、電圧ＶＬＣの波形には初期値（規格化
値）約０．０２の緩い減衰波形が余計に加わっていて、
電圧Ｖ１．Ｃの値が規格化値で０．０３４に達していた
。このことから従来例では、対象となる画素を駆動する
走査電極の電圧以外に、寄生容、！ｔＣｓｒ’による結
合により隣接走査電極の電圧を拾っていることがわかっ
た。

また、従来例において対象となる画素の輝度を一定とす
る中間調表示を行う場合、隣接画素の表示状態に依存し
て、実際には対象となる画素の輝度は変動してしまうが
、この現象も、寄生容量ＣＳＰ’による結合によって隣
接走査電極の電圧が、また、寄生容量ＣｄＰによる結合
によって隣接信号電極の電圧が、それぞれ洩れ込むこと
によるものであることがわかった。

即ち、輝度変動の原因となる寄生容量Ｃ４ｐ＋ｃｓ＋、
’は、従来例では、各々、約０．０５６ｐＦ。

約０．０　Ｏ５７ｐ　Ｆに達しているが、本実施例では
、各々、約０．００６５ｐＦ、０゜００２ｐＦに減少し
ている。

この様に、寄生容量が従来例では多く、本実施例では減
少しているのは、従来例では、画素境界部が比誘電率１
０の液晶で満たされ、保護膜（ＳｉＮｘ比誘電率７．配
向膜：比誘電率３）を含めた等価的な比誘電率が８．７
４となっているのに対し、本実施例では比誘電率３の充
填体（ポリイミド系樹脂）で満され、保護膜（ＳｉＮｓ
比誘電率７）を含めた画素境界部の等価的な比誘電率が
３．３となっているためである。

従って、比誘電率が液晶の比誘電率より小さい充填体を
もって画素境界部の大部分の体積を満たせば、問題とな
る寄生容量が減少することは明らかであり、画質改善の
効果が有る。

第６図は第１図の液晶ディスプレイパネルを製造するた
めの他の製造工程の主要部分を示す工程図である。

尚、第６図では、上板７．下板１に対するパターン形成
工程の前半部分を略している。

第６図の製造工程では、前述の第２図の製造工程と異な
り、下板１上に充填体の形成を行わず、上板７において
、配向膜のラビング（ステップＣ）を行った後に、液晶
ギャップ設定用のビーズ分散（ステップｎ）を行い、そ
の後、シール剤印刷（ステップｄ）を兼ねて、充填体の
印刷を行い、シール剤乾燦（ステップｅ）を行う。以後
の工程は第２図の工程と同じである。

第６図の製造工程によれば、独立の充填体形成工程（塗
付、乾燥、ホトエツチング）を省略することが出来る。

次に、本発明の第２の実施例を第７図を用いて説明する
。

第７図（ａ）は本発明の第２の実施例を示す斜視図、第
７図（ｂ）は第７図（ａ）における画素の一つを拡大し
て示した平面図、第７図（Ｃ）は第７図（ｂ）における
Ａ−Ａ’力方向断面を示す断面図、第７図（ｄ）は第７
図（ｂ）におけるＢＢ′方向の断面を示す断面図、第７
図（ｅ）は第７図（ｂ）におけるＣ−Ｃ’力方向断面を
示す断面図、である。

本実施例が第１図の実施例と異なる点は、画素電極２の
境界部分に形成される充填体１１のうち、二端子型素子
８を含む走査電極９の部分に形成される充填体が、二端
子型素子８とそれに極近い部分の走査電極９を横断して
、隣接画素電極の端部を結ぶ区域のみに限られている点
と、信号電極６の境界部分に形成される充填体が、信号
電極６に平行な画素電極２の二辺の全長とほぼ同じ長さ
となっている点である。

この様に構成することで、各画素間を液晶が流れ易くな
り、液晶注入工程（第２図または第６図のステップりに
おいて、液晶の注入が容易どなり、作業時間が短縮され
る。また、画像上の効果も、第１図の実施例と同様とな
る。

次に、本発明の第３の実施例を第８図を用いて説明する
。

第８図（ａ）は本発明の第３の実施例における画素の一
つを拡大して示した平面図、第８図（ｂ）は第８図（ａ
）におけるＡ−Ａ’力方向断面を示す断面図、第８図（
Ｃ）は第８図（ａ）におけるＢ−Ｂ’力方向断面を示す
断面図、第８図（ｄ）は第８図（ａ）におけるｃ−ｃ’
力方向断面を示す断面図、である。

本実施例が第１図または第７図の実施例と異なる点は、
画素電極２の境界部分に形成される充填体１１のうち、
二端子型素子８を含む走査電極９の部分に形成される充
填体が、下板ｌ上に形成され、信号電極６の境界部分に
形成される充填体が、上板７上に形成され、かつ、これ
ら充填体が、対向する上板７または下板１に接していな
い点である。

なお、本実施例の製造工程とし。て、第２図に示した製
造工程を適用する場合は、新たに、上板７上に充填体を
形成する工程（ビーズ分散も必要）を挿入し、また、第
６図に示した製造工程を適用する場合は、新たに、下板
ｌ上に充填体を形成する工程を挿入すれば良い。

本実施例によれば、第７図の実施例と同様の画像上の効
果及び製造工程上の効果を得ることができる。

なお、本実施例の変形例として、画素電極２の境界部分
に形成される充填体１１のうち、下板１上に形成される
充填体（即ち、二端子型素子８を含む走査電極９の部分
に形成される充填体）を走査電極９の方向に画素電極２
の四隅付近まで延長し、また、上板７上に形成される充
填体（即ち、信号電極６の境界部分に形成される充填体
）を信号電極６の方向に画素電極２の四隅付近まで延長
し、両方の充填体を画素電極２の四隅付近で対向して接
触させ、両方の充填体の厚さの和をもって、液晶ギャッ
プを定めるようにすることもできる。

その際、下板１上に形成される充填体の厚さと上板７上
に形成される充填体の厚さとは必ずしも等しくする必要
はなく、寄生容量を低減させることを考えて、上板７上
に形成される充填体の厚さをより厚くする方が効果的で
ある。

次に、本発明の第４の実施例を第９図を用いて説明する
。

第９図（ａ）は本発明の第４の実施例における画素の一
つを拡大して示した平面図、第９図（ｂ）は第９図（ａ
）におけるＡ−Ａ’力方向断面を示す断面図、第９図（
ｃ）は第９図（ａ）におけるＢ−Ｂ’力方向断面を示す
断面図、第９図（ｄ）は第９図（ａ）におけるＣ−Ｃ’
力方向断面を示す断面図、である。

本実施例が第１図、第７図または第８図の実施例と異な
る点は、保護膜３が充填体１１の形成されている部分に
だけ形成されている点である。

本実施例の製造工程を第１０図を用いて説明する。

第１０図は第９図の液晶ディスプレイパネルを製造する
ための製造工程の主要部を示す工程図である。

なお、第１０図において、上板１の製造工程は省略しで
ある。

まず、下板１上に、ＩＴＯ膜、Ｃｒ膜の堆積（ステップ
０）を順次行い、次に、走査電極９２画素電極２の形成
パターン形成（ステップＰ）をホトエツチングにより行
う。この状態ではＩＴＯ膜の画素電極２上にもＣｒ膜が
積層されている。

次いで、ａ−３ｉｌｌを全面に堆積し、その上にさらに
Ｃｒ膜を０．１　ｐ　ｍの厚さで堆積し、二端子型素子
８のホトレジストパターンを通常のホトレジストパター
ン形成工程で形成する。そして、フッソを含むガスでド
ライエツチング（ＲＩＥ等）Ｌ２、ホトレジストパター
ンを除去し、下端子型素子８の形成（ステップｑ）を柊
える。

さらに、外部接続の端子部をマスクし、シリコンナイト
ライドから成る保護膜３の堆積（ステップｒ）をプラズ
マＣＶＤを用いて行い、その後、ポリイミド系樹脂から
成る充填体膜の形式（ステップＳ）を回転塗付またはロ
ーラフート・で行う。

充填体膜乾燥後、ホトレジストを塗布し、それが乾燥し
た後、充填体のボトレジストパターンを形成する。

そして、充填体膜をエツチングした後、フッソを含むガ
スを用いたドライエツチング（ＲＩＥ等）ヲ行い、さら
にボトレジストパターンを除去し、充填体パターン及び
保護膜パターンの形成（ステップｔ）を終える。そして
、画素電極２上のＣｒ膜をエツチング（ステップｕ）し
７て除去した後、配向膜４，４′の形成（ステップｈ　
）を行う。

配向膜形成工程以降の下板１の製造工程及び」−板７の
製造工程は第２図に示したのと同様である。

本実施例では、走査電極９」二のＣｒ膜は一部欠Ｇ３る
が、走査電極９の抵抗は殆んど増加しない。

また、走査電極９の部分に形成される充填体のパターン
は、角が直角でなく４５ｓに落しであるが、これは液晶
注入の際の抵抗を下げ、注入を容易とするためである。

本実施例では、画素電極２上に保護膜３が無く、そのた
め、液晶容”Ｉｔ　ｅ　ｔ　ｃが等価的に太き（なり、
駆動の効率が向上する。また、下板１の製造に要するホ
トマスクも、充填体を形成するための分も含めて３枚で
足りる。即ち、第１図２第７図の実施例に比べて、ホ［
・マスクが１枚節約できる。また、画像上の効果は前記
した第１図、第７図、第８図の実施例と同等かそれ以上
である。

次に、本発明の第５の実施例を第１１図を用いて説明す
る。

第１１図（ａ）は本発明の第５の実施例における画素の
一つを拡大し７て示した平面図、第１１図（ｂ）は第１
１図（ａ）におけるＡ−Ａ’力方向断面を示す断面図１
、第１１図（Ｃ）は第１１図（ａ）におりるＢ−Ｂ’力
方向断面を示す断面図、第１１図（ｄ）は第１１図（ａ
）におけるＣ−Ｃ′力方向断面を示す断面図、である。

本実施例は、前述の第９図の実施例において、シリコン
ナイトライドから成る保護膜３を削除したものであって
、充填体１１が保護膜の役割を兼ねており、工程数が削
減できる。

また、本実施例においては、充填体１１に感光性ポリイ
ミド樹脂を用いることができ、ホトレジスト及びその塗
布工程を削除することができると言う利点が生まれる。

〔発明の効果〕

本発明によれば、画素電極と隣接信号電極、隣接走査電
極との間の寄生容量を従来の１０％近くに減少させるこ
とができる。従って、クロス［・−りが少なくなるため
、コントラストの劣化や中間調表示の狂いも無く、高精
細な液晶ディスプｉ／イパネルを実現することができ、
また、大画面化しても、信号源から離れた位置にある画
素に対し、その信号書き込み速度が遅くなって、輝度傾
斜が発生することもない。

また、充填体によって下板と上板を固定することも可能
であるため、大画面化した場合、ガラス板や液晶の自重
により、液晶ディスプレイパネルが多少撓んだとしても
、液晶ディスプレイパネル上のいずれの位置においても
液晶ギャップを等しくすることができ、従って、画面内
での階調の変動を無くずことができる。

また、特に、スイッチング素子として、歩留りの低下が
少なく工程数の少ない二端子型素子を用いても、画質劣
化のない大画面で高精細な液晶デイスレイパネルを、十
分製造することができため、非常に高価で実現性も低い
と見られていた２０インチ級の高精細な液晶デイスレイ
パネルを実現することも可能である。

【図面の簡単な説明】

第１図（ａ）は本発明の第１の実施例を示す斜視図、第
１図（ｂ）は第１図（ａ）における画素の一つを拡大し
て示した平面図、第１図（Ｃ）は第１図（ｂ）における
Ａ−Ａ’力方向断面を示す断面図、第１図（ｄ）は第１
図（ｂ）におけるＢ−Ｂ’力方向断面を示す断面図、第
２図は第１図の液晶ディスプレイパネルを製造するため
の製造工程の主要部分を示す工程図、第３図は第１図の
液晶ディスプレイパネルの等価回路を示す回路図、第４
図及び第５図はそれぞれ第３図の走査電極及び信号電極
に印加される電圧波形とそれにより液晶に加えられる電
圧波形の一例を示す波形図、第６図は第１図の液晶ディ
スプレイパネルを製造するための他の製造工程の主要部
分を示す工程図、第７図（ａ）は本発明の第２の実施例
を示す斜視図、第７図（ｂ）は第７図（ａ）における画
素の一つを拡大して示した平面図、第７図（Ｃ）は第７
図（ｂ）におけるＡ−Ａ’力方向断面を示す断面図、第
７図（ｄ）は第７図（ｂ）におけるＢ−Ｂ′方向の断面
を示す断面図、第７図（ｅ）は第７図（ｂ）におけるｃ
−ｃ’力方向断面を示す断面図、第８図（ａ）は本発明
の第３の実施例における画素の一つを拡大して示した平
面図、第８図（ｂ）は第８図（ａ）におけるＡ−Ａ’力
方向断面を示す断面図、第８図（Ｃ）は第８図（ａ）に
おけるＢ−Ｂ’力方向断面を示す断面図、第８図（ｄ）
は第８図（ａ）におけるｃ−ｃ’力方向断面を示す断面
図、第９図（ａ）は本発明の第４の実施例における画素
の一つを拡大して示した平面図、第９図（ｂ）は第９図
（ａ）におけるＡ−Ａ’力方向断面を示す断面図、第９
図（Ｃ）は第９図（ａ）におけるＢ−Ｂ’力方向断面を
示す断面図、第９図（ｄ）は第９図（ａ）におけるｃ−
ｃ’力方向断面を示す断面図、第１０図は第９図の液晶
ディスプレイパネルを製造するための製造工程の主要部
を示す工程図、第１１図（ａ）は本発明の第５の実施例
における画素の一つを拡大して示した平面図、第１１図
（ｂ）は第１１図（ａ）におけるＡ−Ａ’力方向断面を
示す断面図、第１１図（Ｃ）は第１１図（ａ）における
Ｂ−Ｂ’力方向断面を示す断面図、第１１図（ｄ）は第
１１図（ａ）におけるｃ−ｃ’力方向断面を示す断面図
、である。 符号の説明 ｌ・・・下板、２・・・画素電極、３・・・保護膜、４
．４′・・・配向膜、５・・・液晶、６・・・信号電極
、７・・・上板、８・・・二端子型素子、９・・・走査
電極、１１・・・充填体。 第１図（ａ） 代理人　弁理士　並　木　昭　夫 第 図（ｂ） 第 図Ｃｄ） 第 図 千違反 上Ｊ＆ 第 図 第 図 第 図（ａ） 第 図 千Ｊ及 二ふ（ 第７図（ｂ） 第 図（ｄ）第 図（ｅ） 第 図（ｃ） 第 図（ａ） 蘂 図（ｅ） 第 図（ｄ） 第 図（ｂ） 第１０ 図 千才反 第９　図（ａ） 第 図（ｃ） 第 図（ｄ） １ａ１１ 図（ａ） 第 図（ｃ）第１１ 図（ｄ） 第１１ 図（１））

Claims (1)

1. 【特許請求の範囲】 １、第１の透明板の一方の面に、少なくとも、第１の方
   向に向かって延びる複数の走査電極と、各走査電極間に
   それぞれ該走査電極に沿って複数個ずつ配され、各々ほ
   ぼ四角形状を成し、透明な複数の画素電極と、各画素電
   極と各々の画素電極における隣接する２本の走査電極の
   うちの１本との間にそれぞれ接続される複数のスイッチ
   ング素子と、をそれぞれ形成し、第２の透明板の一方の
   面に、透明な対向電極を形成し、前記第１の透明板の、
   前記走査電極、画素電極及びスイッチング素子の形成さ
   れた面（以下、第１の面と称す。）と前記第２の透明板
   の、前記対向電極の形成された面（以下、第２の面と称
   す。）とを対向させ、その間の空間に液晶を注入し、封
   止して成る液晶ディスプレイパネルにおいて、 各画素電極の各々の四辺部分に対応する、前記走査電極
   部分及び前記スイッチング素子部分を含む、隣接する画
   素電極との間の境界部分において、所定の部分を除いて
   、前記第１の透明板の第１の面と前記第２の透明板の第
   ２の面との間に、前記液晶の誘電率よりも低い誘電率を
   有する物質から成る充填体を設けたことを特徴とする液
   晶ディスプレイパネル。 ２、請求項１に記載の液晶ディスプレイパネルにおいて
   、前記境界部分における前記充填体を設けない部分は、
   各画素電極の各々の四隅部分であることを特徴とする液
   晶ディスプレイパネル。 ３、請求項１または２に記載の液晶ディスプレイパネル
   において、前記充填体の高さでもって、前記第１の透明
   板の第１の面と前記第２の透明板の第２の面との間の間
   隔を規定したことを特徴とする液晶ディスプレイパネル
   。 ４、請求項１、２または３に記載の液晶ディスプレイパ
   ネルにおいて、前記充填体は、前記第１の透明板の第１
   の面における、前記境界部分のうちの前記第１の方向に
   沿った部分に形成された第１の充填体と、前記第２の透
   明板の第２の面における、前記境界部分のうちの前記第
   １の方向とほぼ直交する第２の方向に沿った部分に形成
   された第２の充填体と、から成ることを特徴とする液晶
   ディスプレイパネル。 ５、請求項４に記載の液晶ディスプレイパネルにおいて
   、前記第１の充填体及び第２の充填体は、その一部が前
   記第１の透明板の第１の面と前記第２の透明板の第２の
   面との間で重なり合い、前記第１及び第２の充填体の高
   さでもって、前記第１の透明板の第１の面と前記第２の
   透明板の第２の面との間の間隔を規定したことを特徴と
   する液晶ディスプレイパネル。 ６、請求項１、２、３、４または５に記載の液晶ディス
   プレイパネルにおいて、前記充填体は、樹脂から成るこ
   とを特徴とする液晶ディスプレイパネル。 ７、請求項６に記載の液晶ディスプレイパネルにおいて
   、前記樹脂はポリイミド系樹脂またはエポキシ系樹脂で
   あることを特徴とする液晶ディスプレイパネル。 ８、請求項１、２、３、４、５、６または７に記載の液
   晶ディスプレイパネルにおいて、前記充填体は、前記第
   １の透明板の第１の面及び前記第２の透明板の第２の面
   にそれぞれ固着したことを特徴とする液晶ディスプレイ
   パネル。 ９、請求項１、２、３、４、５、６、７または８に記載
   の液晶ディスプレイパネルにおいて、前記スイッチング
   素子は二端子型素子から成ることを特徴とする液晶ディ
   スプレイパネル。 １０、請求項１、２、３、４、５、６、７ ８または９に記載の液晶ディスプレイパネルにおいて、
   前記第１の透明板の第１の面上に保護膜を設けたことを
   特徴とする液晶ディスプレイパネル。 １１、請求項１０に記載の液晶ディスプレイパネルにお
   いて、前記保護膜を、前記第１の透明板の第１の面上の
   、前記充填体の設けられる部分のみに設けたことを特徴
   とする液晶ディスプレイパネル。 １２、請求項１、２、３、４、５、６、７、８、９、１
   ０または１１に記載の液晶ディスプレイパネルにおいて
   、前記充填体は、露光現像及びエッチングにより形成さ
   れることを特徴とする液晶ディスプレイパネル。 １３、請求項１２に記載の液晶ディスプレイパネルにお
   いて、前記充填体が形成された後に、配向膜が形成され
   、該配向膜にラビングが施されることを特徴とする液晶
   ディスプレイパネル。 １４、請求項１、２、３、４、５、６、７、８、９、１
   ０または１１に記載の液晶ディスプレイパネルにおいて
   、前記充填体は、印刷により形成されることを特徴とす
   る液晶ディスプレイパネル。 １５、請求項１、２、３、４、５、６、７、８または９
   に記載の液晶ディスプレイパネルを製造する製造方法に
   おいて、前記第１の透明板の一方の面に透明な画素電極
   膜及び金属膜を順次堆積し、前記走査電極のパターン及
   び前記画素電極のパターンを形成する第１の工程と、形
   成された前記走査電極及び前記画素電極にまたがって前
   記スイッチング素子を形成する第２の工程と、形成され
   た前記走査電極、前記画素電極及び前記スイッチング素
   子の上に充填体膜を形成し、その後、ホトエッチングに
   より前記充填体のパターンを形成する第３の工程と、前
   記画素電極上に形成された前記充填体のパターンをマス
   クとして前記画素電極上の不要金属膜をエッチングする
   第４の工程と、形成された前記走査電極、前記画素電極
   、前記スイッチング素子及び前記充填体の上に配向膜を
   形成し、該配向膜にラビングを施す第５の工程と、を具
   備したことを特徴とする液晶ディスプレイパネルの製造
   方法。 １６、請求項１５に記載の製造方法において、前記充填
   体膜に感光性樹脂を用いることにより、ホトレジストを
   兼用するようにしたことを特徴とする液晶ディスプレイ
   パネルの製造方法。 １７、請求項１０または１１に記載の液晶ディスプレイ
   パネルを製造する製造方法において、前記第１の透明板
   の一方の面に透明な画素電極膜及び金属膜を順次堆積し
   、前記走査電極のパターン及び前記画素電極のパターン
   を形成する第１の工程と、形成された前記走査電極及び
   前記画素電極にまたがって前記スイッチング素子を形成
   する第２の工程と、形成された前記走査電極、前記画素
   電極及び前記スイッチング素子の上に前記保護膜及び充
   填体膜を順次堆積し、その後、ホトエッチングにより前
   記保護膜のパターン及び前記充填体のパターンをそれぞ
   れ形成する第３の工程と、前記画素電極上に形成された
   前記保護膜のパターン及び前記充填体のパターンをマス
   クとして前記画素電極上の不要金属膜をエッチングする
   第４の工程と、形成された前記走査電極、前記画素電極
   、前記スイッチング素子、前記保護膜及び前記充填体の
   上に配向膜を形成し、該配向膜にラビングを施す第５の
   工程と、を具備したことを特徴とする液晶ディスプレイ
   パネルの製造方法。 １８、請求項１、２、３、４、５、６、７、８、９、１
   ０、１１、１２、１３または１４に記載の液晶ディスプ
   レイパネルを製造する製造方法において、前記第２の透
   明板の第２の面上における、複数の前記画素電極と対向
   する領域の周囲にシール用樹脂を印刷する第１の工程と
   、前記シール用樹脂の乾燥後、前記第１の透明板の第１
   の面と前記第２の透明板の第２の面との位置合わせを行
   う第２の工程と、前記第１の透明板及び前記第２の透明
   板に加圧・加熱を施し、前記シール用樹脂及び前記充填
   体によって前記第１の透明板及び前記第２の透明板を固
   着させる第３の工程と、を具備したことを特徴とする液
   晶ディスプレイパネルの製造方法。