JPH0219629B2 - - Google Patents
Info
- Publication number
- JPH0219629B2 JPH0219629B2 JP55107347A JP10734780A JPH0219629B2 JP H0219629 B2 JPH0219629 B2 JP H0219629B2 JP 55107347 A JP55107347 A JP 55107347A JP 10734780 A JP10734780 A JP 10734780A JP H0219629 B2 JPH0219629 B2 JP H0219629B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion region
- type
- diffusion
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、同一の半導体基板上にバイポーラト
ランジスタとPN接合ダイオードとを共に備えた
構成を有する半導体装置の製造方法に関する。
ランジスタとPN接合ダイオードとを共に備えた
構成を有する半導体装置の製造方法に関する。
従来、半導体集積回路装置を製造するにあたつ
て、同一基板上にバイポーラトランジスタと共に
PN接合ダイオードを構成するには、バイポーラ
トランジスタのエミツタ領域とベース領域との接
合を利用する場合、ベース領域とコレクタ領域と
の接合を利用する場合、エミツタ領域と分離拡散
領域との接合を利用する場合の３種類の方法があ
つた。しかし、これら３種類のダイオードは、い
ずれもトランジスタのエミツタ領域或いはベース
領域を使用するため、トランジスタの素子特性に
よつて各領域の深さや不純物濃度等が限定されて
しまつていた。
て、同一基板上にバイポーラトランジスタと共に
PN接合ダイオードを構成するには、バイポーラ
トランジスタのエミツタ領域とベース領域との接
合を利用する場合、ベース領域とコレクタ領域と
の接合を利用する場合、エミツタ領域と分離拡散
領域との接合を利用する場合の３種類の方法があ
つた。しかし、これら３種類のダイオードは、い
ずれもトランジスタのエミツタ領域或いはベース
領域を使用するため、トランジスタの素子特性に
よつて各領域の深さや不純物濃度等が限定されて
しまつていた。
ところが、周知のように、PN接合を形成する
Ｐ形拡散領域又はＮ形拡散領域の深さ若しくは不
純物濃度を適宜選択することによつて、そのPN
接合により構成されるダイオードの耐圧は変化可
能である。例えば、Ｐ形拡散領域及びＮ形拡散領
域を深く形成し、両者の濃度の高い部分でPN接
合を形成すると、ダイオードの耐圧は低くなる。
そのため、上述したトランジスタ構成を利用した
従来のダイオードのようにＰ形拡散領域及びＮ形
拡散領域の深さと不純物濃度とを広範囲に変化さ
せて選択することができない場合には、ダイオー
ドの耐圧も広範囲に変化させることができないと
いう欠点があつた。
Ｐ形拡散領域又はＮ形拡散領域の深さ若しくは不
純物濃度を適宜選択することによつて、そのPN
接合により構成されるダイオードの耐圧は変化可
能である。例えば、Ｐ形拡散領域及びＮ形拡散領
域を深く形成し、両者の濃度の高い部分でPN接
合を形成すると、ダイオードの耐圧は低くなる。
そのため、上述したトランジスタ構成を利用した
従来のダイオードのようにＰ形拡散領域及びＮ形
拡散領域の深さと不純物濃度とを広範囲に変化さ
せて選択することができない場合には、ダイオー
ドの耐圧も広範囲に変化させることができないと
いう欠点があつた。
本発明は、上記従来の欠点を除去し、同一基板
上にトランジスタと共に形成されるダイオードの
耐圧を広範囲に変化させることのできる半導体装
置の製造方法を提供することを目的とする。
上にトランジスタと共に形成されるダイオードの
耐圧を広範囲に変化させることのできる半導体装
置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、上記目的を
達成するため、一導電形を有する半導体基板上に
反対導電形の半導体層を形成すると共に該半導体
層内下側に該半導体基板側からの拡散で部分的に
一導電形の下側拡散領域を形成し、該半導体層表
面に部分的な拡散で該下側拡散領域に接続される
一導電形の上側拡散領域を形成して該上側拡散領
域と該下側拡散領域とで分離拡散領域を構成し、
該半導体層表面のトランジスタ形成領域及びダイ
オード形成領域に部分的に反対導電形不純物を拡
散して反対導電形のコレクタ補償拡散領域及び前
記分離拡散領域の下側拡散領域に該半導体層内で
接続された反対導電形の半導体拡散領域を形成し
て、該半導体拡散領域と該分離拡散領域の下側拡
散領域とでPN接合ダイオードを構成し、前記ト
ランジスタ形成領域の半導体層表面に部分的に一
導電形のベース領域を形成し、該ベース領域の表
面に反対導電形のエミツタ領域を形成することを
特徴とするものである。
達成するため、一導電形を有する半導体基板上に
反対導電形の半導体層を形成すると共に該半導体
層内下側に該半導体基板側からの拡散で部分的に
一導電形の下側拡散領域を形成し、該半導体層表
面に部分的な拡散で該下側拡散領域に接続される
一導電形の上側拡散領域を形成して該上側拡散領
域と該下側拡散領域とで分離拡散領域を構成し、
該半導体層表面のトランジスタ形成領域及びダイ
オード形成領域に部分的に反対導電形不純物を拡
散して反対導電形のコレクタ補償拡散領域及び前
記分離拡散領域の下側拡散領域に該半導体層内で
接続された反対導電形の半導体拡散領域を形成し
て、該半導体拡散領域と該分離拡散領域の下側拡
散領域とでPN接合ダイオードを構成し、前記ト
ランジスタ形成領域の半導体層表面に部分的に一
導電形のベース領域を形成し、該ベース領域の表
面に反対導電形のエミツタ領域を形成することを
特徴とするものである。
以下、本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
最初に、本発明に適用しうるPN接合ダイオー
ドの原理的な製造方法について、第１図ａ〜ｅを
用いて述べる。
ドの原理的な製造方法について、第１図ａ〜ｅを
用いて述べる。
まず、同図ａに示すように、例えば比抵抗10〜
20〔Ω・cm〕のシリコン基板等からなるＰ形半導
体基板１の表面を二酸化シリコン（SiO2）膜２
で被覆し、これに窓開けを行つた後、この窓を介
してボロン等のＰ形不純物を拡散してＰ形埋込拡
散領域３を形成する。
20〔Ω・cm〕のシリコン基板等からなるＰ形半導
体基板１の表面を二酸化シリコン（SiO2）膜２
で被覆し、これに窓開けを行つた後、この窓を介
してボロン等のＰ形不純物を拡散してＰ形埋込拡
散領域３を形成する。
次に、第１図ｂに示すようにSiO2膜２をエツ
チングによつて除去した後、同図Ｃに示すよう
に、Ｐ形半導体基板１の表面に、リン等のＮ形不
純物のドープされたシリコンをエピタキシヤル成
長させてＮ形エピタキシヤル層４を形成する。こ
の際、Ｐ形埋込拡散領域３中に含まれているボロ
ン等のＰ形不純物がＮ形エピタキシヤル層４中に
オートドーピングにより拡散していき、Ｐ形下側
拡散領域５が形成される。
チングによつて除去した後、同図Ｃに示すよう
に、Ｐ形半導体基板１の表面に、リン等のＮ形不
純物のドープされたシリコンをエピタキシヤル成
長させてＮ形エピタキシヤル層４を形成する。こ
の際、Ｐ形埋込拡散領域３中に含まれているボロ
ン等のＰ形不純物がＮ形エピタキシヤル層４中に
オートドーピングにより拡散していき、Ｐ形下側
拡散領域５が形成される。
続いて、第１図ｄに示すように、Ｎ形エピタキ
シヤル層４の表面をSiO2膜２で被覆した後、Ｐ
形下側拡散領域５と対向する部分に窓開けし、そ
こからリン等のＮ形不純物をＰ形下側拡散領域５
へ達するまで拡散して、N+形拡散領域６を形成
する。以上の工程により、Ｐ形下側拡散領域５と
N+形拡散領域６とからなるPN接合ダイオードが
構成される。
シヤル層４の表面をSiO2膜２で被覆した後、Ｐ
形下側拡散領域５と対向する部分に窓開けし、そ
こからリン等のＮ形不純物をＰ形下側拡散領域５
へ達するまで拡散して、N+形拡散領域６を形成
する。以上の工程により、Ｐ形下側拡散領域５と
N+形拡散領域６とからなるPN接合ダイオードが
構成される。
最後に、N+形拡散領域６上及びSiO2膜２上の
全面にアルミニウムを蒸着し、これをパターニン
グして、第１図ｅに示すようにN+形拡散領域６
上に電極７を形成する。
全面にアルミニウムを蒸着し、これをパターニン
グして、第１図ｅに示すようにN+形拡散領域６
上に電極７を形成する。
次に、第２図は、本発明の一実施例を説明する
ための半導体装置を示す断面図であり、上記第１
図ｅに示したようなPN接合ダイオードをNPNト
ランジスタと共に同一半導体基板上の１つの島内
に形成した状態を示す。以下に、上記PN接合ダ
イオードを上記NPNトランジスタの形成工程を
利用して形成する本発明の一実施例について、第
２図を用いて説明する。
ための半導体装置を示す断面図であり、上記第１
図ｅに示したようなPN接合ダイオードをNPNト
ランジスタと共に同一半導体基板上の１つの島内
に形成した状態を示す。以下に、上記PN接合ダ
イオードを上記NPNトランジスタの形成工程を
利用して形成する本発明の一実施例について、第
２図を用いて説明する。
まず、Ｐ形シリコンからなる半導体基板１中に
アンチモン等のＮ形不純物を選択的に拡散して
N+形埋込領域８を形成し、続いて半導体基板１
中にボロン等のＰ形不純物を拡散してＰ形埋込拡
散領域３を形成する。
アンチモン等のＮ形不純物を選択的に拡散して
N+形埋込領域８を形成し、続いて半導体基板１
中にボロン等のＰ形不純物を拡散してＰ形埋込拡
散領域３を形成する。
次に、半導体基板１上にＮ形エピタキシヤル層
４を形成する。この際、上記の埋込領域３，８中
に含まれる不純物がエピタキシヤル層４中にオー
トドーピングにより拡散していく。特にＰ形埋込
拡散領域３からはエピタキシヤル層４中にボロン
等のＰ形不純物が拡散していき、そこにＰ形下側
拡散領域５が形成される。この場合、Ｐ形不純物
であるボロンは、Ｎ形不純物であるアンチモンと
比較して拡散係数が大きく、エピタキシヤル層４
中へのはい上がり量が大きくなる。続いて、ボロ
ン等のＰ形不純物をエピタキシヤル層４の表面に
部分的に拡散して、上記Ｐ形下側拡散領域５に接
続するＰ形上側拡散領域９を形成する。このＰ形
上側拡散領域９とＰ形下側拡散領域５とにより分
離拡散領域が構成され、この分離拡散領域によつ
てエピタキシヤル層４内には１つの島が画定され
る。
４を形成する。この際、上記の埋込領域３，８中
に含まれる不純物がエピタキシヤル層４中にオー
トドーピングにより拡散していく。特にＰ形埋込
拡散領域３からはエピタキシヤル層４中にボロン
等のＰ形不純物が拡散していき、そこにＰ形下側
拡散領域５が形成される。この場合、Ｐ形不純物
であるボロンは、Ｎ形不純物であるアンチモンと
比較して拡散係数が大きく、エピタキシヤル層４
中へのはい上がり量が大きくなる。続いて、ボロ
ン等のＰ形不純物をエピタキシヤル層４の表面に
部分的に拡散して、上記Ｐ形下側拡散領域５に接
続するＰ形上側拡散領域９を形成する。このＰ形
上側拡散領域９とＰ形下側拡散領域５とにより分
離拡散領域が構成され、この分離拡散領域によつ
てエピタキシヤル層４内には１つの島が画定され
る。
その後、上記の島内におけるエピタキシヤル層
４表面のトランジスタ形成領域とダイオード形成
領域とに部分的にリン等のＮ形不純物を拡散する
ことにより、N+形コレクタ補償拡散領域１０と、
上記Ｐ形下側拡散領域５の一部に接続されたN+
形拡散領域６とを同時に形成する。このN+形拡
散領域６と、これに接続された分離拡散領域のＰ
形下側拡散領域５とにより、PN接合ダイオード
が構成される。
４表面のトランジスタ形成領域とダイオード形成
領域とに部分的にリン等のＮ形不純物を拡散する
ことにより、N+形コレクタ補償拡散領域１０と、
上記Ｐ形下側拡散領域５の一部に接続されたN+
形拡散領域６とを同時に形成する。このN+形拡
散領域６と、これに接続された分離拡散領域のＰ
形下側拡散領域５とにより、PN接合ダイオード
が構成される。
次に、上記トランジスタ形成領域のエピタキシ
ヤル層４表面にボロン等のＰ形不純物を部分的に
拡散してＰ形ベース領域１１を形成し、続いてこ
のＰ形ベース領域１１の表面にリン等のＮ形不純
物を部分的に拡散してN+形エミツタ領域１２を
形成する。このN+形エミツタ領域１２及びＰ形
ベース領域１１並びに上記N+形コレクタ補償拡
散領域１０により、NPN形のバイポーラトラン
ジスタが構成される。
ヤル層４表面にボロン等のＰ形不純物を部分的に
拡散してＰ形ベース領域１１を形成し、続いてこ
のＰ形ベース領域１１の表面にリン等のＮ形不純
物を部分的に拡散してN+形エミツタ領域１２を
形成する。このN+形エミツタ領域１２及びＰ形
ベース領域１１並びに上記N+形コレクタ補償拡
散領域１０により、NPN形のバイポーラトラン
ジスタが構成される。
最後に、エピタキシヤル層４上の全面を表面保
護絶縁膜（SiO2膜）２で被覆し、これに窓開け
を行つた後、各窓を介してN+形コレクタ補償拡
散領域１０、Ｐ形ベース領域１１、N+形エミツ
タ領域１２及びダイオードのN+形拡散領域６の
それぞれの表面に、既知の方法により電極１３，
１４，１５，１６をそれぞれ形成する。
護絶縁膜（SiO2膜）２で被覆し、これに窓開け
を行つた後、各窓を介してN+形コレクタ補償拡
散領域１０、Ｐ形ベース領域１１、N+形エミツ
タ領域１２及びダイオードのN+形拡散領域６の
それぞれの表面に、既知の方法により電極１３，
１４，１５，１６をそれぞれ形成する。
本実施例の製造方法によれば、PN接合ダイオ
ードのアノード領域を構成するＰ形下側拡散領域
５は、同一基板上に形成される他の半導体素子と
は無関係な分離拡散領域の一部であるため、その
拡散深さや不純物濃度を上記他の半導体素子とは
無関係に変化させて、自由に設定することができ
る。更に、PN接合ダイオードのカソード領域を
構成するN+形拡散領域６は、Ｐ形ベース領域１
１やN+形エミツタ領域１２と比較して深さや不
純物濃度の点で自由度の大きいN+形コレクタ補
償拡散領域１０と同時形成されるので、N+形拡
散領域６の拡散深さや不純物濃度をも比較的自由
に設定することができる。従つて、本実施例によ
つてバイポーラトランジスタと共に形成された
PN接合ダイオードは、これを構成するアノード
領域（Ｐ形下側拡散領域５）及びカソード領域
（N+形拡散領域６）のそれぞれの拡散深さ及び不
純物濃度を自由に選択することができ、これに伴
つてダイオードの耐圧を自由に変化させることが
可能になる。例えば、同じ半導体集積回路内の他
のトランジスタの特性とは独立に、ダイオードの
耐圧を10〜50〔Ｖ〕という広い範囲内で自由に変
化させることができる。
ードのアノード領域を構成するＰ形下側拡散領域
５は、同一基板上に形成される他の半導体素子と
は無関係な分離拡散領域の一部であるため、その
拡散深さや不純物濃度を上記他の半導体素子とは
無関係に変化させて、自由に設定することができ
る。更に、PN接合ダイオードのカソード領域を
構成するN+形拡散領域６は、Ｐ形ベース領域１
１やN+形エミツタ領域１２と比較して深さや不
純物濃度の点で自由度の大きいN+形コレクタ補
償拡散領域１０と同時形成されるので、N+形拡
散領域６の拡散深さや不純物濃度をも比較的自由
に設定することができる。従つて、本実施例によ
つてバイポーラトランジスタと共に形成された
PN接合ダイオードは、これを構成するアノード
領域（Ｐ形下側拡散領域５）及びカソード領域
（N+形拡散領域６）のそれぞれの拡散深さ及び不
純物濃度を自由に選択することができ、これに伴
つてダイオードの耐圧を自由に変化させることが
可能になる。例えば、同じ半導体集積回路内の他
のトランジスタの特性とは独立に、ダイオードの
耐圧を10〜50〔Ｖ〕という広い範囲内で自由に変
化させることができる。
なお、上述した実施例における各領域の導電形
をそれぞれ反対の導電形としても、同様な効果が
得られることはもちろんである。
をそれぞれ反対の導電形としても、同様な効果が
得られることはもちろんである。
以上説明したように、本発明によれば、PN接
合ダイオードを構成する各拡散領域の拡散深さや
不純物濃度を自由に選択できることから、その耐
圧を広範囲に変化させることができる。
合ダイオードを構成する各拡散領域の拡散深さや
不純物濃度を自由に選択できることから、その耐
圧を広範囲に変化させることができる。
第１図ａ〜ｅは本発明に適用しうるPN接合ダ
イオードの原理的な製造方法を示す断面図、第２
図は本発明の一実施例を説明するための半導体装
置を示す断面図である。 １……Ｐ形半導体基板、３……Ｐ形埋込拡散領
域、４……Ｎ形エピタキシヤル層、５……Ｐ形下
側拡散領域、６……N+形拡散領域、９……Ｐ形
上側拡散領域、１０……N+形コレクタ補償拡散
領域、１１……Ｐ形ベース領域、１２……N+形
エミツタ領域。
イオードの原理的な製造方法を示す断面図、第２
図は本発明の一実施例を説明するための半導体装
置を示す断面図である。 １……Ｐ形半導体基板、３……Ｐ形埋込拡散領
域、４……Ｎ形エピタキシヤル層、５……Ｐ形下
側拡散領域、６……N+形拡散領域、９……Ｐ形
上側拡散領域、１０……N+形コレクタ補償拡散
領域、１１……Ｐ形ベース領域、１２……N+形
エミツタ領域。
Claims (1)
- 【特許請求の範囲】 １ 一導電形を有する半導体基板上に反対導電形
の半導体層を形成すると共に該半導体層内下側に
該半導体基板側からの拡散で部分的に一導電形の
下側拡散領域を形成し、 該半導体層表面に部分的な拡散で該下側拡散領
域に接続される一導電形の上側拡散領域を形成し
て該上側拡散領域と該下側拡散領域とで分離拡散
領域を形成し、 該半導体層表面のトランジスタ形成領域及びダ
イオード形成領域に部分的に反対導電形不純物を
拡散して反対導電形のコレクタ補償拡散領域及び
前記分離拡散領域の下側拡散領域に該半導体層内
で接続された反対導電形の半導体拡散領域を形成
して、該半導体拡散領域と該分離拡散領域の下側
拡散領域とでPN接合ダイオードを形成し、 前記トランジスタ形成領域の半導体層表面に部
分的に一導電形のベース領域を形成し、 該ベース領域の表面に反対導電形のエミツタ領
域を形成することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10734780A JPS5732678A (en) | 1980-08-05 | 1980-08-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10734780A JPS5732678A (en) | 1980-08-05 | 1980-08-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5732678A JPS5732678A (en) | 1982-02-22 |
| JPH0219629B2 true JPH0219629B2 (ja) | 1990-05-02 |
Family
ID=14456744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10734780A Granted JPS5732678A (en) | 1980-08-05 | 1980-08-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5732678A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583271A (en) * | 1978-12-20 | 1980-06-23 | Toshiba Corp | Semiconductor device |
-
1980
- 1980-08-05 JP JP10734780A patent/JPS5732678A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5732678A (en) | 1982-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484388A (en) | Method for manufacturing semiconductor Bi-CMOS device | |
| US4504332A (en) | Method of making a bipolar transistor | |
| US5308776A (en) | Method of manufacturing SOI semiconductor device | |
| US5070030A (en) | Method of making an oxide isolated, lateral bipolar transistor | |
| US4228450A (en) | Buried high sheet resistance structure for high density integrated circuits with reach through contacts | |
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| US4536784A (en) | Semiconductor device having a junction capacitance, an integrated injection logic circuit and a transistor in a semiconductor body | |
| JPS62277745A (ja) | 半導体集積回路 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| GB1310412A (en) | Semiconductor devices | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JPH0219629B2 (ja) | ||
| US4316319A (en) | Method for making a high sheet resistance structure for high density integrated circuits | |
| JPS6133261B2 (ja) | ||
| JPS6360550B2 (ja) | ||
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPS6252949B2 (ja) | ||
| KR0121178B1 (ko) | 트랜지스터 제조방법 | |
| JPS63202965A (ja) | 半導体装置 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| KR940010913B1 (ko) | 고내압 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0258781B2 (ja) | ||
| JPS60244036A (ja) | 半導体装置とその製造方法 |