JPH0219633B2

JPH0219633B2 -

Info

Publication number: JPH0219633B2
Application number: JP59025751A
Authority: JP
Inventors: Shigeki Sakai; Hiroshi Akaho; Hisao Hayakawa; Akihiko Yagi
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1984-02-14
Filing date: 1984-02-14
Publication date: 1990-05-02
Also published as: JPS60170275A

Description

【発明の詳細な説明】本発明は、ジヨゼフソン接合デバイスに関し、
殊に、ジヨゼフソン線路中を走行するフラクソン
を利用することにより、各種のデジタル機能を営
むことのできるジヨゼフソン線路デバイスに関す
る。

近年、極低温エレクトロニクスの発展が目覚ま
しく、特にジヨゼフソン接合デバイスはその高速
性、低消費電力の故に将来的なデジタル機能デバ
イスとして大いに期待されている。

然し、これまで開発されてきたジヨゼフソン・
デバイスは、接合両端に電圧の発生する電圧状
態、即ち接合を形成する超伝導体間にあつて巨視
的な波動関数の位相差が回り続けている状態を論
理“０”または“１”のいづれか一方に対応付
け、そうでない状態、即ち零電圧状態を他方の論
理値に対応付けていた。そのため、半導体デバイ
スに比べれば確かに消費電力は小さいものの、究
極的な所まで低消費電力化に成功しているとは必
ずしも言えなかつた。

本発明はこの点に鑑みて成されたもので、従来
のジヨゼフソン・デバイスとは異なる新たな動作
原理により、極限的なまでの低消費電力化の可能
性を有し、且つ、同期発振機能、分周機能、カウ
ンタ機能、論理積及び論理和機能やインバータ機
能、そして更には全加算機能、メモリ機能等々、
多くのデジタル機能を実現するデバイスを組むの
に最適なデバイス基本構造体としてのジヨゼフソ
ン・デバイスを提供せんとするものである。

ジヨゼフソン接合は、その一辺の長さがジヨゼ
フソン侵入長λ_Jより長い場合、一定の条件下で当
該接合を流れる渦状の電流状態が発生、存在し、
然もその電流状態部分が高速で移動可能になるこ
とが知られている。

即ち、第１図Ａに示すように、一対の超伝導体
２，３と接合部４とから成り、一辺の長さｌがジ
ヨゼフソン侵入長λ_Jより四倍程度以上長く、且
つ、他の一辺の長さ（線路幅）ｗがλ_Jより小さく
て、全体として見ると一次元方向に長いジヨゼフ
ソン接合においては、内部に渦電流状態部分ａが
存在でき、この部分ａに局在した磁場Ｈが存在し
得る。こうしたジヨゼフソン接合は、特にジヨゼ
フソン線路と呼ばれている。

第１図Ｂはこうしたジヨゼフソン線路の長さ方
向を横軸に採り、磁場Ｈの局在する様子を示した
ものである。渦電流の空間的広がりも磁場の広が
りと同程度であり、その大きさはλ_J〜4λ_J程度で
ある。

第１図Ａにおいて、渦電流がそのループ上では
十分に減衰したようなループｂを採ると、このル
ープを通過する全磁束は量子化され、一磁束量子
Φ₀（2.07×10^-15Wb）に等しくなる。そして、こ
の量子化された渦電流状態は、ジヨゼフソン線路
中にあつて一個の粒子のように挙動するので、フ
ラクソンと呼ばれる。

また、上記のように、全磁束がΦ₀に等しいと
いうことは、フラクソンの存在する部分での位相
差のひねりが丁度2πになつていることに対応す
る。従つて、このように位相差が2πと究極的に
小さい量であるフラクソンを情報の担体として利
用すれば、消費電力の極めて小さいデバイスが構
成できることが示唆される。

先にも述べたように、フラクソンはジヨゼフソ
ン線路中を移動することができ、その移動に伴つ
て生じる電圧により準粒子電流が流れ、漸次エネ
ルギを失つて移動速度が低下して行く。然し、第
１図Ａ中に併示のように、矢印ｃ方向に沿う適当
なバイアス電流を与えると、当該フラクソンにエ
ネルギを与えることができ、移動速度を意図的に
増すこともできる。また、逆に、磁束とバイアス
電流との間に生ずるローレンツ力により、矢印ｃ
とは逆方向の電流を与えると、これは制動電流と
なり、フラクソンの移動速度を意図的に低下させ
ることもできる。

一方、こうしたフラクソンの移動速度の上限
は１／（LC）^1/2で与えられる。ここでＬはジヨゼ
フソン線路の単位長当たりのインダクタンスであ
り、Ｃは同じくジヨゼフソン線路の単位長当たの
電気容量である。第１図Ａの構成で接合部４が絶
縁膜で構成されているジヨゼフソン線路において
は、フラクソンの移動速度上限は少なくとも真
空中の光速（約3.0×10⁸ｍ／sec）の数十分の一
程度は確保でき、極めて高速である。

尚、こうしたジヨゼフソン線路の性質は、第１
図Ｃに示すように一方の超伝導体３が他方よりも
大きな面積を有していても、また第１図Ｄに示す
ように全体的に湾曲乃至変形していても、共に変
わることなく発現する。

本発明は、こうしたジヨゼフソン線路を一つの
構成要素として利用するもので、既述した目的を
達成するため、一対の超伝導体とその間の接合部
とから成るジヨゼフソン線路の長さ方向両端を互
いに電気的に接続して成るジヨゼフソン線路ルー
プと；上記ループを形成する上記ジヨゼフソン線
路の少なくとも一部位に設けたフラクソン停止部
と；上記ループを形成するジヨゼフソン線路に接
続し、上記フラクソンの挙動を制御する電流源
と；上記ジヨゼフソン線路に接続し、上記フラク
ソンから出力電流を受取ることのできる出力回路
と；から少なくとも構成したジヨゼフソン線路デ
バイスを提供するものである。

本発明によるジヨゼフソン線路デバイスの最も
原理的乃至基本的な実施例の物理的構成は第２図
Ａにて示すことができる。

このデバイス１０の物的な構成に就き、先づ説
明すると、一対の超伝導体２，３の間に接合部４
を挟んで成るジヨゼフソン線路１があり、両超伝
導体の長さ方向の各一端部６，７間には、フラク
ソン発生用の電流Ieを当該線路端部に供給する電
流源１８が接続される一方で、他端部１１，１２
間には、当該端部に走行してきたフラクソンから
電流を取出すことのできる負荷抵抗等の出力回路
１７が接続されている。

そして、一方の超伝導体２の両端間には帰還抵
抗１３が接続され、他方の超伝導体３の両端間に
は導体１４が接続されて帰還回路が形成され、こ
れにより、ジヨゼフソン線路１を含めて考えると
一種のループ５が形成されている。尚、図示の場
合はこのジヨゼフソン線路ループ５の当該ジヨゼ
フソン線路１の部分を馬蹄型に示してあるが、上
記のような接続関係が満たされていればループ５
の幾何形状の如何は問わず、円形は勿論のこと、
矩形状や直線状であつても良い。

ループ５中にあつて少なくともジヨゼフソン線
路１の長さ方向（ループとして見れば周方向）の
一部位には、更に後述のフラクソン停止部９０が
設けられるが、ここでは一先づ、この停止部９０
を考えないでジヨゼフソン線路ループ５自体の動
作を説明すると、ジヨゼフソン線路１の一端部
６，７間に発生したフラクソンが当該線路中を走
行して線路他端部１１，１２に達して消滅する
際、その出力の一部は帰還抵抗１３と導体１４と
の帰還回路を介して再び線路入力端側に加えられ
る。そのため、再び当該入力端に新たなフラクソ
ンが発生し、線路１中を再び他端部１１，１２に
向かつて走行し始め、以下、同様の動作を際限な
く繰返すようになる。即ち、こうしたジヨゼフソ
ン線路ループ５は発振機能を持つているのであ
る。

尚、こうしたジヨゼフソン線路ループ５自体は
既に本出願人が別途、特開昭−号として開示した
ものである。

次に、ジヨゼフソン線路１にのみ着目し、その
途中に形成されたフラクソン停止部９０に就き考
えてみる。この実施例においては、この停止部９
０は、上下乃至一対の超伝導体２，３間を結ぶよ
うに抵抗部材９を配することによつて形成されて
いる。この場合は、当該抵抗部材９は各超伝導体
の主面に載る部分９ａ，９ｃと、一側面に沿い、
ジヨゼフソン接合部４を渡し越すようにして伸び
る部分９ｂとで構成されているが、等価的に抵抗
性を発揮する部分は抵抗部分９ｂ、然もその中、
接合部４を渡し越す部分のみであるため、原理的
には表裏面の抵抗部分９ａ，９ｃはなくとも良
い。

然し、このままであると、抵抗部材９による両
超伝導体間の等価短絡抵抗値は上記のように抵抗
部分９ｂ中、極めて薄いジヨゼフソン接合部４を
渡し越す部分にてのみ定まるため、余り大きな値
にはできないし、抵抗自体の設計性や再現性も良
好にはできない場合も考えられる。

従つて、そのような場合には、抵抗部分９ｂが
渡る超伝導体側面に沿つて絶縁層を形成し、抵抗
部材がこの絶縁層の周囲を回つて一方の超伝導体
２の表面と他方の超伝導体３の下面とを接続する
ように図れば、抵抗体部分９ｂの幾何的な長さを
長くすることができ、等価抵抗値の設計性、再現
性が良好になる外、製作も容易になる。

このような抵抗体部分９０を線路途中に設ける
と、線路中を走行して来るフラクソンの当該移動
に伴つて生ずる電圧がジヨゼフソン接合の外にこ
の抵抗体部分を形成する抵抗部材にも加わり、エ
ネルギを消費するため、フラクソンはその運動エ
ネルギが低下し、当該抵抗体部分９０を越えて更
に先に進むことはできなくなるのである。従つ
て、このような抵抗部材を付した部分はフラクソ
ンを意図的に停止させることのできる停止部分９
０と呼べるのである。

但し、既述したように、フラクソンは一磁束量
子に対応した磁束を固有のものとして有し、消滅
はしないため、停止部分９０にて停止した後も、
そのままの渦電流状態を保持している。

従つて、一旦、停止部９０にて停止しているフ
ラクソンも、フラクソン駆動用電流源８から選択
駆動用の電流をＩ８を供給すると、フラクソンの
磁束がこの電流から受けるローレンツ力により、
再び停止部を離れて線路中を走行し始めることが
できる。勿論、電流の方向の如何により、停止部
９０にまで進んで来た方向と同方向に、即ち更に
先に向かつて進ませることもできるし、逆に来た
方向に戻らせることも可能である。但し、後述す
る各機能素子への応用例中にあつては、特に断わ
らない限り、選択的な再駆動用の電流はフラクソ
ンを更に先に進ませる方向に加えるものとする。

尚、ジヨゼフソン線路に対して上記のようなフ
ラクソン停止部を形成して成るデバイスは、これ
も本出願人が既に特開昭−号として別途開示する
所である。

然して、既述したように、ジヨゼフソン線路ル
ープ５の構成と停止部９０の構成を併せ持つ本発
明のデバイスは、それらの機能を単に奏合した以
上の各種の機能を営めるものとなるが、各実施例
に就きそれらを説明するに先立ち、第２図Ａに示
した本発明実施例の構成を、簡単のため、模式的
に第２図Ｂのように示すと約束する。即ち、ジヨ
ゼフソン線路１は単なる円弧状の線で示し、停止
部９０は線路途中に付した単なる丸印で示す外、
線路両端を結ぶ抵抗１３と導体１４から成る帰還
回路は単に抵抗１３で代表させ、各電流源及び出
力回路はその一方方の端子のみを対応する部位に
接続して示す。

第２図示のデバイス１０の一動作例を第３図に
即して説明すると、予めフラクソン発生用の電流
源１８からIe＝Ieoなる直流バイアス電流を加え
て置いた状態下で、同図Ａ中に時刻t1で示すよう
にパルス性の電流を重畳し、ジヨゼフソン線路ル
ープ５中のジヨゼフソン線路１の一端にフラクソ
ンを一つ載せる。尚、直流バイアス電流Ieoはフ
ラクソンの発生を容易にするためのものであり、
次式を満足することが望ましい。

Ieo＜2λ_J・ｗ・Io λ_J：ジヨゼフソン侵入長、ｗ：線路幅寸法、
Io：線路の最大ジヨゼフソン電流密度 …(1) もつとも、電流パルスを十分に大きく採ること
ができれば直流バイアス成分Ieoは不要となる場
合もある。

いづれにしても、上記のようにしてジヨゼフソ
ン線路１の一端に発生したフラクソンは、やがて
停止部９０に至つてそこで停止する。この状態下
において、第３図Ｂ中に時刻t2で示すように、再
駆動用電流源８から再駆動用電流Ｉ８を供給する
と、停止していたフラクソンは再び動き出して線
路端部に至り、これに伴われてきた渦電流の一部
は第３図Ｃに示すように出力電流源Ioとして出力
回路１７に出力されていく。同時に、当該渦電流
の残りは、抵抗１３で代表させた帰還回路を介し
てジヨゼフソン線路１の入力端にパルス状の帰還
電流IF（第２図Ｂ中に例示）となつて帰還されて
いく。

従つて、フラクソン発生用電流源１８からの直
流バイアス電流Ieoがこの時点においてもまだ流
され続けていれば、当該ジヨゼフソン線路１の入
力端に再び一つのフラクソンが発生し、発生した
フラクソンは線路中を走行して停止部９０に至る
が、この時点で既に駆動電流源８からの駆動電流
Ｉ８が零に立ち下がつていれば、そこで停止し、
もつてこの説明を始めた初期状態と同じ状態が再
度具現する。

一方、第３図Ｄに示すように、選択駆動用の電
流源８からの電流Ｉ８が時刻t3からt4に亘つて示
すように流され続けていれば、ジヨゼフソン線路
１の出力端から帰還回路を介して停止部９０に戻
つてきたフラクソンは停止することなくそのまま
この停止部を通過し、再び出力端から出力電流Io
に化体して出力され、と同時に帰還回路を介して
再び入力端に電流成分IFを帰還する。そして、
この帰還により発生された次のフラクソンも、全
く同様の運命を辿ることになる。そのため、結果
として見ると、出力回路１７には第３図Ｅに示す
ように、所定周期で規定されたパルス列が得られ
ることになる。

ここで出力回路１７に就き若干考察すると、こ
の回路のリアクタンス成分をできるだけ小さくす
れば、より大きな出力電流Ioを取出すことができ
る。また、ジヨゼフソン線路１の出力端部１１，
１２から見た直流抵抗分、即ち帰還回路中の抵抗
１３の抵抗値r13と導体１４の抵抗値r14との和
r13＋r14と、出力回路の直流抵抗成分r17との並
列合成抵抗値｛［１／（r13＋r14）］＋（１／r17）｝
^-1を当該ジヨゼフソン線路１の特性インピーダン
ス程度のオーダの大きさにして置けば、該線路の
出力端部に至つたフラクソンがこの端部で反射さ
れることなく線路外へ出ていくので特に良い。こ
こで特性インピーダンスは（Ｌ／Ｃ）^1/2であり、
Ｌ、Ｃは先に定義した通りである。

尚、上記から顕かなように、帰還回路中の導体
１４は超伝導体（即ちr14＝０）であつても良い
し、有意の値であつて、例えば抵抗１３の値r13
と略ゞ同じ程度にまで大きくとも良い。従つて、
本明細書で導体とは、極めて抵抗の低い良導体は
勿論、有意の抵抗成分を持つものをも含む包括語
である。この観点からすれば、抵抗１３を第一導
体、導体１４を第二導体と考えても良い。

第２図示の実施例は、その使い方の如何によ
り、換言すれば要求される使途に応じ、次のよう
なデジタル機能を営むことができる。

先づ第一の、非破壊的続出しメモリとして機能
し得る。

即ち、停止部９０にフラクソンが停止している
状態を論理“１”に対応させ、フラクソンが線路
中に存在しない状態を論理“０”に対応させれ
ば、先のように第３図Ｂ乃至Ｄに示すような電流
Ｉ８を加えることは読出し命令に相当する。

メモリ・ループ５内に“１”が記憶されている
場合には、この読出し命令により、論理“１”を
表す出力電流Ioが第３図ＣまたはＥに示す形で出
力回路１７に出力され、検出される。

一方、メモリ・ループ５内に“０”が記憶され
ている場合には、この読出し命令によつても出力
電流Ioは流れることなく、従つて論理“０”が出
力回路１７に表される。

いづれの場合にも、帰還回路を介して読出され
たと同じ内容が停止部９０に再び格納され、次回
の読出し命令を待つ状態になる。

情報“１”の消去は、少なくとも帰還回路を介
しての帰還電流IFにより、フラクソンがジヨゼ
フソン線路１の入力端で再発生しようとするタイ
ミングの時に、フラクソン発生用電流源１８中の
直流バイアス成分Ieoを除いて置くようにし、帰
還成分のみではフラクソンが発生できないように
することで満足される。

逆に情報を書込む時には、予め直流バイアス成
分Ieoを与えた状態において、当該電流１８の一
部を成す信号発生源からパルス状の電流を重畳す
れば論理“１”を書込めるし、重畳しなければ論
理“０”を書込むことができる。

第２図示の実施例はまた、入力信号に同期した
パルス発振器としても機能させることができる。

即ち、停止部９０にてフラクソンが停止してい
る状態において、入力信号源としての駆動源８か
ら例えば第４図Ａに示すようなパルス列を入力し
たとすると、或る入力駆動電流パルスが停止部に
与えられてから次の入力駆動電流パルスが与えら
れるまでの時間乃至周期Tsと、停止部中にあつ
たフラクソンが動き始めて線路出力端から出、帰
還回路を介して線路入力端で再生成されてから再
び停止部９０に戻つてくるまでの時間（簡単に言
えばフラクソンがジヨゼフソン線路ループ５を一
巡するのに要する時間）Tfとの間に、 Tf＜Ts …(2) なる関係が満足されていれば、第４図Ｂに示すよ
うな出力電流パルス列が出力回路１７に得られる
ことになる。この出力電流パルス列は入力電流パ
ルス列に比すと、各パルス当たりはフラクソンが
停止部から線路出力端にまで走行するに要する時
間分だけ、入力時より遅れて出力されるが、その
周期は全く入力電流パルス列のそれに同期したも
のとなる。勿論、入力パルスの周期Tsは、上記
した(2)式を満足する限り、時間的に一定でない場
合にあつても、出力パルスはその変化に追従する
ものとなる。

更に、この第２図示の実施例は、分周器として
も機能させることができる。

例えば、上記した出力信号周期、即ち駆動用電
流パルスTsと、フラクソンが停止部９０から出
発して帰還回路を介し再生成され、再び停止部９
０に戻るまでの時間Tfとの間に、 Ts＜Tf＜2Ts …(3) なる関係が満たされるようにして置くと、これは
１／２分周器として機能する。

即ち、第５図Ａにおいて、時刻t1で停止部９０
に駆動電流パルスＩ８が与えられ、ここに停止し
ていたフラクソンが走行し始めたとすると、この
フラクソンが線路出力端に至つた時には第５図Ｂ
図示のように出力電流パルスIoが得られるが、当
該フラクソンの帰還に基く二番目のフラクソン
は、当初からして時間Ts経過後の二番目の駆動
電流パルスＩ８が与えられる時には未だ停止部９
０に戻つてきていないため、この二番目の駆動電
流パルスは言わば無駄に停止部に印加されるもの
となる。然し、三番目の駆動電流パルスが時刻t1
＋2Tsにて印加される前までには、停止部９０に
フラクソンが戻つてきているから、当該三番目の
駆動電流パルスに就いては出力回路１７に再び出
力電流パルスIoを現すものとなる。

この三番目の駆動電流パルスを一番目のそれと
考えれば分かるように、以下、上記の同様の動作
が繰返され、もつて、入力信号パルス列としての
駆動電流パルス列Ｉ８の周期Tsに対し、その周
期が2Tsというように二倍になつた、従つて周波
数にして1/2の分周を受けた出力パルス列を出力
回路１７に得ることができる。

尚、既述の(3)式を一般化して考えれば、、（ｎ−１）Ts＜Tf＜nTs；ｎ＝２、３…… …(4) なる関係を満たすことにより、分周比１／ｎの分
周器を構成することができる。

上記してきた所では、ジヨゼフソン線路ループ
５中には一個の停止部９０しか設けられていなか
つたが、それでも既述したように各電流源の電流
値の如何やその発生シーケンスを適当に組むこと
により、多くの機能を実現できている。

従つて、これから予想されるように、ジヨゼフ
ソン線路ループ５中に複数の停止部９０…を設
け、その各々に適当にフラクソンの選択駆動用の
電流源を接続すると、更に多採な機能を営むこと
ができる。

そこで先づ、第６図に停止部９０を二つとした
実施例を挙げ、どのような機能を営めるかに就き
幾つかの例を挙げて説明する。尚、各停止部９０
…を弁別するために、当該各停止部の図面中での
符号は91以降の連番を使用し、同様に各停止部に
関連する駆動用電流源に就いては81以降の連番を
使用する。

この第６図示の実施例においても、その表記は
第２図Ｂに示したと同様の略記法を用いるが、第
一の、乃至基本的な第２図示実施例と構成上、異
なつている点は、ジヨゼフソン線路ループ５中に
周方向適当な間隔を置いて二つの停止部９１，９
２が設けられ、その各々に専用のフラクソン駆動
用電流源８１，８２が設けられていることであ
る。その他の構成子は第２図示実施例と全く同様
で良いので、説明を省略する。

こうした構成で先づ、フラクソン発生源１８か
らの既述した電流供給により、ジヨゼフソン線路
１中にフラクソンを一つ発生させ、図中、左回り
に走行させて第一の停止部９１にこのフラクソン
を停止させた状態を各機能を満たすための初期条
件と考える。

ここで、第７図Ａに示すように、第二停止部９
２に接続されている電流源８２を二つの電流源８
２ａ，８２ｂから構成し、両者の電流Ｉ８２ａ，
Ｉ８２ｂを選択的に加算して停止部９２に与え得
るようにすると、第一停止部９１の電流源８１を
第一の論理信号源、第二停止部の一方の電流源８
２ａを第二の論理信号源と考えることにより、両
者の論理信号の論理積を採つた出力を出力回路１
７に得ることができる。

今、第一停止部の電流源８１からの電流Ｉ８１
としての第一の論理信号電流IAと、第二停止部
９２の一方の電流源８２ａからの電流Ｉ８２ａと
しての第二論理信号電流IBとにあつて、共に電
流として流れている時を、それらの論理値が
“１”にあると定義し、出力電流Ioに就いても同
様とする。

然して、IA＝“１”、IB＝“１”の時に出力に
“１・１＝１”なる論理積を得る、即ち出力電流
Ioが流れる動作を説明するタイム・チヤートが第
７図Ｂであり、IA＝“１”、IB＝“０”の時には論
理積出力が所定通り“１・０＝０”となる、即ち
出力電流Ioが流れないことを説明するタイム・チ
ヤートが第７図Ｃである。

論理信号電流IAの印加は時刻t1で行ない、論
理信号電流IBの印加は時刻t2で行なう。

第７図Ｂ図示の場合、時刻t1で論理“１”の信
号電流IAを印加すると、既述した初期状態にお
いて第一停止部９１にて停止していたフラクソン
は動き出し、第二停止部９２に来て停止する。

この時点以降の時刻t2において、論理“１”の
信号電流IBが印加されると、第二停止部９２で
停止していたフラクソンが再度、動き出し、いく
らかの走行時間遅れを持ちはするが、やがて出力
回路１７に論理“１”としての出力電流Ioとして
出力されていく。また、同時に、この時点におい
てジヨゼフソン線路１の入力端に式(1)を満足する
直流バイアス電流Ieoが印加されていれば、先に
述べたメカニズムにより、帰還回路を介する帰還
電流の重畳により、当該線路入力端に新たなフラ
クソンが一つ生成され、第一停止部９１にて停
止、待機する。

即ち、“１・１＝１”なる演算の終了と同時に
次の演算を開始するための初期状態が具現する。

第二停止部９２に関連して設けられているもう
一方の電流源８２ｂからの電流Ｉ８２ｂは、第７
図Ｂ及びＣに示すように、第二論理信号の印加時
刻t2以降の時刻t3において負方向に発せられるリ
セツト・パルスであるが、“１・１＝１”なる演
算においてはこのリセツト・パルスは実効がな
く、上記のように回路系はオート・リセツト乃至
セルフ・リセツトされる。

第７図Ｃの場合、時刻t1において論理“１”の
信号電流IAが第一停止部９１に印加されること
は同じであるが、これにより走行を始めて第二停
止部９２に至つているフラクソンに対し、時刻t2
での第二論理信号電流印加時には論理“０”の信
号電流IBが印加される（即ち電流IBが流されな
い）ため、当該フラクソンはそのまま第二停止部
９２に停止した状態を維持し、従つて出力回路１
７には論理“０”の出力電流信号（出力電流Ioが
流れない状態）が生じ、もつて“１・０＝０”な
る初期の演算結果を得ることができる。

然して、この“１・０＝０”なる演算の場合
は、引続く時刻t3における電流源８２ｂからのリ
セツト・パルスＩ８２ｂは有効に作用し、第二停
止部９２に停止したままになつているフラクソン
を逆に第一停止部９１に向けて走らせ、当該第一
停止部９１にて停止させる。この状態は回路系初
期状態であり、もつて次の演算に備えることがで
きる。

IA＝“０”、IB＝“１”の時、及び両者“０”の
時には、時刻t1における論理“０”の電流印加、
即ち電流IAが流されないから、当該第一停止部
９１に停止しているフラクソンはそのままであ
り、従つて時刻t2において第二停止部９２に電流
が印加されてもされなくても、そしてその後にリ
セツト・パルスＩ８２ｂが印加されても、何の影
響もなく、回路系は初期状態のままであり、時刻
t2とt3の間の演算結果検出タイミングにおいて
も、出力回路１７に出力電流が送られることは勿
論なく、論理“０”の所期の結果が得られる。

第７図Ａ図示の実施例は、NOT機能を実現す
るインバータとしても使うことができる。

第７図Ｄは入力信号として第二停止部９２の一
方の電流源８２ａから論理“１”を表す負方向電
流Ｉ８２ａを流した時に、出力回路に論理“０”
の正方向出力電流Ioが得られる（即ち出力電流Io
が流れない状態）ことを説明するタイム・チヤー
トであり、第７図Ｅは逆に入力信号電流Ｉ８２ａ
の論理を“０”とした（電流Ｉ８２ａを流さな
い）時に出力回路１７に論理“１”の表徴として
正方向出力電流Ioが流れ込む状態を説明するタイ
ム・チヤートである。

先と同様、予め第一停止部９１にフラクソンが
一つ、停止している状態を回路初期状態とする
と、先づ、時刻t1にて電流源８１から駆動電流Ｉ
８１を供給し、第一停止部中のフラクソンを第二
停止部９２に送つて待機させる。

入力論理信号の印加タイミングt2において、論
理“１”の信号を印加した場合、即ち第７図Ｄ中
の時刻t2で示すように負方向の電流Ｉ８２ａを第
二停止部９２に供給した場合には、この停止部９
２に停止していたフラクソンは線路入力端側に向
かつて逆方向に走行し、再び第一停止部９１に至
つて停止し、一方、論理“０”の信号を印加した
場合、即ち第７図Ｅ中の時刻t2で示すように電流
Ｉ８２ａを流さなかつた時には第二停止部９２中
のフラクソンはそのまま第二停止部に留まる。

従つて、時刻t3において第二停止部９２に関連
した他方の電流源８２ｂから演算結果の出力タイ
ミングであることを示す信号電流Ｉ８２ｂを供給
すると、論理“１”が入力していた場合には当該
第二停止部９２にはフラクソンが存在しないか
ら、当然、出力回路１７には出力電流Ioが流れ
ず、従つて論理“０”の出力が図られる一方で、
論理“０”が入力していた時には、当該第二停止
部９２に停止していたフラクソンが出力端に向か
つて駆動され、やがて出力回路１７に論理“１”
を表す出力電流Ioを流すことになる。

論理“０”を出力した時には、それ以前の段階
において既に第一停止部９１に再びフラクソンが
停止しているし、論理“１”を出力した時にも、
既に何度も述べているメカニズムにより、帰還回
路を介して再度ジヨゼフソン線路１中にフラクソ
ンが生成され、これが第一停止部９１にまで走行
してそこで停止するから、時刻t3以降で見ると、
特にリセツト・パルス等を加えなくとも、本回路
は回路初期状態にリセツトされることが分かる。

次に、第６図示の実施例において、第一停止部
９１に関連する電流源８１を複数のもの、例えば
簡単のため、第８図Ａに示すように二つの電流源
８１ａ，８１ｂから構成すると、各電流源８１
ａ，８１ｂからの電流IA，IBが各々流れている
時を論理“１”、流れていない時を論理“０”に
対応させることにより、当該電流に化体しての論
理和演算機能を実現することができる。

第８図Ｂは論理和“１＋１＝１”を説明するタ
イム・チヤートであり、第８図Ｃは論理和“０＋
１＝１”を説明するタイム・チヤートである。こ
の実施例においても、電流源８１ａからの電流
IAの印加を第一の論理信号の論理“１”の印加
とし、同様に電流源８１ｂからの電流IBの印加
を第二の論理信号の論理“１”の印加と定義し、
従つて、各電流IA，IBが流されていない時、対
応する各論理信号は論理“０”ということにな
る。出力電流Ioに就いても同様で、これが流れて
いる時に出力論理信号の論理が“１”であるとす
る。

この実施例の論理和動作は明白で、本デバイス
１０が既述した初期条件にあり、フラクソンが一
つ、第一停止部９１にて停止していると、時刻t1
において第一の論理信号が電流IAに化体されて
第一停止部９１に印加された場合、第８図Ｂに示
すように、この論理が“１”であれば、当該第一
停止部９１に停止していたフラクソンは移動して
第二停止部９２に至り停止する。第一論理信号が
第８図Ｃに示すように論理“０”であつた場合に
は、この時刻t1においては第一停止部９１に停止
中のフラクソンは何の挙動も示さない。

次に時刻t2において第二の論理信号が印加され
た場合自、第８図Ｂにおいては既にフラクソンが
第二停止部９２に移つているのでこの第一停止部
９１に論理“１”信号として有意の電流IBが印
加されても何の変化もなく、第二停止部９２にフ
ラクソンが停止した状態を保つことになり、一
方、第８図Ｃの場合は、この時に論理“１”を表
す電流IBが印加されることにより、第一停止部
９１に未だ停止していたフラクソンはこの時に動
き出し、第二停止部９２に至つてそこで停止す
る。結局、時刻t2以降、次の時刻t3までの間で
は、第８図Ｂの場合も同図Ｃの場合も等しい条件
下、即ち第二停止部９２にフラクソンが至つて停
止している状態となる。

従つて、次の演算結果読出しタイミングt3にお
いて、第二停止部９２に関連した電流源８２から
読出し用電流としての駆動電流Ｉ８２を供給する
と、いづれの場合も、当該第二停止部９２に停止
していたフラクソンが動き出して線路出力端に至
り、伴つてきた渦電流の一部を論理“１”を表す
出力電流Ioとして出力回路１７に出力する一方
で、帰還回路を介し、線路入力端に渦電流の残り
を帰還することにより、直流バイアス源１８から
の直流バイアス電流Ieoへの重畳で新たなフラク
ソンを一つ作り、第一停止部９１まで走行させて
そこで停止させ、回路初期条件を作り、次の演算
に対して待機させる。

上記から顕かなように、“１＋０＝１”は勿論
満足される。第８図Ｂにおいて、時刻t2での第二
論理信号印加時に、例え論理“０”を表すために
電流IBの流入がなかつたとしても、その前の段
階でフラクソンは第二停止部９２に移つており、
この時刻t1における第一停止部９１への電流の印
加の如何は動作に影響がないからである。更に、
論理和“０＋０＝０”は、第一停止部９１に停止
している初期条件下のフラクソンに対し、何等の
作用をも与えないことから顕かに満足されること
が分かる。

第６図示の実施例は、更にまた、第一、第二停
止部９１，９２への駆動電流の印加の態様を工夫
することにより、分周機能をも呈することができ
る。即ち、第９図Ａ図示のように、一つの駆動用
電流源８を用い、これを周期Tsの入力周波数信
号源と考えて、その周期Ts毎に与えられる電流
Ｉ８を値としては等しくて良い二つの抵抗１９
ａ，１９ｂで分流し、両停止部９１，９２へ共に
印加するように図れば良い。

先と同様にこの回路をフラクソンが一つ、第一
停止部９１に停止している初期条件下に置き、第
９図Ｂに示すように入力周波数信号として電流Ｉ
８を或る周期Tsで供給すると、時刻t1における
第一発目の入力パルスに伴う第一抵抗１９ａを介
する分流分で第一停止部９１中のフラクソンは第
二停止部９２に向かつて動き、やがてそこで停止
する。勿論、先の各実施例と同様に、入力パルス
幅は第一停止部９１から動き出したフラクソンが
第二停止部９２に至る以前には立ち下がつている
ように選ぶ。

この状態で次の時刻t2において再度、入力パル
スＩ８２が加えられると、第二抵抗１９ｂを介し
ての分流分により、第二停止部９２に至つている
フラクソンが再度動き出し、線路出力端から出力
回路１７に渦電流成分の一部を出力し、同時に帰
還回路を介して再度、回路系の初期状態を作る。

従つて、時刻t3においての第三発目の入力パル
スに対しては第一発目に対すると同様の動作が生
起し、時刻t4における第四発目の入力パルスに対
しては第二発目と同様の動作が生起し、以下、こ
れが繰返されていくため、出力パルスIoの列は周
期2Tsとなつて、周波数的には二分の一に分周さ
れたことになる。

この第９図示の実施例の構成からすれば、停止
部の数を更に複数個ｎとし、各個の分流抵抗を介
して入力信号電流を割振れば、１／ｎの分周機能
が満足されることが分かる。

但し、その場合、一つの停止部から次の停止部
に至るフラクソン走行時間より短い電流パルス幅
が必要となる。

が、相当短いパルス幅の電流パルスは既に研究
されているジヨゼフソンパルス発振器にて得るこ
とができるし、更には後述するように線路途中に
フラクソン走行時間制御用の電流源を設けること
により、意図的にフラクソンの走行時間を遅くす
ることもできるので（但し従来の半導体素子等に
比せば十分に高速な範囲を守りながら）、入力信
号電流の分流分を有意の値に保てる範囲ならば相
当に高い分周比まで得ることができる。

次に、ジヨゼフソン線路ループ５中にこのよう
に多数の停止部９１……を設けながら更に別の機
能を営ませる実施例を第１０図に示す。

第１０図Ａに示すように、この場合、停止部の
数は八個が例示されており、各停止部９１〜９８
に関連して夫々電流源８１〜８８が備えられてい
る。この回路装置系は例えば８ビツトの直列書込
み−直列読出し型の非破壊読出しメモリとして利
用することができる。この応用例の動作を第１０
図Ｂに即して説明する。

情報の書込みは次のようにして行なう。

ジヨゼフソン線路１の入力端に接続している電
流源１８から先に(1)式で示したような直流バイア
ス電流Ieoを供給して置き、所定の時間幅を置い
た時刻t1からt8に亘つての各書込みタイミングに
おいて、各停止部９１〜９８に関連した各電流源
８１〜８８から一斉に電流Ｉ８１〜Ｉ８８を供給
する。

これに同期して、フラクソン発生用電流源１８
を書込み用論理信号源とし、上記直流バイアス成
分に重畳して書込むべきビツトパターンに応じ、
各ビツトの書込みタイミングにおいて選択的にフ
ラクソン発生用電流パルスIeを生じさせる。フラ
クソンの存在する状態を論理“１”とすれば、例
えば第１０図Ｂに示す所では、書込むべきビツト
パターンは最上位ビツトから“11010110”である
ので、時刻t1、t2、t4、t6、t7では電流源１８か
ら書込みパルスIeを発生させ、時刻t3、t5、t8で
は発生させないようにする。

このようにすると、時刻t1で線路入力端に発生
させられたフラクソンは、次の時刻t2までの間の
駆動電流Ｉ８１の休止期間中に第一停止部９１に
至つて停止する。そして、第二番目のビツト書込
みタイミングである時刻t2において、第一停止部
９１に他の停止部同様、駆動電流Ｉ８１が再度与
えられると、これにより第一停止部中のフラクソ
ンは第二停止部９２に向かつて走行し、次の時刻
t3までの駆動電流休止期間中に当該第二停止部９
２に至つて停止する。一方、この第二の時刻t2に
おいて発生された論理“１”のビツト信号フラク
ソンは、同様に時刻t3までに第一停止部９１に至
つて停止する。

このような所作が繰返されていくことにより、
時刻t8経過後には入力ビツトパターンと全く同じ
ビツトパターンが第八停止部９８から第一停止部
９１に向かい、最上位ビツトから最下位ビツトに
亘つて格納される。

情報の読出しは、上記と同様、電流源１８から
直流バイアス電流Ieoを加えた状態において、第
１０図Ｂの書込み時と全く同様に、各停止部に接
続した電流源８１〜８８から一斉に駆動電流を与
えることにより、時刻t1では第八停止部９８に停
止していた論理信号情報をジヨゼフソン線路１の
出力端に送つて出力回路に出力させ（この場合、
この最上位ビツトは論理“１”であるので出力回
路には第１０図Ｂに仮想線で示すように出力電流
パルスIoが得られる）、同時に次ビツト以降の論
理情報を次の停止部に送り、且つ、出力された論
理情報を帰還回路を介してジヨゼフソン線路１の
入力端に帰還することにより、直流バイアス電流
Ieoに重畳させて再び対応する論理情報を発生さ
せ、同様に次の時刻t2では既に第八停止部９８に
送られてきている最上位ビツトから二番目のビツ
ト論理情報を出力回路１７に出力しながら帰還回
路を介して当該線路入力端に戻し、且つそれ以降
のビツト論理情報を更に一つ先の停止部に転送す
る、という繰返しで為すことができる。

即ち、このような転送、出力、帰還動作がそれ
以降の各読出し時刻タイミングt3〜t8においても
同様に繰返されていくがために、時刻t8経過後に
は、出力回路１７に第１０図Ｂに仮想線で示すよ
うに入力ビツトパターンと全く同じパターンのビ
ツト列が得られ、且つ、全ビツト読出し後も、ジ
ヨゼフソン線路ループ５内には全く同じビツトパ
ターンが非破壊的に残されることになるのであ
る。

情報の消去は、上記した読出し動作において、
電流源１８からの直流バイアスIeoを供給しない
ようにし、帰還されてきた渦電流分だけでは線路
入力端にフラクソンを発生できないようにするこ
とで為すことができる。

また、先に既に述べたが、第１０図Ａの構成で
フラクソンを一つだけ、ループ５内に入れた状態
で、駆動電流源８１〜８８を入力周波数信号源と
考え、第１０図Ｂに示すようなタイミングで各停
止部９１〜９８に一斉にこの電流パルスを与える
と、この周波数に対して1/8に分周された周波数
出力を出力回路１７に得ることができ、従つて1/
８分周器として機能させることもできる。

勿論、上記メモリや分周器は一般的にｎビツト
に展開して考えることができる。

ところで、これまで述べてきた実施例において
は、出力回路１７はジヨゼフソン線路ループ５の
ジヨゼフソン線路１の出力端、即ち帰還回路入力
端からのみ出力電流を取出すようになつていた。
然し、線路途中にもう一つの出力回路を設けるこ
ともでき、第１１図Ａに示す実施例のデバイス１
０はそうした構成を採つている。

ジヨゼフソン線路ループ５を構成するジヨゼフ
ソン線路１の入力端６，７と出力端１１，１２と
の間に第一、第二導体１３，１４で構成された帰
還回路が設けられ、入力端には電流源１８、出力
端には第一の、乃至主たる出力回路１７が設けら
れると共に、ジヨゼフソン線路１の途中には一つ
のフラクソン停止部９０とこれに接続した電流源
８が設けられている点では第２図に示す基本的な
実施例と全く同様である。異なるのは、ジヨゼフ
ソン線路１が途中で分断されて入力側ジヨゼフソ
ン線路部分１ａと出力側ジヨゼフソン線路部分１
ｂとから構成され、その対向端２０，２１相互が
上記第一、第二導体と同様で良い第一、第二導体
１３ａ，１４ａで接続されていることである。

そして、入力側ジヨゼフソン線路部分１ａの出
力端２０には第二の出力回路１７ａが接続される
一方、出力側ジヨゼフソン線路部分１ｂの入力端
２１にはフラクソンの選択発生用の電流源１８ａ
が接続されている。出力回路１７ａは主たる出力
回路１７と、第二電流源１８ａは第一の、乃至主
たる電流源１８と、夫々構成的には同じで良い。
尚また、先と同様、ジヨゼフソン線路部分間を接
続する第一、第二導体は、図中、抵抗１３ａで代
表して示している。

このデバイス１０の基本的な動作に就き考える
と、第２図示実施例に就いて説明したと同様のメ
カニズムにより発生されたフラクソンが停止部９
０に停止していて、選択的駆動源８の供給電流に
より主たる出力回路１７に送り出されていく過程
で、当該フラクソンに伴われてきた渦電流の一部
は、入力側ジヨゼフソン線路部分１ａの出力端２
０から第二の、乃至補助的な出力回路１７ａに出
力されていく。

が、同時に、フイード・フオワード回路となつ
ている第一、第二導体１３ａ，１４ａにより、当
該渦電流の残りの一部Ifは出力側ジヨゼフソン線
路部分１ｂの入力端２１に送られ、従つて第二電
流源から既述の式(1)を満たす直流バイアス電流
Ieoを与えて置けば、当該入力端２１で再度、フ
ラクソンを発生させることができる。

そのため、このフラクソンが全体としてのジヨ
ゼフソン線路１の出力端に至つて消滅する際に、
その時に伴つてきた渦電流により、主たる出力回
路１７へ出力電流を供給することができるため、
このデバイスは、出力回路１７で見る限り、第２
図示の実施例と全く同様の動作を為すことができ
る。

換言すれば、このデバイスは、第２図示実施例
のデバイスと全く同様の各種の応力が効きながら
も独立の二つの出力回路を備えたデバイスである
と言うことができる。

同様に、第１１図Ｂに示すデバイス１０は第６
図示の実施例の改変例であり、第６図及び第９図
に示した実施例と同様の分周機能に加えて更に二
つの出力を取れるデバイスである。構成的には基
本部分を第６図示乃至第９図示実施例と同じく
し、ジヨゼフソン線路１を分断して入力側線路部
分１ａと出力側線路部分１ｂとにしたその間の接
続部分に第１１図Ａに示す構成を取入れて成つて
いる。

こうした第１１各図の実施例から想当できるよ
うに、ジヨゼフソン線路１を更に数多くに分断
し、その分断点に上記のように各出力回路と直流
バイアス電源を接続すれば、更に他出力型の回路
とすることができる。特に、第１０図示の実施例
のようなデバイスにあつて、隣接する停止部の間
に第１１図示の分断点構成を取入れれば、各停止
部にあるフラクソンが一斉に動き出して次の停止
部に至る過程で当該各フラクソンの存否を並列に
モニタすることもできる。

上記した各実施例のデバイスを複数個組合せた
り、電流供給シーケンスを工夫することにより、
更に多くの有意の機能を満足することができる。
そうした応用回路の一例として、第１２図に二進
カウンタ１００の構成例を挙げ、説明する。

この応用例の場合は、第６図示乃至第９図示実
施例の構成のデバイス１０に各相当する三つのデ
バイス１０−１，１０−２，１０−３をカスケー
ドに接続して成つており、被カウント信号は第一
段目のジヨゼフソン線路ループ・デバイス１０−
１の第一、第二停止部９１−１，９２−１へ分流
抵抗１９ａ−１，１９ｂ−１を介して電流源８か
ら送られるパルス電流Ｉ８として与えられる。即
ち、この二進カウンタ１００では当該パルス電流
Ｉ８の数をカウント・データとして経時的にカウ
ントする。

ジヨゼフソン線路ループ・デバイス１０−１，
１０−２，１０−３の各ジヨゼフソン線路１−
１，１−２，１−３の入力端には、夫々、電流源
１８−１，１８−２，１８−３が接続され、この
電流源からは式(1)で示した直流バイアス電流Ieo
が印加される。

そして、本カウンタ１００の回路初期条件は、
この電流源において当該直流バイアス電流Ieoに
有意の大きさのパルス電流Ieを重畳することによ
り生成されたフラクソンが、先の各実施例と同
様、各ループ・デバイス１０−１，１０−２，１
０−３の各ジヨゼフソン線路の第一停止部９１−
１，９１−２，９１−３に一つづつ停止している
状態とする。

また、第一段目のループ・デバイス１０−１の
出力回路１７−１への出力電流Io−１は第二段目
のループ・デバイス１０−２の第一、第二停止部
９１−２，９２−２へも分流抵抗１９ａ−２，１
９ｂ−２を介して与えられ、且つ、第二段目のル
ープ・デバイス１０−２の出力回路１７−２への
出力電流Io−２は第三段目のループ・デバイス１
０−３の第一、第二停止部９１−３，９２−３へ
も分流抵抗１９ａ−３，１９ｂ−３を介して与え
られるようになつている一方で、各ループ・デバ
イス１０−１，１０−２，１０−３の第二停止部
９２−１，９２−２，９２−３には、更に選択的
フラクソン駆動用電流源８２−１，８２−２，８
２−３が接続され、この電流源は後述のようにデ
ータ入力を終えた後に出力回路１７−１，１７−
２，１７−３の群へカウント結果を出力するため
に用いられる。

こうしたカウンタ１００の動作は第１２図Ｂの
ようにして説明することができる。

第１２図Ｂ中、左端の数字は入力データ内容、
即ちデータ入力期間中に入力したパルス電流Ｉ８
の数を示し、中央の模式的な図形は各ループ・デ
バイス１０−１，１０−２，１０−３にあつて入
力データの取込み後の各データ内容に応じた各ル
ープ内でのフラクソンが占める位置を表してい
る。即ち、円弧状の図形の中で小さな丸印が上に
記してある時には各ループ・デバイス１０−１，
１０−２，１０−３にあつて各フラクソンが各対
応する第一停止部９１−１〜９１−３にあること
を示し、下に示してある時には各フラクソンが各
対応する第二停止部９２−１〜９２−３にあるこ
とを示している。

そして、第１２図Ｂ中、右端の数字群は、後述
するように、入力データの取込み後、カウント結
果出力動作により各出力回路１７−１〜１７−３
に表されるカウント結果を示しており、出力回路
１７−１が最下位桁、出力回路１７−３が最上位
桁を示すものとなる。

入力データが入力し始めてから入力し終わるま
での過渡的な状態を考えると、当該入力データの
中、先づ第一発目の入力パルス電流Ｉ８が第一ル
ープ・デバイス１０−１の両停止部９１−１，９
２−１へ入力してくると、第一停止部９１−１中
にあつたフラクソンが第二停止部９２−１に移動
し、そこで停止する。

入力データが十進法で“１”以上の数である
と、次の二発目の入力電流パルスＩ８が印加され
るに伴い、第一デバイス１０−１中で第二停止部
９２−１に移つていたフラクソンは第１２図Ｂ中
で円弧状の仮想線矢印で示すように、ジヨゼフソ
ン線路１−１の出力端に至つて消滅し、これによ
つて出力電流Io−１が出力されると共に、帰還回
路を介して当該ジヨゼフソン線路１−１の入力端
に電流源１８−１の直流バイアス電流の助けを借
りて新たにフラクソンが一つ、発生し、当該ジヨ
ゼフソン線路１−１の第一停止部９１−１に至つ
て停止する。これと同時に、第１２図Ｂ中で仮想
線の直線状矢印ｃで示すように、第一の、乃至最
下位桁ループ・デバイスの出力電流Io−１の一部
が第二ループ・デバイス１０−２の両停止部９１
−２，９２−２に与えられることによつて当該第
二ループ・デバイスの第一停止部９１−２中にあ
つたフラクソンが第二停止部９２−２に向かつて
走行し、停止する。

このように、最下位桁のループ・デバイス１０
−１中のフラクソンは、入力電流パルスＩ８が印
加される度に第一停止部９１−１から第二停止部
９２−１へ、そして第二停止部９２−１から第一
停止部９１−１へ、というように、交互に走行し
ては停止する動作を繰返し、且つ、最下位桁及び
第二桁のループ・デバイス１０−１，１０−２に
あつて第二停止部９２−１，９２−２にあつたフ
ラクソンが帰還回路を介して第一停止部に戻る時
には、矢印ｃで示すように、その一つ上の桁のル
ープ・デバイス中のフラクソンを他の停止部に動
かしていく。

そのため、入力データをカウントし終わつた時
の各ループ・デバイスにおけるフラクソンの占め
る位置は第１２図Ｂ図示のようになる。

入力データの取込みを終えたならば、次にカウ
ント結果の出力動作に移る。これは、各第二停止
部９２−１〜９２−３に関連した電流源８２−１
〜８２−３から一斉に電流を供給することにより
行なわれる。

従つて、カウントを終えた時点でフラクソンが
第二停止部に停止しているループ・デバイスの出
力回路１７−ｉ（ｉ＝１、２、３のいづれか）に
のみ、当該電流源８２−１〜８２−３からのカウ
ント内容読出し電流の供給に伴つて出力電流Io−
ｉが流れる。

このようにして、出力電流が流れたことを論理
“１”に対応させれば、当該カウント結果出力は
第１２図Ｂ中、右端に示す数字群のようになり、
出力回路１７−１側を最下位桁として所期の二進
法カウント結果が満足されていることが分かる。

然して、この読出しを終えたならば、更に次の
カウント動作に備えるべく、カウンタ１００を全
体として上記した初期状態にリセツトする必要が
ある。然しこれは、読出しに用いた電流源８２−
１〜８２−３から読出しとは逆の方向の電流を供
給することで簡単に行なえる。即ち、読出し後、
フラクソンが第二停止部に移つてきているルー
プ・デバイスがあつたとしても、当該第二停止部
に負方向の電流が供給されると、その第二停止部
中のフラクソンは図中、左回りに走行し、もつて
次の桁のループ・デバイス中のフラクソンに影響
を与えることなく第一停止部に戻れるからであ
る。

また、上記メカニズムから顕かなように、本カ
ウンタ１００は、電流パルスが二発、入力する毎
にフラクソンの位置を一巡させ、且つ、二発毎に
出力電流パルス乃至キヤリー・パルスを次の桁の
ループ・デバイスへ入力電流パルスとして送給す
るため、ループ・デバイスをｎ段に亘つて継続接
続すれば2ⁿ−１までの入力電流パルス数をカウン
トすることができる。

第１３図示の実施例乃至応用例は、第１２図示
応用例と略ゞ同様の構成で、但し入力の印加態様
を変更することにより、二進全加算器１０１を実
現したものである。この場合は、被加算数を上の
桁から“AB”、加算数を同様に上の桁から
“CD”として、共に二進二桁の数とし、これらの
加算結果を出力回路１７−１〜１７−３に得るも
のとする。尚、予め述べて置けば加算結果の最下
位桁は図中、左端の出力回路１７−１に表され
る。また、被加算、加算の両数において、夫々の
桁の数Ａ、Ｂ、Ｃ、Ｄが二進数で“１”である時
には、対応する電流源から電流IA，IB，IC，ID
を流すものと約束する。

簡単のため、各分流抵抗の存在を省略して説明
すると、被加算数“AB”の各桁に対応する各電
流IA，IBは、上の桁の電流IAが二桁目のルー
プ・デバイス１０−２の両停止部９１−１，９２
−２に、下の桁の電流IBが最下位桁のループ・
デバイス１０−１の両停止部９１−１，９２−１
に夫々与えられる。

同様に、加算数“CD”の各桁に対応する各電
流IC，IDは、上の桁の電流ICが上記電流IAとは
異なるタイミングで二桁目のループ・デバイス１
０−２の両停止部９１−２，９２−２に、下の桁
の電流IDが上記電流IBとは異なるタイミングで
最下位桁のループ・デバイス１０−１の両停止部
９１−１，９２−１に夫々与えられる。

本加算器１０１においても、その演算の初期状
態は、常に直流バイアス電流を流している各電流
源１８−１〜１８−３からの重畳パルス電流によ
り発生したフラクソンが各一つ宛、各ループ・デ
バイスの第一停止部９１−１〜９１−３中に停止
している状態である。

第１３図Ｂ図示のタイム・チヤートを参照して
説明すると、先づ、被加算数の上位、下位の各桁
の各二進数値は、夫々時刻t1において、上記のよ
うに対応させた二桁目と一桁目のループ・デバイ
ス１０−２，１０−１の両停止部９１−２，９２
−２；９１−１，９２−１に電流IA，IBとして
与えられる。勿論、対応する桁の数値が二進数
“０”である場合には、対応する電流IAまたはIB
はこれを流されない。

一方、加算数の下位桁の二進数値は、時刻t2に
おいて電流IDを流すか流さないかに化体して最
下位桁ループ・デバイス１０−１の両停止部９１
−１，９２−１に与えられ、上位桁の二進数値は
時刻t3において、同様に電流ICを流すか流さない
かに化体して、二桁目のループ・デバイス１０−
２の両停止部９１−２，９２−２に与えられる。

一例として、被加算数が“10”であり、加算数
が“11”であつたとすると、先づ、時刻t1におい
て被加算数の上位、下位の各桁の各二値情報が対
応するループ・デバイス１０−２，１０−１の両
停止部９１−２，９２−２；９１−１，９２−１
に与えられる。この場合、当該被加算数の下位桁
は“０”であるので、最下位桁用のループ・デバ
イス１０−１の両停止部９１−１，９２−１には
有意の電流IBが流されず、二桁目のループ・デ
バイス１０−２の両停止部９１−２，９２−２に
のみ、上位桁数値“１”に対応して有意の電流
IAが流される。

その結果、当初、第１３図Ｃ中、最上段に示し
た状態にあつた各ループ・デバイス中のフラクソ
ンは、二桁目のループ・デバイス１０−２中にお
いてのみ、その停止位置が変更され、第二停止部
９２−２に移るようになる。この状態が時刻t1＜
ｔ＜t2の状態として第１３図Ｃ中に示されてい
る。

次の時刻t2においては、加算数の下位桁の二進
数値“Ｄ＝１”が有意の電流IDとして一桁目の
ループ・デバイス１０−１の両停止部９１−１，
９２−１に与えられるが、その結果、当該一桁目
のループ・デバイス１０−１中においてのフラク
ソンの移動が生じ、第３図Ｃ中、時刻t2＜ｔ＜t3
の状態で示すように、全体としてみると、一桁目
及び二桁目のループ・デバイス中のフラクソンが
夫々対応する第二停止部９２−１，９２−２に位
置し、最上位桁のループ・デバイス中のフラクソ
ンは未だ第一停止部９１−３に留まつている状態
が生ずる。

更に次の時刻t3において、加算数の上位桁の二
進数値“Ｃ＝１”が二桁目のループ・デバイス１
０−２の両停止部９１−２，９２−２への電流
ICとして与えられると、当該二桁目のループ・
デバイス１０−２ではフラクソンの移動が生じ、
対応するジヨゼフソン線路１−２の出力端に至つ
て消滅するに伴い、直線状の矢印ｃで示されるよ
うに、出力された出力電流Io−２の一部は三桁目
乃至最上位桁のループ・デバイス１０−３の両停
止部９１−３，９２−３に与えられ、第一停止部
９１−３にあつた三桁目のフラクソンを第二停止
部９２−３に送る。

これが第３図Ｃ中、時刻t3＜ｔ＜t4の状態とし
て示されており、これが、本二進全加算器１０１
が当該加算を終えてその結果を内包している状態
である。

この加算器内容を読出すには、夫々のループ・
デバイス１０−１〜１０−３の第二停止部９２−
１〜９２−３に接続している電流源８２−１〜８
２−３から、読出し電流としての電流Ｉ８２−１
〜Ｉ８２−３を時刻t4において一斉に印加する。

すると、時刻t3＜ｔ＜t4の状態において第二停
止部のフラクソンが存在していたループ・デバイ
ス１０−１，１０−３からのみ、対応する夫々の
出力回路１７−１，１７−３へ有意の出力電流Io
−１，Io−３が出力され、二桁目のループ・デバ
イス１０−２からは出力電流が流れ出ない。

従つて、加算器内容を読出した結果は、最上位
桁から“101”となり、被加算数“10”と加算数
“11”との所期の二進加算演算結果としての“10
＋11＝101”が満足されていることが分かる。

このように出力電流に化体して加算器内容が読
出される時を時刻t4＜ｔ＜t5の状態として示して
あるが、同時に、この時のフラクソンの移動に伴
い、読出し終了後、第二停止部にフラクソンが残
るループ・デバイスが生ずることがある。例えば
この場合、それは二桁目のループ・デバイス１０
−２に見られる。従つて、次の加算演算に備える
ためには、こうしたループ・デバイスのフラクソ
ンを第一停止部に戻し、本加算器１０１を全体と
して初期状態に戻してやる必要がある。

然しこれは既述のカウンタと同様、簡単に行な
え、時刻t5で示すように、読出しに用いた電流源
８２−１〜８２−３から読出し時とは逆方向の電
流を各第二停止部に一斉に供給し、第二停止部に
停止しているフラクソンがあつたならこれを図
中、左回りに第一停止部に戻すようにすれば良
い。従つて、第３図Ｃ中、回路初期状態を表す時
刻ｔ＜t1の状態はまた、時刻t5＜ｔの状態である
とも言える。

ここでは加算例として上記の一例しか示さない
が、他の場合に就いても本加算器は有効に作動す
ること、容易に確かめることができる。尚また、
同様の構成のループ・デバイスをｎ＋１段に亘つ
てカスケードに接続し、上記と類似の信号印加シ
ーケンスを組むことにより、ｎビツト、即ちｎ桁
に亘る被加算、加算数の加算演算をキヤリー付き
で行うことができる。

以上述べてきた各実施例は、互いに適当な組合
せたり、信号印加電流のシーケンスを適当にする
ことにより、更に他の各種の応力が可能である
が、ここで、以上の実施例のいづれにも適用でき
るやや細かな改変例に就き述べることにする。

先にも少し述べたが、例えば第１４図Ａに示す
ように、停止部９０の設けられている以外のジヨ
ゼフソン線路部分に、補助的な電流源２２を接続
することも考えられる。このようにすると、例え
ば当該ジヨゼフソン線路中を走行するフラクソン
の走行速度を調整することができ、回路設計の自
由度を増したりすることができる。

また第１４図Ｂに示すように、ジヨゼフソン線
路途中から出力を引出す補助的な出力回路２３を
設けることもできる。但し、このようにした場
合、ジヨゼフソン線路中を走行するフラクソンに
著しい影響を与えないためには、当該出力回路２
３のインピーダンスの抵抗分は、ジヨゼフソン線
路の特性インピーダンス（Ｌ／Ｃ）^1/2の二〜三倍
程度以上にすることが望ましい。逆に言えば、こ
のような出力回路２３に取出し得る出力電流は、
ジヨゼフソン線路出力端に設けた出力回路１７に
比せばどうしても小さなものとなるので、その
点、考慮に入れる必要はある。

また、上記した各実施例においては、フラクソ
ンを停止させる停止部９０は、一対の超伝導体間
を抵抗部材で接続して構成されていたが、これに
限ることはなく、要はフラクソンを停止できる部
分がジヨゼフソン線路中の所定個所に形成されて
いれば良い。同じ抵抗部材を用いるにしても、例
えば第１５図示のような構成でも停止部分９０を
作ることはできる。

即ち、こうしたジヨゼフソン線路１の長さ方向
の少なくとも一部位において、少なく共一方の超
伝導体（この場合は上側の超伝導体２）に抵抗部
材９を付すのである。

このような構造体の分布定数的等価回路におい
ては、上下の両超伝導体２，３間の複数のジヨゼ
フソン接合を結ぶ線路長さ方向のインダクタンス
成分に対し、並列に抵抗成分roを抱かせた形で抵
抗部材９を表せるものとなる。

このような構成でも、フラクソンが抵抗部材９
の付されている抵抗体部分９０に入ると、当該抵
抗体部分９０の跨るインダクタンスに加わる電圧
が既述の抵抗成分roにも加わる。そのためこの抵
抗成分により、エネルギが消費されて、当該フラ
クソンはその運動エネルギが低減し、この抵抗体
部分９０を越えてそれ以上先には進むことができ
なくなり、結局、この抵抗体部分９０を停止部分
９０として利用できるのである。

尚また、こうした構成において効率良くフラク
ソンを停止させるためには、線路長さ方向に見て
抵抗部材９の両端に亘り有効に電圧が掛かる必要
があり、従つて抵抗部材９を付した停止部分乃至
抵抗体部分９０における超伝導体２の膜厚は、厚
くともロンドンの磁場侵入距離λ_Lのせいぜい二倍
程度までに抑えるのが望ましい。

然し、このような限定を受けたくない場合に
は、例えば第１５図中、仮想線９′で示すように、
超伝導体の内部にこの抵抗部材を埋設することが
考えられる。逆に言えば、特に膜厚には限定がな
い場合にあつても、このようにして抵抗部材の位
置を意図的に接合部４に近ずけると、フラクソン
を停止させる機能を増すことができる。

また、抵抗部材は仮想線９″で示すように双方
の超伝導体２，３に沿つて設けられていても良
い。この場合にも、一方或いは双方の抵抗部材に
対し、上記埋設構成を採り入れて良い。

尚、いづれの場合にも、抵抗体部分９０にフラ
クソン駆動電流を与える既述の電流源８，８１〜
８８は、必ず抵抗部材９に接続されていなければ
ならないものではなく、抵抗部材９が設けられて
いる停止部分９０中であれば直接に超伝導体に対
して接続されていて良い。

以上詳述した本発明ジヨゼフソン線路デバイス
では、一方の超伝導体をPb−Au合金で、他方の
超伝導体をPb−In−Au合金で、接合部をPb−In
−Au合金の放電酸化膜で各形成し、ジヨゼフソ
ン線路の最大ジヨゼフソン電流密度を例えば
1KA／cm²とすると、ジヨゼフソン線路中のフラ
クソンと空間的広がりを約20μｍ程度に、またフ
ラクソンの移動速度の上限を10μｍ／ps程度に
することができ、出力回路に取出すパルス電流を
その時間半値幅が２〜3ps程度の急岐なものにす
ることができる。従つてデバイス寸法を適切に選
択すれば、上記各実施例の動作説明における各パ
ルス間隔が10psを切る程度にまで高速化でき、応
用デバイスとしても極めて高速なものが期待でき
る。

また、ジヨゼフソン線路を窒化ニオブ等のロン
ドン侵入長λ_Lの大きい超伝導体で構成すると、次
式(5)から顕かなように、ジヨゼフソン侵入長λ_Jを
小さくすることができる（窒化ニオブのロンドン
侵入長λ_Lは0.5〜0.6μｍ）。

λ_J＝｛〓／［2e・Io・μo・（ｄ＋2λ_L）］｝^0.5 ｄ：接合部の厚み、μo：真空の透磁率、ｅ：
素電荷、〓：（ブランクの定数）／2π、Io：最大
ジヨゼフソン電流密度、 …(5) 従つてまた、このようなジヨゼフソン線路デバ
イスを用いると、上記各応用例に示されるような
各装置を作成するに際し、全体寸法を微小面積内
に収めることができ、高集積化を達成することが
できる。

尚、上記実施例はいづれもデジタル機能デバイ
スとしての応用であるが、アナログ的な応用も上
記からして大いに考えられる所である。

いづれにしても、本発明によれば、従来の半導
体素子はもとより、従来のジヨゼフソン・デバイ
スに比しても低消費電力で極めて高速のデバイス
が提供でき、然もその応用範囲は既述した所でさ
えほんの一部であることから理解されるように極
めて広く、蓋し将来に亘つて本発明の当業界へ寄
与する所、甚だ大なるものである。

【図面の簡単な説明】

第１図は一般的なジヨゼフソン線路の説明図、
第２図は本発明によるジヨゼフソン線路デバイス
の基本的実施例の概略構成図、第３図、第４図、
及び第５図は第２図示デバイスの各動作例の説明
図、第６図から第１３図までの各図は夫々、更に
別の本発明実施例乃至応用例の構成及び動作の説
明図、第１４図は補助的電流源と補助的出力回路
の付し方の説明図、第１５図はフラクソン停止部
の別な形成方法の説明図、である。図中、１，１−１，…，１−３はジヨゼフソン
線路、２，３は超伝導体層、４は接合部、５はジ
ヨゼフソン線路を含むループ、８，８１，…，８
８はフラクソン駆動用電流源、１０，１０−１，
…，１０−３は全体としての本発明実施例のジヨ
ゼフソン線路デバイス、１３，１３−１，…，１
３−３は帰還回路を構成する第一導体乃至抵抗、
１４は帰還回路を構成する第二導体、１７，１７
−１，…，１７−３は出力回路、１８，１８−
１，…，１８−３はフラクソン発生用電流源、９
０，…，９８はフラクソン停止部、１００は二進
カウンタ、１０１は二進二桁全加算器、である。

Claims

【特許請求の範囲】１一対の超伝導体とその間の接合部とから成る
ジヨゼフソン線路の長さ方向両端を互いに電気的
に接続することにより帰還回路を形成して成るジ
ヨゼフソン線路ループと；該ループを形成する上記ジヨゼフソン線路の少
なくとも一部位に設けたフラクソン停止部と；該ループを形成する上記ジヨゼフソン線路に接
続し、上記フラクソンの挙動を制御する電流源
と；同じく該ループを形成する上記ジヨゼフソン線
路に接続し、上記フラクソンから出力電流を受取
ることのできる出力回路と；から成ることを特徴とするジヨゼフソン線路デバ
イス。